DE102015110530A1 - Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche - Google Patents

Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche Download PDF

Info

Publication number
DE102015110530A1
DE102015110530A1 DE102015110530.6A DE102015110530A DE102015110530A1 DE 102015110530 A1 DE102015110530 A1 DE 102015110530A1 DE 102015110530 A DE102015110530 A DE 102015110530A DE 102015110530 A1 DE102015110530 A1 DE 102015110530A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
layer
core layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015110530.6A
Other languages
English (en)
Inventor
Martin Standing
Marcus Pawley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015110530A1 publication Critical patent/DE102015110530A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

In einer Ausführungsform schließt eine elektronische Komponente eine dielektrische Kernschicht, einen oder Halbleiterchips, die eine erste Hauptoberfläche, eine auf der ersten Hauptoberfläche angeordnete erste Elektrode und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche einschließen, ein. Ein oder mehrere Spalte sind innerhalb der dielektrischen Kernschicht zum Halbleiterchip benachbart angeordnet, und eine Umverteilungsstruktur koppelt die erste Elektrode elektrisch mit einem Komponentenkontaktfeld, das zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordnet ist. Der Halbleiterchip ist in der dielektrischen Kernschicht eingebettet, und ein Abschnitt der Umverteilungsstruktur ist an Seitenwänden des Spalts angeordnet.

Description

  • HINTERGRUND
  • Eine elektronische Komponente kann eine oder mehr Halbleitereinheiten in einer Packung einschließen. Die Packung schließt eine elektrisch leitfähige Umverteilungsstruktur von der Halbleitereinheit zu einem Substrat oder einem Leadframe ein, der die äußeren Kontakte einschließt. Die äußeren Kontakte werden verwendet, um die elektronische Komponente auf einer Umverteilungsplatine wie z.B. einer Leiterplatte zu montieren. Die Packung kann ein Gehäuse einschließen, welches die Halbleitereinheit und die internen elektrischen Verbindungen bedeckt.
  • ZUSAMMENFASSUNG
  • In einer Ausführungsform schließt eine elektronische Komponente eine dielektrische Kernschicht, einen oder Halbleiterchips, die eine erste Hauptoberfläche, eine auf der ersten Hauptoberfläche angeordnete erste Elektrode und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche umfassen, ein. Ein oder mehrere Spalte sind innerhalb der dielektrischen Kernschicht zum Halbleiterchip benachbart angeordnet, und eine Umverteilungsstruktur koppelt die erste Elektrode elektrisch mit einem Komponentenkontaktfeld, das zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordnet ist. Der Halbleiterchip ist in der dielektrischen Kernschicht eingebettet und ein Abschnitt der Umverteilungsstruktur ist an Seitenwänden des Spalts angeordnet.
  • In einer Ausführungsform schließt ein Verfahren ein Einbetten eines oder Halbleiterchips in eine dielektrische Kernschicht, wobei der Halbleiterchip eine erste Hauptoberfläche, eine auf der ersten Hauptoberfläche angeordnete erste Elektrode und eine zweite Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, einschließt, ein Anordnen eines Abschnitts einer Umverteilungsstruktur an Seitenwänden eines oder mehrerer Spalte, die innerhalb der dielektrischen Kernschicht und zum Halbleiterchip benachbart angeordnet sind, und ein elektrisches Koppeln der ersten Elektrode mit einem zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordneten Komponentenkontaktfeld ein.
  • In einer Ausführungsform schließt eine elektronische Komponente ein Mittel zum elektrischen Koppeln einer auf einer ersten Hauptoberfläche eines in eine dielektrische Kernschicht eingebetteten Halbleiterchips angeordneten ersten Elektrode mit einem zu einer zweiten Hauptoberfläche des Halbleiterchips benachbart angeordneten Komponentenkontaktfeld ein, wobei ein Abschnitt des Mittels zum elektrischen Koppeln an Seitenwänden eines oder mehrerer innerhalb der dielektrischen Kernschicht und zum Halbleiterchip benachbart angeordneter Spalte angeordnet ist.
  • KURZE BESCHREIBUNG DER ABBILDUNGEN
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht zueinander. Gleiche Bezugsziffern bezeichnen entsprechende gleiche Teile. Die Merkmale der vielfältigen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • 1 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente gemäß einer ersten Ausführungsform.
  • 2 veranschaulicht eine perspektivische teilweise Schnittansicht der elektronischen Komponente gemäß der ersten Ausführungsform.
  • 3 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente gemäß einer zweiten Ausführungsform.
  • 4 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente gemäß einer dritten Ausführungsform.
  • 5a veranschaulicht eine perspektivische Ansicht der oberen Oberfläche einer dielektrischen Kernschicht.
  • 5b veranschaulicht eine perspektivische Ansicht der unteren Oberfläche der dielektrischen Kernschicht.
  • 6a veranschaulicht eine perspektivische Ansicht eines in der dielektrischen Kernschicht eingebetteten Halbleiterchips.
  • 6b veranschaulicht eine perspektivische Ansicht der unteren Oberfläche der dielektrischen Kernschicht einschließlich des Halbleiterchips.
  • 7a veranschaulicht eine perspektivische Ansicht einer auf der oberen Oberfläche der dielektrischen Kernschicht angeordneten ersten dielektrischen Schicht.
  • 7b veranschaulicht eine perspektivische Ansicht einer auf der unteren Oberfläche der dielektrischen Kernschicht angeordneten ersten dielektrischen Schicht.
  • 8a veranschaulicht eine perspektivische Ansicht einer auf der oberen Oberfläche der dielektrischen Kernschicht angeordneten ersten leitfähigen aufgebrachten Schicht.
  • 8b veranschaulicht eine perspektivische Ansicht einer auf der unteren Oberfläche der dielektrischen Kernschicht angeordneten ersten leitfähigen Schicht.
  • 9a veranschaulicht eine perspektivische Ansicht einer auf der oberen Oberfläche der dielektrischen Kernschicht angeordneten zweiten leitfähigen Schicht.
  • 9b veranschaulicht eine perspektivische Ansicht einer auf der unteren Oberfläche der dielektrischen Kernschicht angeordneten zweiten leitfähigen Schicht.
  • 10a veranschaulicht eine perspektivische Ansicht einer auf der oberen Oberfläche der dielektrischen Kernschicht angeordneten zweiten dielektrischen Schicht.
  • 10a veranschaulicht eine perspektivische Ansicht einer auf der unteren Oberfläche der dielektrischen Kernschicht angeordneten zweiten dielektrischen Schicht.
  • 11 veranschaulicht eine perspektivische Ansicht der elektronischen Komponente einschließlich einer auf ihrer oberen Oberfläche angeordneten Haftmittelschicht.
  • 12 veranschaulicht eine perspektivische Ansicht der elektronischen Komponenten einschließlich einer auf der Haftmittelschicht angeordneten Wärmeabfuhrschicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung bestimmte Ausführungsformen dargestellt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird richtungsbezogene Terminologie wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „nachfolgend“ usw. mit Bezug auf die Ausrichtung der einen oder mehreren beschriebenen Figuren verwendet. Da Komponenten der Ausführungsformen in einer Anzahl von unterschiedlichen Ausrichtungen positioniert werden können, wird die richtungsbezogenen Terminologie zum Zweck der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung davon ist nicht in einem einschränkenden Sinn aufzufassen, und der Umfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Nachstehend wird eine Anzahl von Ausführungsformen erläutert. In diesem Fall sind in den Figuren identische strukturelle Merkmale mit identischen oder ähnlichen Bezugssymbolen gekennzeichnet. Im Kontext der vorliegenden Beschreibung soll „seitlich“ oder „seitliche Richtung“ als eine Richtung oder Ausdehnung verstanden werden, die allgemein parallel zur seitlichen Ausdehnung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die seitliche Richtung erstreckt sich somit allgemein parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Ausdruck „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, die allgemein senkrecht zu diesen Oberflächen oder Seiten und somit senkrecht zu der seitlichen Richtung verläuft. Die vertikale Richtung verläuft daher in der Richtung der Stärke des Halbleitermaterials oder Halbleiterträgers.
  • Wenn entsprechend der Verwendung hierin ein Element als mit einem anderen Element „verbunden“ oder „elektrisch verbunden“ oder „gekoppelt“ oder „elektrisch gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein, oder es können Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden.
  • Wenn entsprechend der Verwendung hierin ein Element wie eine Schicht, eine Region oder ein Substrat als „auf“ einem anderen Element befindlich oder sich „über“ ein anderes Element erstreckend bezeichnet wird, kann es sich direkt auf dem anderen Element befinden oder sich direkt über das andere Element erstrecken, oder es können auch Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als „direkt auf“ einem anderen Element befindlich oder sich „direkt über“ ein anderes Element erstreckend bezeichnet wird, sind keine Zwischenelemente vorhanden.
  • Bei einer „Hochspannungseinheit“, wie hierin verwendet, zum Beispiel einem Hochspannungs-Verarmungstransistor, handelt es sich um eine elektronische Einheit, die für Hochspannungsschaltanwendungen optimiert ist. Das bedeutet, wenn der Transistor ausgeschaltet ist, ist er in der Lage, hohe Spannungen wie ca. 300 V oder mehr, ca. 600 V oder mehr oder ca. 1200 V oder mehr zu sperren, und wenn der Transistor eingeschaltet ist, weist er einen ausreichend niedrigen Betriebswiderstand (on-resistance (RON)) für die Anwendung auf, in der er verwendet wird, d.h. er erfährt ausreichend niedrige Leitungsverluste, wenn ein erheblicher Strom durch die Einheit fließt. Eine Hochspannungseinheit kann mindestens in der Lage sein, eine Spannung zu sperren, die der Hochspannungsversorgung oder der maximalen Spannung in dem Schaltkreis entspricht, für den es verwendet wird. Eine Hochspannungseinheit kann in der Lage sein, 300 V, 600 V, 1200 V oder eine andere geeignete Sperrspannung zu sperren, die von der Anwendung benötigt wird.
  • Bei einer „Niederspannungseinheit“, wie hierin verwendet, zum Beispiel einem Niederspannungs-Anreichungstransistor, handelt es sich um eine elektronische Einheit, die in der Lage ist, niedrige Spannungen wie zwischen 0 V und Vniedrig zu sperren, jedoch Spannungen von mehr als Vniedrig nicht sperren kann. Vniedrig kann ca. 10 V, ca. 20 V, ca. 30 V, ca. 40 V oder zwischen ca. 5 V und 50 V, wie zum Beispiel zwischen ca. 10 V und 30 V, betragen.
  • 1 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente 20 gemäß einer ersten Ausführungsform. Die elektronische Komponente 20 schließt eine dielektrische Kernschicht 21 und einen Halbleiterchip 22 ein, der eine erste Hauptoberfläche 23 und eine zweite Hauptoberfläche 24 einschließt, die der ersten Hauptoberfläche 23 gegenüberliegt. Eine erste Elektrode 25 ist auf der ersten Hauptoberfläche 23 angeordnet. Der Halbleiterchip 22 ist in der dielektrischen Kernschicht 21 eingebettet. Mindestens ein Spalt 26 ist innerhalb der dielektrischen Kernschicht 21 zum Halbleiterchip 22 benachbart angeordnet. Die elektronische Komponente 20 schließt ferner eine Umverteilungsstruktur 27 ein, welche die erste Elektrode 25 elektrisch mit einem ersten Komponentenkontaktfeld 28 koppelt, das zur zweiten Hauptoberfläche 24 des Halbleiterchips 22 benachbart angeordnet ist. Ein Abschnitt 29 der Umverteilungsstruktur 27 ist an Seitenwänden 30 des Spalts 26 angeordnet.
  • Der Spalt 26 erstreckt sich durch die Stärke der dielektrischen Kernschicht 21 hindurch. Der Spalt und der Abschnitt 29 der elektrisch leitfähigen Umverteilungsstruktur 27 können als eine leitfähige Durchkontaktierung mit einer seitlichen Fläche angesehen werden, die länglich ist. Der Spalt 26 kann als eine Länge ls und eine Breite ws aufweisend angesehen werden, wobei die Länge ls mindestens die zweifache Größe der Breite ws besitzt. Der Spalt 26 unterscheidet sich von einer leitfähigen Durchkontaktierung mit einem im Wesentlichen kreisförmigen Querschnitt durch seine längliche seitliche Fläche. Der Spalt 26 kann Abmessungen besitzen, sodass 2ws ≤ ls ≤ 20ws.
  • Die Umverteilungsstruktur 27 kann ferner eine elektrisch leitfähige Schicht 31 einschließen, die sich von der ersten Elektrode 25 über eine erste Hauptoberfläche 33 der dielektrischen Kernschicht 21 erstreckt. Der an den Seitenwänden 30 des Spalts 26 angeordnete Abschnitt 29 kann ein elektrisch leitfähiges Material, wie ein Metall, zum Beispiel Kupfer, einschließen. Das elektrisch leitfähige Material kann zudem in elektrischem Kontakt mit dem ersten Komponentenkontaktfeld 28 stehen und den Boden des Spalts 26 bedecken. Die Umverteilungsstruktur 27 stellt eine elektrisch leitfähige Verbindung von der auf der ersten Hauptoberfläche 23 des Halbleiterchips 22 angeordneten ersten Elektrode 25 zur gegenüberliegenden Seite des Halbleiterchips 22 bereit, da das erste Komponentenkontaktfeld 28 zur zweiten Hauptoberfläche 24 des Halbleiterchips 22 benachbart angeordnet ist.
  • Die erste Hauptoberfläche 23 des Halbleiterchips 22 kann im Wesentlichen komplanar mit der ersten Hauptoberfläche 33 der dielektrischen Kernschicht 21 sein. Die zweite Hauptoberfläche 24 des Halbleiterchips 22 kann im Wesentlichen komplanar mit einer zweiten Hauptoberfläche 34 der dielektrischen Schicht 21 sein. In der in 1 veranschaulichten Ausführungsform ist das erste Komponentenkontaktfeld 28 auf der zweiten Hauptoberfläche 34 der dielektrischen Schicht 21 angeordnet, und der Spalt 26 erstreckt sich durch die Stärke der dielektrischen Kernschicht 21 hindurch und ist im Wesentlichen senkrecht zur ersten Hauptoberfläche 33 und der zweiten Hauptoberfläche 34. Der Spalt 26 kann auf der Oberseite durch die leitfähige Schicht 31 und auf der Unterseite durch das erste Komponentenkontaktfeld 28 oder eine weitere metallische Schicht 35 begrenzt sein, auf der ein zusätzliches Komponentenkontaktfeld 36 angeordnet ist.
  • Die elektronische Komponente 20 schließt eine Öffnung 37 ein, in welcher der Halbleiterchip 22 durch eine Schicht von Haftmittel 38 gesichert ist, die zwischen den Seitenwänden 39, welche die Öffnung 37 definieren, und Seitenflächen 40 des Halbleiterchips 22 angeordnet ist. Die elektronische Komponente 20 kann ferner eine erste dielektrische Schicht 41 einschließen, die auf der ersten Hauptoberfläche 33 der dielektrischen Kernschicht 21 in zur Öffnung 37 benachbarten Regionen und in peripheren Regionen des Halbleiterchips 22 angeordnet ist. Die elektronische Komponente 20 kann eine zweite dielektrische Schicht 42 einschließen, die in den peripheren Regionen der zweiten Hauptoberfläche 24 des Halbleiterchips 22 angeordnet ist und das Haftmittel 38 bedeckt. Die dielektrischen Schichten 41, 42 und das Haftmittel 38 stellen zusammen ein im Wesentlichen I-förmiges Befestigungselement 43 zum Befestigen des Halbleiterchips 22 in der Öffnung 37 bereit.
  • Das Befestigungselement 43 ist nicht darauf beschränkt, im Querschnitt im Wesentlichen eine I-Form zu besitzen und kann andere Formen besitzen. In manchen Ausführungsformen kann die zweite Hauptoberfläche 24 des Halbleiterchips 22 durch eine dielektrische Schicht, zum Beispiel eine Haftmittelschicht, bedeckt sein. Diese Anordnung kann für einen Halbleiterchip verwendet werden, für den keine elektrischen Verbindungen mit der zweiten Hauptoberfläche 24 erforderlich sind, zum Beispiel einen Halbleiterchip, der eine Logikeinheit, eine Gate-Treiberschaltlogik usw. einschließt.
  • Der Halbleiterchip 22 kann eine vertikale Einheit, wie eine vertikale Transistoreinheit oder eine vertikale Diode einschließen, die mindestens eine Elektrode auf der ersten Hauptoberfläche 23 und auf der zweiten Hauptoberfläche 24 einschließt.
  • Die elektronische Komponente 20 kann ferner eine leitfähige Schicht 44 einschließen, die auf einer zweiten Elektrode 45 angeordnet ist, die auf der zweiten Hauptoberfläche 24 des Halbleiterchips 22 angeordnet ist. Der Halbleiterchip 22 kann ferner eine auf der ersten Hauptoberfläche 23 angeordnete dritte Elektrode 46 einschließen.
  • Bei der ersten Elektrode kann es sich um eine erste Stromelektrode handeln, die im Falle einer MOSFET-Einheit eine Source-Elektrode ist, bei der dritten Elektrode 46 kann es sich um einer Steuerelektrode handeln, die im Falle einer MOSFET-Einheit eine Gate-Elektrode ist, und bei der zweiten Elektrode 45 kann es sich um eine zweite Stromelektrode handeln, die im Falle einer MOSFET-Einheit eine Drain-Elektrode sein kann.
  • Die Umverteilungsstruktur 27 schließt ferner eine Umverteilungsstruktur 47 ein, welche die Steuerelektrode 46 elektrisch mit einem zweiten Komponentenkontaktfeld 48 koppelt, das zur zweiten Hauptoberfläche 24 des Halbleiterchips 22 benachbart und auf der zweiten Hauptoberfläche 34 der dielektrischen Kernschicht 21 angeordnet ist. Die Umverteilungsstruktur 47 kann eine leitfähige Schicht 49, die sich von der Steuerelektrode 46 über die erste Hauptoberfläche 33 der dielektrischen Schicht 21 erstreckt, eine leitfähige Durchkontaktierung 50, die sich von der ersten Hauptoberfläche 33 zur zweiten Hauptoberfläche 34 erstreckt, und eine leitfähige Schicht 51 einschließen, die auf der zweiten Hauptoberfläche 34 der dielektrischen Schicht 21 angeordnet ist. Ein Komponentenkontaktfeld 53 kann auf der leitfähigen Schicht 51 angeordnet sein. Ein zweites Komponentenkontaktfeld 52 kann mit der leitfähigen Schicht 44 elektrisch gekoppelt und auf dieser angeordnet sein.
  • Die elektronische Komponente 20 kann ferner eine dritte dielektrische Schicht 54 einschließen, die auf der ersten Hauptoberfläche 33 der dielektrischen Kernschicht 21 in Regionen zwischen den leitfähigen Schichten 31, 49 angeordnet ist. Die elektronische Komponente 20 kann ferner eine vierte dielektrische Schicht 55 einschließen, die auf der zweiten Hauptoberfläche 34 der dielektrischen Kernschicht 21 in Regionen zwischen den Komponentenkontaktfeldern und insbesondere zwischen den leitfähigen Schichten 35, 44 und 51 angeordnet ist.
  • Der Halbleiterchip kann eine schaltende Einheit einschließen, die einen vertikalen Driftweg umfasst, zum Beispiel einen vertikalen Leistungstransistor wie eine MOSFET-Einheit.
  • Der Halbleiterchip kann eine Transistoreinheit, wie eine Leistungstransistoreinheit mit einem vertikalen Driftweg, einschließen. Die Leistungstransistoreinheit kann einen MOSFET, einen Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor (IGBT)) oder einen Bipolartransistor (Bipolar Junction Transistor (BJT)) einschließen. Für MOSFET-Einheiten kann es sich bei der ersten Stromelektrode um eine Source-Elektrode, bei der Steuerelektrode um eine Gate-Elektrode und bei der zweiten Stromelektrode um eine Drain-Elektrode handeln. Für IGBT-Einheiten kann es sich bei der ersten Stromelektrode um eine Emitter-Elektrode, bei der Steuerelektrode um eine Gate-Elektrode und bei der zweiten Stromelektrode um eine Kollektor-Elektrode handeln. Für BJT-Einheiten kann es sich bei der ersten Stromelektrode um eine Emitter-Elektrode, bei der Steuerelektrode um eine Basis-Elektrode und bei der zweiten Stromelektrode um eine Kollektor-Elektrode handeln.
  • In manchen Ausführungsformen schließt die elektronische Komponente mindestens einen Halbleiterchip ein, der eine schaltende Einheit einschließt, die einen vertikalen Driftweg umfasst. Bei der schaltenden Einheit kann es sich um eine Transistoreinheit oder eine Diode handeln. Die elektronische Komponente ist nicht darauf beschränkt, einen einzigen Halbleiterchip einzuschließen, und kann auch zwei oder mehr Halbleiterchips, zum Beispiel eine Transistoreinheit wie einen IGBT und eine Diode, oder zwei Transistoreinheiten, einschließen.
  • Die elektronische Komponente 20 kann als eine laminierte elektronische Komponente betrachtet werden, die im Wesentlichen plan ist und eine Höhe besitzt, die nur geringfügig größer ist als die Höhe des Halbleiterchips 22. Bei der dielektrischen Kernschicht 21 kann es sich um eine vorgefertigte Platte, wie ein faserverstärktes Epoxidharz wie FR4, handeln. Die dielektrische Kernschicht kann eine Stärke von zwischen 25 µm und 500 µm besitzen.
  • Die dielektrische Kernschicht 21 kann eine vorgefertigte Platte einschließen, die eine faserverstärkte Matrix einschließen kann. Zum Beispiel kann die dielektrische Kernschicht ein glasfaserverstärktes Epoxidharz, wie FR4, einschließen. Die dielektrische Kernschicht kann zum Beispiel PTFE (Polytetrafluorethylen), PEN (Polyethylennaphthalat), PET (Polyethylenterephthalat), BT-Laminat (Bismaleimidtriazin) oder Polyimid einschließen.
  • Die dielektrischen Schichten 41, 42, 54, 55 können zum Beispiel Polyimid oder PEN einschließen. Die leitfähigen Schichten können Kupfer einschließen.
  • Die dielektrische Kernschicht 21 kann aus einem Teil einer Leiterplatte ausgebildet sein, die eine Metallfolie, zum Beispiel Kupferfolie, auf einer ersten Hauptoberfläche 33 und/oder einer zweiten Hauptoberfläche 34 einschließt. Die metallische Folie kann strukturiert sein, um eine oder mehrere der leitfähigen Schichten oder Abschnitte der leitfähigen Schichten zu erzeugen, die auf der ersten Hauptoberfläche 33 und der zweiten Hauptoberfläche 34 zur Öffnung 37 für den Halbleiterchip 22 benachbart angeordnet sind.
  • Der eine oder die mehreren Spalte 26 können in der dielektrischen Kernschicht 21 so angeordnet sein, dass sie sich im Wesentlichen parallel zur Seitenwand 39 der Öffnung 37 und einer Seitenfläche 40 des Halbleiterchips 22 erstrecken. Die Spalte 26 können auf einer der Hauptoberflächen durch einen Abschnitt der metallischen Folie begrenzt sein. Gleichermaßen kann die leitfähige Durchkontaktierung 50 auf einer Seite durch eine metallische Folie begrenzt sein. Die verbleibenden leitfähigen Schichten können durch Abscheidungstechniken wie Galvanisieren mit oder ohne Stromquelle aufgebracht werden. Das leitfähige Material 32 innerhalb des Spalts 26 und in der leitfähigen Durchkontaktierung 50 kann durch Galvanisieren mit oder ohne Stromquelle aufgebracht werden und kann als eine Schicht vorhanden sein, welche die Wände des Spalts 26 und der Durchkontaktierung 50 bedeckt oder den Spalt 26 und die Durchkontaktierung 50 im Wesentlichen ausfüllt.
  • Die Komponentenkontaktfelder 36, 52, 53 können so angeordnet sein, das sie einer JEDEC-Grundfläche entsprechen. Dies kann zum Einbinden der elektronischen Komponente 20 in einer Schaltlogik nützlich sein, die für Packungen gestaltet sind, die einem JEDEC-Standard entsprechen.
  • Die seitliche Form des Spalts 26 ermöglicht es, dass ein von der ersten Elektrode 25 zum ersten Komponentenkontaktfeld 28 fließender Strom aufgrund der länglichen Form des Spalts 26 verglichen mit einer Durchkontaktierung mit einer im Wesentlichen kreisförmigen oder quadratischen seitlichen Form über eine größere Fläche geleitet wird. Dies verringert den Widerstand und trägt dazu bei, unerwünschte Kapazitäten zu verringern und die Wärmeverteilung und Wärmeabfuhr zu verbessern.
  • Die in 1 veranschaulichte elektronische Komponente 20 schließt einen einzigen Halbleiterchip 22 ein. Die elektronische Komponente 20 kann jedoch zwei oder mehr Halbleiterchips einschließen, die elektrisch gekoppelt sein können, um eine gewünschte Schaltung bereitzustellen. Zum Beispiel kann die elektronische Komponente zwei Transistoreinheiten, die eingerichtet sind, eine Halbbrückenschaltung bereitzustellen, zwei als eine Halbbrückenschaltung eingerichtete Transistoreinheiten und eine weitere Logikeinheit wie eine Gate-Treiberschaltung, eine Transistoreinheit und eine Freilaufdiode, vier Transistoren, die eingerichtet sind, eine Vollbrückenschaltung bereitzustellen, usw. einschließen.
  • 2 veranschaulicht eine perspektivische teilweise Schnittansicht der elektronischen Komponente 20 gemäß einer ersten Ausführungsform. 2 veranschaulicht die erste Hauptoberfläche 33 der dielektrischen Kernschicht 21 einschließlich der Öffnung 37, die sich von der ersten Hauptoberfläche 33 zur zweiten Hauptoberfläche 34 der dielektrischen Kernschicht erstreckt. Wie in der perspektivischen Ansicht zu sehen ist, ist die Öffnung 37 im Wesentlichen rechteckig. Der Halbleiterchip 22 ist in die Öffnung 37 eingesetzt, wobei die zweite Stromelektrode nach unten weist und die erste Stromelektrode 25 und die dritte Elektrode 46 nach oben weisen. In dieser bestimmten Ausführungsform ist die dritte Elektrode 46 in einer Randregion der kurzen Seite des im Wesentlichen rechteckigen Halbleiterchips 22 und ungefähr in der Mitte der Randregion angeordnet. Die erste Elektrode 25 ist viel größer als die dritte Elektrode 46 und bedeckt im Wesentlichen die erste Hauptoberfläche 23 des Halbleiterchips 22.
  • Die elektronische Komponente 20 schließt einen einzelnen Spalt 26 ein, der sich von der oberen Oberfläche 33 der dielektrischen Kernschicht 21 durch die Kernschicht 21 hindurch erstreckt und auf seiner Unterseite durch einen Abschnitt einer Metallfolie 28 begrenzt ist. Der Spalt 26 besitzt eine Länge, die sich in eine Richtung erstreckt, die im Wesentlichen parallel zur Längsseite der Öffnung 37 ist und eine längliche seitliche Fläche besitzt. Die Durchkontaktierung 50 ist in einer Eckregion der dielektrischen Kernschicht 21 zu einem Ende des Spalts 26 benachbart positioniert.
  • Der Spalt 26 ist so dargestellt, dass er in der Draufsicht halbkreisförmige Enden besitzt. Diese können durch die Form eines Bohrers ausgebildet werden, der verwendet wird, um den Spalt in die dielektrische Kernschicht 21 zu bohren. Der Spalt 26 ist jedoch nicht auf diese bestimmte seitliche Form beschränkt und kann gebogene Enden oder rechteckige Enden besitzen. Die Durchkontaktierung 50 besitzt eine im Wesentlichen kreisförmige seitliche Fläche, die durch Verwendung eines kreisförmigen Bohrers ausgebildet werden kann. Zudem schließt die Öffnung 37 kreisförmige Eckabschnitte ein, die das Ergebnis der Verwendung eines kreisförmigen Bohrers zum Ausbilden der Öffnung 37 in der dielektrischen Kernschicht 21 sein können. Die Öffnung 37 kann andere seitliche Formen ohne die kreisförmigen Eckabschnitte besitzen. Der Spalt 26, die Durchkontaktierung 50 und die Öffnung 37 können zum Beispiel auch durch andere Verfahren, einschließlich Laserabtragung, in der dielektrischen Kernschicht 21 erzeugt werden.
  • Abschnitte der Umverteilungsstrukturen 27, 47 können durch Strukturieren einer metallischen Folie ausgebildet werden, die an der ersten Hauptoberfläche 33 oder der zweiten Hauptoberfläche 34 der dielektrischen Kernschicht 21 haftet.
  • 3 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente 60 gemäß einer zweiten Ausführungsform.
  • Die elektronische Komponente 60 schließt einen Abschnitt einer aktiven Komponente 61 und einen Wärmeabfuhrabschnitt 62 ein, der auf einer ersten Hauptoberfläche 63 des Abschnitts einer aktiven Komponente 61 angeordnet ist. Der Abschnitt einer aktiven Komponente 61 besitzt eine Mehrschicht-Laminatstruktur und ist im Wesentlichen plan mit einer Breite und einer Tiefe, die viel größer als seine Höhe ist.
  • Der Abschnitt einer aktiven Komponente 61 schließt eine dielektrische Kernschicht 64 und einen Halbleiterchip 65 ein, der eine vertikale Leistungstransistoreinheit einschließt, die in der dielektrischen Kernschicht 64 eingebettet ist. Der Halbleiterchip 65 besitzt eine Stärke, die in dieser Ausführungsform im Wesentlichen gleich der Stärke der dielektrischen Kernschicht 64 ist. Der Halbleiterchip 65 kann jedoch auch eine Stärke besitzen, die größer als oder gleich der Stärke der dielektrischen Kernschicht 64 ist.
  • Die dielektrische Kernschicht 64 kann eine vorgefertigte Platte, zum Beispiel eine faserverstärkte Epoxidharzplatte, wie FR4, einschließen. Der Halbleiterchip 65 kann in die dielektrische Kernschicht 64 eingebettet werden, indem eine Öffnung in der dielektrischen Kernschicht 64 ausgebildet wird, der Halbleiterchip 65 in die Öffnung eingesetzt wird und der Halbleiterchip 65 in der Öffnung mittels eines in die peripheren Regionen der Öffnung zwischen dem Halbleiterchip 65 und der dielektrischen Kernschicht 64 eingefügten Haftmittels befestigt wird.
  • Der Halbleiterchip 65 kann eine vertikale Leistungstransistoreinheit, wie einen Leistungs-MOSFET, einschließen. Der Halbleiterchip 65 schließt eine erste Hauptoberfläche 66 ein, die eine erste Stromelektrode 67, zum Beispiel eine Source-Elektrode, und eine Steuerelektrode, zum Beispiel eine Gate-Elektrode, einschließt, die in der Querschnittsansicht von 3 nicht zu sehen ist. Der Halbleiterchip 65 schließt ferner eine zweite Hauptoberfläche 68 ein, die eine zweite Stromelektrode 69, zum Beispiel eine Drain-Elektrode, einschließt.
  • Der Abschnitt einer aktiven Komponente 61 schließt eine auf der zweiten Stromelektrode 69 angeordnete erste leitfähige Schicht 70 ein, die sich über die zweite Hauptoberfläche 68 des Halbleiterchips 65 und eine zweite Hauptoberfläche 71 der dielektrischen Kernschicht 64 erstreckt. Die erste leitfähige Schicht 70 kann sich auf einer Region der zweiten Hauptoberfläche 71 erstrecken, die zu einer Seitenfläche 72 des Halbleiterchips 65 benachbart positioniert ist. Die verbleibenden Regionen der zweiten Hauptoberfläche 71 der dielektrischen Kernschicht 64 sind durch eine erste dielektrische Schicht 73 bedeckt.
  • Eine zweite leitfähige Schicht 74 ist in einer peripheren Region der leitfähigen Schicht 70 positioniert, sodass sie zum Halbleiterchip 65 benachbart und peripher positioniert ist. Die zweite leitfähige Schicht 74 stellt einen äußeren Kontakt der elektronischen Komponente 60 und insbesondere einen äußeren Kontakt, der elektrisch mit der zweiten Stromelektrode 69 gekoppelt ist, bereit.
  • Der Abschnitt einer aktiven Komponente 61 schließt eine dritte leitfähige Schicht 75 ein, die auf der ersten Hauptoberfläche 66 des Halbleiterchips 65 angeordnet ist und sich auf Regionen der zweiten Hauptoberfläche 76 der dielektrischen Kernschicht 64 erstreckt, die sich peripher zu mindestens einer Seitenfläche des Halbleiterchips 65 befinden. In dieser Ausführungsform erstreckt sich die dritte leitfähige Schicht 75 über eine periphere Region, die der peripheren Region gegenüberliegt, in der die erste leitfähige Schicht 70 angeordnet ist.
  • Der Abschnitt einer aktiven Komponente 61 schließt ferner eine zweite dielektrische Schicht 77 ein, die auf den verbleibenden Abschnitten der zweiten Hauptoberfläche 76 der dielektrischen Kernschicht 64 angeordnet ist, um eine im Wesentlichen plane erste Hauptoberfläche 63 für den Abschnitt einer aktiven Komponente 61 bereitzustellen.
  • Der Abschnitt einer aktiven Komponente 61 schließt ferner eine oder mehrere leitfähige Durchkontaktierungen 78 ein, die sich von der dritten leitfähigen Schicht 75 durch die dielektrische Kernschicht 64 hindurch zur zweiten Hauptoberfläche 79 erstrecken, welche die untere Oberfläche des Abschnitts einer aktiven Komponente 61 bereitstellt. Die leitfähigen Durchkontaktierungen 78 sind elektrisch mit einer vierten leitfähigen Schicht 80 gekoppelt, die ein äußeres Kontaktfeld für die erste Stromelektrode und die Steuerelektrode bereitstellt.
  • Die leitfähigen Durchkontaktierungen 78 schließen einen Spalt mit einer Länge ein, die mindestens zwei Mal so groß ist wie die Breite, und schließen leitfähiges Material ein, das zumindest Seitenwände des Spalts bedeckt. Die Länge jedes Spalts erstreckt sich in eine Richtung, die im Wesentlichen parallel zur Seitenfläche des Halbleiterchips ist. Die Verwendung von zwei im Wesentlichen parallelen Spalten für die leitfähigen Durchkontaktierungen ermöglicht es, dass der Strom durch die dielektrische Kernschicht von der oberen Oberfläche zur unteren Oberfläche parallel verteilt wird.
  • Das äußere Kontaktfeld für die Steuerelektrode ist in der Querschnittsansicht von 3 nicht zu sehen. Die vierte leitfähige Schicht 80 ist zum Halbleiterchip 65 benachbart und peripher angeordnet. Die Regionen zwischen dem äußeren Kontakt 74 und dem äußeren Kontakt 80 sind mit einer dritten dielektrischen Schicht 81 gefüllt. Die äußeren Kontakte 74, 80 können im Wesentlichen komplanar zur dielektrischen Schicht 81 sein
    oder aus der dielektrischen Schicht 81 hervorragen.
  • Die elektronische Komponente 60 kann als einen Abschnitt einer aktiven Komponente 61, der im Wesentlichen plan ist und eine laminierte Struktur besitzt, sowie einen die Wärmeabfuhrschicht 84 einschließenden Wärmeabfuhrabschnitt 62 einschließend angesehen werden. Der Wärmeabfuhrabschnitt 62 ist in dieser Ausführungsform im Wesentlichen plan.
  • Die Wärmeabfuhrschicht 84 ist thermisch mit dem Halbleiterchip 65 gekoppelt und schließt ein Material mit einer im Wesentlichen isotropen Wärmeleitfähigkeit ein. Die Wärmeabfuhrschicht 84 kann zum Beispiel ein Metall, wie Kupfer oder Aluminium, oder eine Legierung, wie eine Kupferlegierung oder eine Aluminiumlegierung, einschließen.
  • Der Wärmeabfuhrabschnitt 62 kann eine Stärke th besitzen, die zwischen 3 und 10 Mal die Stärke ta des Abschnitts einer aktiven Komponente 61 beträgt, d.h. 3ta ≤ th ≤ 10ta. Die dielektrische Kernschicht 64 kann eine Stärke zwischen 25 µm und 500 µm besitzen. Der Halbleiterchip 65 kann eine Stärke zwischen 25 µm und 550 µm besitzen. Der Abschnitt einer aktiven Komponente 61 kann eine Stärke ta zwischen 45 µm und 1000 µm besitzen. Der Wärmeabfuhrabschnitt 62 kann eine Stärke th zwischen 100 µm und 10 mm besitzen.
  • Der Wärmeabfuhrabschnitt 62 der elektronischen Komponente 60 schließt eine zweite dielektrische Kernschicht 82 ein, die eine vorgefertigte Platte, zum Beispiel eine glasfaserverstärkte Epoxidharzplatte wie FR4, einschließen kann. Die zweite dielektrische Kernschicht 82 schließt eine Öffnung 83 ein, in der die Wärmeabfuhrschicht 84 angeordnet ist. Die Wärmeabfuhrschicht 84 kann in der Öffnung 83 der zweiten dielektrischen Kernschicht 82 durch eine Schicht von Haftmittel befestigt sein, das an der Peripherie der Öffnung 83 zwischen den Seitenflächen der Wärmeabfuhrschicht 84 und der die Öffnung 83 definierenden Wand in der zweiten dielektrischen Kernschicht 82 positioniert ist.
  • Der Wärmeabfuhrabschnitt 62 kann auf dem Abschnitt einer aktiven Komponente 61 durch eine Schicht von Haftmittel 86 montiert sein. Das Haftmittel 86 kann elektrisch isolierend sein, um die Metall-Wärmeabfuhrschicht 84 von der darunterliegenden ersten Stromelektrode zu isolieren. In anderen Ausführungsformen kann die Haftmittelschicht 86 leitfähig sein, um die Wärmeabfuhrschicht 84 elektrisch mit der ersten Stromelektrode 67 zu koppeln. Wenn die erste Stromelektrode 67 eine Source-Elektrode ist, kann die elektrisch leitfähige Schicht verwendet werden, um die Wärmeabfuhrschicht 84 mit dem Massepotenzial zu koppeln.
  • Die zweite dielektrische Kernschicht 82 stellt einen geschlossenen peripheren Rahmen um eine zentrale Wärmeabfuhrschicht 84 herum bereit. Die obere Oberfläche der Wärmeabfuhrschicht 84 ist in der oberen Oberfläche 90 der elektronischen Komponente 60 freiliegend. Die Fläche des Wärmeabfuhrabschnitts 62 entspricht der Fläche des Abschnitts einer aktiven Komponente 61. Der Abschnitt einer aktiven Komponente 61 und der Wärmeabfuhrabschnitt 62 besitzen jeweils eine im Wesentlichen plane Form.
  • Der elektrisch mit der ersten Stromelektrode 67 gekoppelte äußere Kontakt 80, der elektrisch mit der zweiten Stromelektrode 69 gekoppelte äußere Kontakt 74 und ein elektrisch mit der Steuerelektrode gekoppelter äußerer Kontakt sind zum Halbleiterchip 65 benachbart positioniert, sodass sie den Halbleiterchip 65 nicht bedecken. Der elektrisch mit der Steuerelektrode gekoppelte äußere Kontakt ist in der Querschnittsansicht von 3 nicht zu sehen.
  • In dieser speziellen Ausführungsform ist ein einzelnes äußeres Kontaktfeld 74 für die zweite Stromelektrode bereitgestellt, das sich im Wesentlichen über die gesamte Randregion 88 der zweiten Hauptoberfläche 79 des Abschnitts einer aktiven Komponente 61 erstreckt. Andere Anordnungen des äußeren Kontakts 74 können jedoch ebenso verwendet werden, zum Beispiel können zwei oder mehr äußere Kontakte bereitgestellt werden, die durch eine weitere leitfähige Schicht, die innerhalb der elektronischen Komponente 61 positioniert ist, zum Beispiel durch die erste leitfähige Schicht 70, elektrisch gekoppelt sind.
  • Der mit der ersten Stromelektrode 67 gekoppelte äußere Kontakt 80 besitzt eine größere seitliche Fläche als der mit der Steuerelektrode gekoppelte äußere Kontakt. In dieser speziellen Ausführungsform sind der mit der ersten Stromelektrode 67 gekoppelte äußere Kontakt 80 und der mit der Steuerelektrode gekoppelte äußere Kontakt in der peripheren Randregion 89 des Abschnitts einer aktiven Komponente 61 positioniert, die der den äußeren Kontakt 74 einschließenden peripheren Randregion 88 gegenüberliegt. Andere Anordnungen können jedoch verwendet werden, bei denen die äußeren Kontakte in einer, drei oder vier zum Halbleiterchip 65 peripheren Regionen angeordnet sind.
  • Die Wärmeabfuhrschicht 84 ist thermisch mit dem Halbleiterchip 65 gekoppelt, da sie auf dem Halbleiterchip 65 angeordnet ist und vom Halbleiterchip 65 nur durch eine dünne Haftmittelschicht 86 und die dritte leitfähige Schicht 75 getrennt ist. Die Anordnung der äußeren Kontakte 74, 80 peripher zu Seitenflächen des Halbleiterchips 65 und die Bereitstellung einer dünnen ersten Metallschicht 70 auf der zweiten Stromelektrode 69 fördert, dass Wärme durch die Wärmeabfuhrschicht 84 abgeführt wird, und hemmt, dass Wärme in die gegenüberliegende Richtung, zum Beispiel durch die äußeren Kontakte 74, 80 abgeführt wird.
  • Die Anordnung der äußeren Kontakte 74, 80 peripher zu den Seitenflächen des Halbleiterchips 65 kann verwendet werden, um eine elektronische Komponente 60 mit verbesserter Oberseitenkühlung und verringerter Wärmeabfuhr in die Leiterplatte, auf der die äußeren Kontakte 74, 80 montiert sind, bereitzustellen.
  • 4 veranschaulicht eine Querschnittsansicht einer elektronischen Komponente 100 gemäß einer dritten Ausführungsform. Die elektronische Komponente 100 besitzt eine Mehrschicht-Laminatstruktur einschließlich einer dielektrischen Kernschicht 101, die eine Öffnung 102 zum Aufnehmen mindestens eines Halbleiterchips und zwei Spalte 103, 104 einschließt, die zur Öffnung 102 benachbart angeordnet sind und die sich im Wesentlichen parallel zur Seitenwand 105 erstrecken, welche die Öffnung 102 definiert. Die Öffnung 102 und die Spalte 103, 104 erstrecken sich durch die Stärke der dielektrischen Kernschicht 101 hindurch.
  • Die elektronische Komponente 100 schließt einen Halbleiterchip 106 ein, der so in der Öffnung 102 angeordnet ist, dass er in der dielektrischen Kernschicht 101 eingebettet ist. Der Halbleiterchip 106 schließt eine erste Hauptoberfläche 107 und die zweite Hauptoberfläche 108 ein, die der ersten Hauptoberfläche 107 gegenüberliegt.
  • Der Halbleiterchip kann eine vertikale Einheit, wie eine vertikale Transistoreinheit einschließen, die Elektroden der zwei gegenüberliegenden Hauptoberflächen besitzt. Eine erste Elektrode 109, bei der es sich um eine erste Stromelektrode handelt, ist auf der ersten Hauptoberfläche 107 angeordnet. Eine zweite Elektrode 110, bei der es sich um eine zweite Stromelektrode handelt, ist auf der zweiten Hauptoberfläche 108 angeordnet. Eine dritte Elektrode, bei der es sich um eine Steuerelektrode handelt, ist zudem auf der ersten Hauptoberfläche 107 des Halbleiterchips 106 angeordnet, ist jedoch in der Querschnittsansicht von 4 nicht zu sehen.
  • Die elektronische Komponente 100 schließt ferner eine erste dielektrische Schicht 111 ein, die an der Grenzfläche zwischen der ersten Hauptoberfläche 107 des Halbleiterchips 106 und einer ersten Hauptoberfläche 112 der dielektrischen Kernschicht 101 angeordnet ist. Eine zweite dielektrische Schicht 113 ist an der Grenzfläche zwischen der zweiten Hauptoberfläche 108 des Halbleiterchips 106 und der zweiten Hauptoberfläche 114 der dielektrischen Kernschicht 101 angeordnet. Die erste dielektrische Schicht 111 und die zweite dielektrische Schicht 113 können jeweils eine Ringform besitzen, die sich um die Peripherie des Halbleiterchips und der Öffnung erstreckt. Die dielektrischen Schichten 111, 113 können in Verbindung mit dem Haftmittel 115 verwendet werden, das zwischen der Seitenfläche 116 des Halbleiterchips 106 und der Seitenfläche 105 der Öffnung 102 angeordnet ist, um den Halbleiterchip 106 in der Öffnung 102 zu befestigen.
  • Die elektronische Komponente 100 schließt eine erste leitfähige Schicht 117 ein, die auf der ersten Elektrode 107, auf der ersten Hauptoberfläche 112 der dielektrischen Kernschicht 101 und auf zumindest Seitenwänden 118 angeordnet ist, welche die Spalte 103, 104 definieren. Die Stärke der ersten leitfähigen Schicht 117 kann im Wesentlichen dieselbe sein wie die Stärke der ersten dielektrischen Schicht 111. Eine zweite leitfähige Schicht 119 ist auf der zweiten Hauptoberfläche 108 des Halbleiterchips 106 und der zweiten Hauptoberfläche 114 der dielektrischen Schicht 101 angeordnet. Ein Abschnitt 120 der ersten zweiten leitfähigen Schicht 109 bedeckt den Boden der Spalte 103, 104. Die Stärke der leitfähigen Schichten 119, 120 ist im Wesentlichen dieselbe wie die Stärke der zweiten dielektrischen Schicht 113.
  • Eine dritte leitfähige Schicht 121 ist auf der ersten leitfähigen Schicht 117 und auf der ersten dielektrischen Schicht 111 angeordnet. Eine dritte dielektrische Schicht 122 ist in Regionen der ersten dielektrischen Schicht 111 und auf der ersten leitfähigen Schicht 117 angeordnet, um die obere Oberfläche 123 der elektronischen Komponente 100 einzuebnen.
  • Eine vierte leitfähige Schicht 124 ist auf der zweiten leitfähigen Schicht 119 und der zweiten dielektrischen Schicht 113 angeordnet, um Kontaktfelder für die elektronische Komponente 100 auf der unteren Oberfläche 125 der elektronischen Komponente 100 auszubilden. Eine vierte dielektrische Schicht 126 ist zwischen Regionen der vierten leitfähigen Schicht 124 angeordnet, welche die äußeren Kontakte bereitstellen.
  • Die Spalte 103, 104 stellen leitfähige Durchkontaktierungen mit einer länglichen seitlichen Form bereit und bilden einen Teil der Umverteilungsstruktur zwischen der ersten Elektrode 109 und einer äußeren Kontaktfläche 127. Die Anordnung der Spalte 103, 104 der Seitenfläche 116 des Halbleiterchips 106 ermöglicht es, dass Strom verglichen mit der Verwendung der einzelnen leitfähigen Durchkontaktierung oder zweier kleinerer kreisförmiger leitfähiger Leitungen, die mit der kleineren seitlichen Fläche bereitgestellt werden, über größere parallele Durchkontaktierungen geleitet wird.
  • Die seitliche Fläche des Spalts oder der Spalte in Hinblick auf die seitliche Fläche des Kontaktfelds kann auch eingerichtet sein, den Widerstand der Umverteilungsstruktur zu verringern. Zum Beispiel kann der Spalt eine Länge ls besitzen, und das Komponentenkontaktfeld kann eine Länge lp besitzen und 0,9 lp ≤ ls ≤ 0,99 lp. Zum Beispiel kann der Spalt eine Fläche as besitzen, und das Komponentenkontaktfeld kann eine Fläche ap besitzen und 0,1 ap ≤ as ≤ 0,2 ap.
  • In der in 4 veranschaulichten Ausführungsform ist die äußere Kontaktfläche 127 in der Peripherie der unteren Oberfläche 125 der elektronischen Komponente 100 angeordnet. Der Abschnitt 120 der leitfähigen Schicht 119 stellt eine seitliche Umverteilung vom ersten Spalt 103 zum äußeren Kontakt 127 bereit.
  • Die Verteilung des Stroms seitlich in den leitfähigen Schichten 120 und 121 und durch die Spalte 103, 104 ist in 4 durch die Pfeile 128 angezeigt.
  • Die elektronische Komponente 100 kann zudem in Verbindung mit einer Wärmeabfuhrschicht 129 verwendet werden, die an der oberen Oberfläche 123 durch eine Haftmittelschicht 130 befestigt ist. Die Seitenflächen und/oder Randregionen der oberen Oberfläche der Wärmeabfuhrschicht können eine elektrisch isolierende Schicht einschließen. Die Wärmeabfuhrschicht 129 kann in einer zweiten dielektrischen Kernschicht eingebettet sein.
  • Abschnitte der ersten leitfähigen Schicht 117 und/oder der zweiten leitfähigen Schicht 119 können durch Abschnitte einer metallischen Folie bereitgestellt werden, die an der ersten Hauptoberfläche 112 bzw. der zweiten Hauptoberfläche 114 befestigt wird, bevor die Öffnung 102 und die Spalte 103, 104 auf der dielektrischen Kernschicht 101 ausgebildet werden.
  • Zum Beispiel kann der Abschnitt 120 der ersten dielektrischen Schicht 119 durch eine metallische Folie und die Spalte 103, 104 bereitgestellt werden, die in die dielektrische Kernschicht 101 von der ersten Hauptoberfläche 112 hinunter zur Grenzfläche zwischen der zweiten Hauptoberfläche 114 der dielektrischen Schicht 101 und die metallische Folie eingebracht sind. Die verbleibenden Abschnitte der zweiten leitfähigen Schicht 119 können bereitgestellt werden, indem leitfähiges Material auf der zweiten Hauptoberfläche 108 des Halbleiterchips 106 und weitere Regionen der zweiten Hauptoberfläche 114 der dielektrischen Schicht 101 aufgebracht wird, um die gewünschte seitliche Form und Stärke für die zweite leitfähige Schicht 119 bereitzustellen.
  • Ein Verfahren zum Herstellen einer elektronischen Komponente einschließlich eines in einer dielektrischen Kernschicht eingebetteten Halbleiterchips und einer Umverteilungsstruktur, die eine oder mehrere spaltförmige leitfähige Durchkontaktierungen einschließt, werden nun unter Bezugnahme auf 5 bis 10 erklärt. In den Zeichnungen wird das Verfahren durch eine Baugruppe einer einzelnen elektronischen Komponente veranschaulicht. Das Verfahren kann jedoch für eine große Platte ausgeführt werden, die eine Vielzahl von Komponentenpositionen einschließt, die jeweils der in den Zeichnungen veranschaulichten Baugruppe entsprechen. Die einzelnen elektronischen Komponenten können von der Platte zum Beispiel durch Sägen vereinzelt werden.
  • 5a veranschaulicht eine perspektivische Ansicht der oberen Oberfläche und 5b veranschaulicht eine perspektivische Ansicht der unteren Oberfläche einer dielektrischen Kernschicht 140.
  • Es wird eine dielektrische Kernschicht 140 bereitgestellt, die eine auf der oberen Oberfläche 142 angeordnete erste metallische Folie 141 und eine auf der unteren Oberfläche 144 angeordnete zweite metallische Folie 143 einschließt. Eine Öffnung 145 wird von der oberen Oberfläche 142 eingebracht, die sich von der oberen Oberfläche 142 zur unteren Oberfläche 144 der dielektrischen Kernschicht 140 erstreckt, sodass die Öffnung 145 auf beiden Seiten offen ist. Die Öffnung 145 ist im Wesentlichen rechteckig und besitzt eine seitliche Fläche, die zum Aufnehmen eines Halbleiterchips geeignet ist.
  • Zwei Spalte 146 werden in die dielektrische Kernschicht 140 zur Öffnung 145 benachbart von der oberen Oberfläche 142 aus eingebracht. Die Spalte 146 sind auf der unteren Oberfläche 144 durch einen Abschnitt der zweiten metallischen Folie 143 begrenzt. Die Spalte 146 besitzen jeweils eine Länge, die sich in eine Richtung erstreckt, die im Wesentlichen parallel zur Längsseite der Öffnung 145 ist. Jeder Spalt 146 besitzt eine längliche seitliche Fläche. Eine Durchkontaktierung 147 wird in eine Eckregion der dielektrischen Kernschicht 140 eingebracht. Die Durchkontaktierung 147 besitzt eine im Wesentlichen kreisförmige seitliche Form und besitzt eine seitliche Fläche, die geringer als die seitliche Fläche jedes der Spalte 146 ist. Die Durchkontaktierung 147 ist auf der unteren Oberfläche 144 durch einen Abschnitt der zweiten metallischen Folie 143 begrenzt.
  • In 5 bis 10 sind zwei Spalte 146 veranschaulicht. Die Anzahl von Spalten ist jedoch nicht auf zwei beschränkt und kann einen Spalt oder drei oder mehr Spalte betragen. Die Spalte 146 sind im Wesentlichen parallel zur Seitenfläche der Öffnung 145. Die Position der Spalte ist jedoch nicht auf diese Anordnung beschränkt. Zum Beispiel können die Spalte senkrecht zur Seitenfläche der Öffnung angeordnet sein, können in Hinblick auf die Seitenfläche der Öffnung zum Beispiel geneigt sein. Die Spalte können sich in einem Winkel von im Wesentlichen 90° oder weniger als 90° zur oberen Oberfläche 142 oder unteren Oberfläche 144 der dielektrischen Kernschicht 140 erstrecken.
  • Die Spalte 146 sind so veranschaulicht, dass sie im Wesentlichen halbkreisförmige Enden besitzen. Diese können durch die Form eines Bohrers ausgebildet werden, der verwendet wird, um die Spalte 146 in die dielektrische Kernschicht 140 zu bohren. Die Spalte 146 sind jedoch nicht auf diese bestimmte tatsächliche Form beschränkt und können gebogene Enden oder rechteckige Enden besitzen. Die Durchkontaktierung 147 besitzt eine im Wesentlichen kreisförmige seitliche Fläche, die durch Verwendung eines kreisförmigen Bohrers ausgebildet wird.
  • Die Öffnung 145 schließt ebenfalls kreisförmige Eckabschnitte 148 ein, die das Ergebnis der Verwendung eines kreisförmigen Bohrers zum Ausbilden der Öffnung 145 in der dielektrischen Kernschicht 140 sein können. Die Öffnung 145 kann andere seitliche Formen ohne die kreisförmigen Eckabschnitte besitzen. Die Spalte 146, die Durchkontaktierung 147 und die Öffnung 145 können zum Beispiel auch durch andere Verfahren, wie zum Beispiel Laserabtragung, in der dielektrischen Kernschicht 145 erzeugt werden.
  • Die auf der oberen Oberfläche 142 der dielektrischen Schicht angeordnete metallische Folie 141 ist so strukturiert, dass ein Abschnitt 149 zur Öffnung 145 benachbart angeordnet ist und die Spalte 146 umgibt. Ein weiterer Abschnitt 150 umgibt die Durchkontaktierung 147 und erstreckt sich um eine Eckregion der Öffnung 145 herum und entlang einer kurzen Seite der Öffnung 145. Die Öffnung 145 ist auf den verbleibenden drei Seiten durch einen weiteren Abschnitt 151 der ersten metallischen Schicht 141 begrenzt. Die Abschnitte 149, 150, 151 der ersten metallischen Schicht 141 sind elektrisch voneinander durch dazwischen angeordnete Abschnitte der dielektrischen Kernschicht 140 isoliert.
  • Die auf der unteren Oberfläche 144 der dielektrischen Schicht 140 positionierte zweite metallische Folie 143 kann mit einem Muster versehen oder strukturiert sein, um äußere Kontaktfelder 152 für die elektronische Komponente oder eine erste Schicht zum Aufnehmen äußerer Kontaktfelder bereitzustellen. Die Anordnung der äußeren Kontaktfelder 152 kann einem JEDEC-Packungsumriss, zum Beispiel einem Super SO8-Packungs-umriss, entsprechen.
  • Die Starttafel, welche die dielektrische Kernschicht 140 bereitstellt, kann maßgeblich bearbeitet werden, bevor der Halbleiterchip in der Tafel platziert wird, um eine mögliche Beschädigung am Halbleiterchip zu vermeiden.
  • Bei dem für die Starttafel verwendeten Material kann es sich um ein FR4-Material handeln. Es besteht aus einem glasfaserverstärkten Epoxidmittelkern mit auf beiden Seiten gebondetem Kupfer. Der Mittelkern kann variiert werden und kann Materialien verwenden wie PTFE (Polytetra-fluorethylen), PEN (Polyethylennaphthalat), PET (Polyethylenterephthalat), Polyimid, BT-Laminat (Bismaleimidtriazin) usw. Das Material kann eine Verstärkung aufweisen oder nicht, und die Stärke kann zwischen vielleicht 25 und 500 µm variieren.
  • Die große Öffnung 145 für den Halbleiterchip kann zum Beispiel gestanzt, mechanisch gefräst oder mit einem Wasserstrahl geschnitten werden. Laserabtragungstechniken können zudem verwendet werden, um die Starttafel zu strukturieren. Die metallische Folie, zum Beispiel Kupfer, kann als harte Maske für den Laserabtragungsprozess verwendet werden. In diesem Fall kann die metallische Folie von den Bereichen weggeätzt werden, die eine Abtragung erfordern.
  • Die metallische Folie kann sowohl von der oberen als auch der unteren Oberfläche in Bereichen entfernt werden, in denen ein Durchgangsloch benötigt wird, zum Beispiel für die Öffnung 145 für den Halbleiterchip. Wo eine Durchgangsverbindung benötigt wird, zum Beispiel die zwei Spalte 146 und die Durchkontaktierung 147, kann die metallische Folie nur von einer Seite entfernt werden, um ein Sackloch oder eine Sacklochkontaktierung zu erzeugen. Während späterer Galvanisierungsschritte können die oberen und die unteren metallischen Schichten durch diese Sacklochkontaktierung verbunden werden. Im Falle des Verwendens von Laserabtragung kann ein zweiter Ätzprozess durchgeführt werden, bei dem das Metall auf der Unterseite des doppelseitigen Laminatmaterials strukturiert wurde, um grundlegende Schaltungselemente auszubilden.
  • 6a veranschaulicht eine perspektivische Draufsicht und 6b veranschaulicht eine perspektivische Unteransicht eines in der dielektrischen Kernschicht 140 eingebetteten Halbleiterchips 153.
  • Der Halbleiterchip 153 schließt eine erste Stromelektrode 154 und eine Steuerelektrode 155 auf einer ersten Hauptoberfläche 156 und eine zweite Stromelektrode 157 auf einer zweiten Hauptoberfläche 158 ein. Der Halbleiterchip 153 ist so in die Öffnung 145 eingesetzt, dass die zweite Stromelektrode 157 nach unten weist und die erste Stromelektrode 154 und die Steuerelektrode 155 nach oben weisen. In anderen Ausführungsformen ist der Halbleiterchip 153 so in die Öffnung 145 eingesetzt, dass die zweite Stromelektrode 157 nach oben weist und die erste Stromelektrode 154 und die Steuerelektrode 155 nach unten weisen.
  • In dieser bestimmten Ausführungsform ist die Steuerelektrode 155 in einer Randregion der kurzen Seite des im Wesentlichen rechteckigen Halbleiterchips 153 und ungefähr in der Mitte der Randregion angeordnet. Die erste Stromelektrode 154 ist größer und bedeckt im Wesentlichen den Rest der ersten Hauptoberfläche 156 des Halbleiterchips 153. Die erste Hauptoberfläche 156 ist im Wesentlichen komplanar mit der oberen Oberfläche 142 der dielektrischen Kernschicht 140. Die zweite Hauptoberfläche 158 ist im Wesentlichen komplanar mit der unteren Oberfläche 144 der dielektrischen Kernschicht 140.
  • 7a veranschaulicht eine perspektivische Ansicht der dielektrischen Kernschicht 140 nach der Aufbringung einer ersten dielektrischen Schicht 158 auf der oberen Oberfläche 142 der dielektrischen Kernschicht 140, und 7b veranschaulicht eine perspektivische Ansicht einer zweiten dielektrischen Schicht 159 auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140.
  • Die erste dielektrische Schicht 158 ist in den peripheren Regionen der ersten Hauptoberfläche 156 des Halbleiterchips 154 und der Öffnung 154 angeordnet. Die zweite dielektrische Schicht 159 ist in den peripheren Regionen der zweiten Hauptoberfläche 144 des Halbleiterchips 154 und in Abschnitten der unteren Oberfläche 144 angeordnet, die zur Öffnung 145 benachbart sind.
  • Die erste dielektrische Schicht 158 und die zweite dielektrische Schicht 159 und, falls vorhanden, ein Haftmittel, das zwischen den Seitenflächen des Halbleiterchips 154 und den Seitenflächen der Öffnung 145 angeordnet ist, dienen dazu, den Halbleiterchip 154 in der Öffnung 145 zu befestigen.
  • Ein fotosensitives dielektrisches Material kann verwendet werden, um den Chip an Ort und Stelle zu halten und die entsprechenden Schichten zu maskieren. Das dielektrische Material kann unter Verwendung zahlreicher Verfahren aufgebracht werden, wie Siebdruck, Sprühen, Vorhangbeschichtung, Tauchen usw. Das Material kann zudem verwendet werden, um die Bahnlücken im Kupfer zu füllen, was dazu beitragen kann, die Struktur für die nachfolgenden Prozesse relativ flach und komplanarer zu halten, und die elektrische Isolierung zwischen Bahnen in der fertigen Baugruppe verbessern kann.
  • Das Material wird auf eine Oberfläche aufgetragen und durch Belichten, Entwickeln und endgültiges oder teilweises Härten bearbeitet. Der Belichtungsprozess kann unter Verwendung jeder der verfügbaren Bearbeitungsverfahren, Kontaktmasken, Näherungsausrichter (proximity aligners) (kollimierte Lichtquellen) oder LDI (Laser Direct Imaging) usw. ausgeführt werden. Das „Laser Direct Imaging“ kann verwendet werden, um eine hohe allgemeine Genauigkeit und eine hohe Genauigkeit zwischen den Schichtstufen zu erzielen.
  • Das Entwickeln dieser Materialien kann auf einem wässrigen Prozess auf der Grundlage von sehr schwachen Lösungen von Kalziumkarbonat oder Kaliumhydroxid beruhen. Eine lösungsmittelbasierte Entwicklung kann jedoch ebenfalls verwendet werden.
  • Das abschließende Aushärten kann vollständig erfolgen oder aus einem teilweisen Härten bestehen. Ein Gleichgewicht kann berücksichtigt werden zwischen dem Erhalten von genügend Aushärtung, um den Chip während des Entfernens vom Haftmittelfilm zu halten, und dem Vorteil der Kopolymerisation mit dem nachfolgenden Dielektrikum, das auf die andere Seite der Tafel aufgebracht wird. Der Prozess erfordert ungefähr 150°C für ungefähr 1 Stunde, um einen guten Aushärtungsgrad zu erhalten. Wenn eine wärmelösbare Folie mit einem geringfügig höheren Wert, zum Beispiel 160 bis 175°C, gewählt wird, kann die Trennung der Folie von der Haftmittelträgerfolie im Aushärtungszyklus ausgeführt werden, indem die Temperatur am Ende des Aushärtungszyklus erhöht wird.
  • Die Folie wird dann von der Haftmittelfolie entfernt, und das dielektrische Material wird auf der Rückseite aufgebracht. In den meisten Fällen ist es nicht notwendig, die Tafel wieder auf einer Trägerfolie zu montieren, in Fällen, in denen das Material sehr zerbrechlich ist, kann die bearbeitete Seite jedoch auf einer Trägerfolie montiert werden. Die zweite Seite wird auf genau dieselbe Weise bearbeitet wie die erste Seite. Der Vorteil, eine Aushärtung der Aufbringung auf der ersten Seite nicht vollständig abzuschließen, liegt darin, dass die zweite Aufbringung die Gelegenheit hat, bis zu einem gewissen Maß zu kopolymerisieren, wo es auf das Material der ersten Aufbringung um den Chiprand trifft.
  • 8a veranschaulicht eine perspektivische Ansicht der dielektrischen Kernschicht 140 nach der Aufbringung einer ersten leitfähigen Schicht 160 auf der oberen Oberfläche 142 der dielektrischen Kernschicht 140, und 8b veranschaulicht eine perspektivische Ansicht einer zweiten leitfähigen Schicht 161 auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140.
  • Die erste leitfähige Schicht 160 ist in Regionen der ersten Hauptoberfläche 156 des Halbleiterchips 154 und in Regionen der oberen Oberfläche 142 der dielektrischen Kernschicht 140 zwischen Abschnitten der ersten dielektrischen Schicht 158 angeordnet. Die erste leitfähige Schicht 160 ist zudem an den Seitenwänden der Spalte 146 und Seitenwänden der Durchkontaktierung 147 angeordnet. Die zweite leitfähige Schicht 161 ist in Regionen der zweiten Hauptoberfläche 157 des Halbleiterchips 154 und in Abschnitten der unteren Oberfläche 144 zwischen Abschnitten der zweiten leitfähigen Schicht 161 angeordnet. Die leitfähigen Schichten 160, 161 können Kupfer einschließen, das unter Verwendung eines Galvanisierungsprozesses abgeschieden wird.
  • Diese erste Kupferabscheidung kann verwendet werden, um die ausgesparten Bereiche in Hinblick auf den umgebenden Folienabschnitt und die dielektrischen Oberflächen einzuebnen. Der Bereich der Halbleiterchip-Oberfläche kann jedoch geringfügig höher hervorstehen als die umgebenden Bereiche, um dazu beizutragen, eine gute Wärmekopplung mit dem Chip bereitzustellen, wenn die Wärmesenke oder der Wärmeverteiler an die Baugruppe gebondet wird. Die Bereiche der Durchgangsverbindungen, wie die Spalte 146 und die Durchkontaktierung 147, empfangen die erste Beschichtungsschicht. Während die Spalte 146 und die Durchkontaktierung 147 viel tiefer sind als die Höhendifferenz zwischen der dielektrischen Schicht und dem Halbleiterchip und nicht vollständig eingeebnet werden können, hilft es dabei, die Planheit zu verbessern, und hilft zudem dabei, den elektrischen Widerstand zu verringern.
  • 9a veranschaulicht eine auf der oberen Oberfläche 142 der dielektrischen Kernschicht 140 angeordnete zweite leitfähige Schicht 162, und 9b veranschaulicht eine auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordnete zweite leitfähige Schicht 163.
  • Die zweite leitfähige Schicht 162 wird über der ersten leitfähigen Schicht 160 und über der ersten dielektrischen Schicht 158 aufgebracht und besitzt eine Form derart, dass die Source-Elektrode des Halbleiterchips 154 elektrisch mit dem in den Spalten 146 angeordneten leitfähigen Material und mit dem Abschnitt des Metalls 149, das die Spalte 146 umgibt, gekoppelt ist. Ein weiterer Abschnitt der zweiten leitfähigen Schicht 162 erstreckt sich zwischen der Steuerelektrode 155 und der Durchkontaktierung 147. Der Abschnitt 151 der metallischen Folie ist zudem durch einen Abschnitt der zweiten leitfähigen Schicht 162 bedeckt.
  • Die auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordnete zweite leitfähige Schicht 163 schließt einen ersten Abschnitt 164 ein, der sich von der zweiten Stromelektrode 148 zu einem ersten peripheren Rand erstreckt und vier Kontaktfelder 165 am peripheren Rand einschließt. Die zweite leitfähige Schicht 163 schließt einen zweiten Abschnitt 166, der unterhalb der Spalte 146 angeordnet ist und elektrisch mit der ersten Stromelektrode 154 gekoppelt ist, und einen dritten Abschnitt 167 ein, der unterhalb der Durchkontaktierung 147 angeordnet ist und elektrisch mit der Steuerelektrode 155 gekoppelt ist. Die Abschnitte 168, 167 sind am gegenüberliegenden peripheren Rand der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordnet und stellen vier Kontaktfelder 165 bereit. Die leitfähigen Schichten 162, 163 schließen Kupfer ein, das unter Verwendung eines Galvanisierungsprozesses abgeschieden wird.
  • Diese zweite Kupferabscheidung erzeugt die Verbindung mit den Chipkontakten auf der oberen Oberfläche der Baugruppe. Die oberen Kontakte mit dem Chip sind mit den unteren Kontaktfeldern verbunden. Die Spalte 146 und die Durchkontaktierung 147 nehmen Kupfer auf, das die Planheit über die Chipoberfläche hinweg aufrecht erhält, die durch die erste Beschichtungsstufe erzeugt wurde, und welches das Kupfer in den Verbindungsöffnungen, d.h. in den Spalten 146 und der Durchkontaktierung 147, weiter verdickt.
  • Auf der Unterseite der Baugruppe werden die endgültigen Kundenkontakte erzeugt, in diesem Fall die vier Kontaktfelder für die Gate- und die Source-Verbindungen und auch der Kopfbereich für die Drain-Verbindung. Die Anordnung der Kontaktfelder kann dem Leadframe-Layout eines JEDEC-Packungsumrisses, wie einer SSO8-Packung, entsprechen.
  • 10a veranschaulicht eine auf der oberen Oberfläche 142 der dielektrischen Kernschicht 140 angeordnete zweite dielektrische Schicht 169, und 10b veranschaulicht eine auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordnete zweite dielektrische Schicht 170.
  • Die zweite dielektrische Schicht 169 ist zwischen Abschnitten der zweiten leitfähigen Schicht 162 auf der oberen Oberfläche 142 der dielektrischen Kernschicht angeordnet, und die zweite dielektrische Schicht 170 ist zwischen Abschnitten der zweiten leitfähigen Schicht 163 angeordnet, die auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordnet sind. Die zweiten dielektrischen Schichten 169, 170 können als Einebnungsschichten verwendet werden. In manchen Ausführungsformen können die auf der unteren Oberfläche 144 der dielektrischen Kernschicht 140 angeordneten Kontaktfelder 165, 168 über die leitfähigen Abschnitte 166, 167, 163 angehoben werden.
  • Dielektrisches Material wird wiederum aufgebracht, um die Baugruppe einzuebnen. Auf der oberen Oberfläche der Baugruppe sind die Lücken zwischen Bahnen gefüllt, und die Öffnungen für die Verbindungen, d.h. die Spalte 146 und die Durchkontaktierung 147, sind gefüllt. Auf der unteren Oberfläche der Baugruppe füllt das Dielektrikum die Bereiche zwischen den Kontaktfeldern 165, was die untere Oberfläche im Wesentlichen plan macht.
  • 10a und 10b veranschaulichen die elektronische Komponente in einer Form, in der sie in Anwendungen verwendet werden kann. In manchen Ausführungsformen kann es wünschenswert sein, eine zusätzliche Wärmesenke bereitzustellen, die direkt auf der elektronischen Komponente montiert ist. Dies kann erfolgen, indem eine Schicht von Haftmittel 171 auf die obere Oberfläche 142 aufgebracht wird, wie in 11 veranschaulicht, und ein wärmeleitfähige Schicht 172 am Haftmittel angebracht wird, wie in 12 veranschaulicht. Die wärmeleitfähige Schicht 172 kann im Wesentlichen plan sein und eine Form der seitlichen Fläche besitzen, die der seitlichen Fläche der elektronischen Komponenten entspricht. Die wärmeleitfähige Schicht 172 stellt eine Wärmeabfuhrschicht bereit und kann ein Metall, wie Kupfer oder Aluminium, enthalten, das eine im Wesentlichen isotrope Wärmeleitfähigkeit aufweist.
  • Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „untere“, „über“, „obere“ und Ähnlich werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Ausdrücke sollen zusätzlich zu verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, verschiedene Ausrichtungen der Einheit umfassen.
  • Ferner werden Ausdrücke wie „erstes“, „zweites“ und Ähnlich auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht einschränkend beabsichtigt. In der gesamten Beschreibung sind gleiche Elemente mit gleichen Begriffen bezeichnet.
  • Die Ausdrücke „aufweisen“, „besitzen“, „enthalten“, „einschließen“, „umfassen“ und Ähnlich sind offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, sofern der Kontext nicht eindeutig etwas anderes angibt.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht speziell etwas anderes vermerkt ist.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird es für den Fachmann ersichtlich sein, dass eine Vielfalt von alternativen und/oder äquivalenten Implementierungen anstelle der gezeigten und beschriebenen spezifischen Ausführungsformen eingesetzt werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hierin erläuterten spezifischen Ausführungsformen abdecken. Die vorliegende Erfindung soll daher nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (20)

  1. Elektronische Komponente, umfassend: eine dielektrische Kernschicht; ein oder Halbleiterchip, der eine erste Hauptoberfläche, eine auf der ersten Hauptoberfläche angeordnete erste Elektrode und eine zweite Hauptoberfläche umfasst, die der ersten Hauptoberfläche gegenüberliegt, wobei der Halbleiterchip in der dielektrischen Kernschicht eingebettet ist; einen oder mehrere Spalte, die innerhalb der dielektrischen Kernschicht zum Halbleiterchip benachbart angeordnet sind, und eine Umverteilungsstruktur, welche die erste Elektrode elektrisch mit einem Komponentenkontaktfeld koppelt, das zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordnet ist, wobei ein Abschnitt der Umverteilungsstruktur an Seitenwänden des Spalts angeordnet ist.
  2. Elektronische Komponente nach Anspruch 1, wobei der Spalt eine Länge ls und eine Breite ws besitzt, wobei 2 ws ≤ ls ≤ 20 ws.
  3. Elektronische Komponente nach Anspruch 1 oder Anspruch 2, wobei der Spalt auf einer Seite durch eine Metallfolie bedeckt ist.
  4. Elektronische Komponente nach Anspruch 3, wobei die Metallfolie einen Boden des Spalts ausbildet und leitfähiges Material auf zumindest Seitenwänden und auf dem Boden des Spalts angeordnet ist.
  5. Elektronische Komponente nach einem der Ansprüche 1 bis 4, wobei sich der Spalt im Wesentlichen parallel zu einer Seitenfläche des Halbleiterchips erstreckt.
  6. Elektronische Komponente nach einem der Ansprüche 1 bis 5, wobei zwei oder mehr Spalte im Wesentlichen parallel zueinander angeordnet sind.
  7. Elektronische Komponente nach einem der Ansprüche 1 bis 6, wobei leitfähiges Material in den zwei oder mehr Spalten angeordnet ist und die erste Elektrode elektrisch mit dem ersten Kontaktfeld koppelt.
  8. Elektronische Komponente nach einem der Ansprüche 1 bis 7, wobei die Umverteilungsstruktur ferner eine metallische Folie umfasst, die auf zumindest eine Oberfläche der dielektrischen Kernschicht auflaminiert ist.
  9. Elektronische Komponente nach einem der Ansprüche 1 bis 8, wobei es sich bei der ersten Elektrode um eine erste Stromelektrode handelt und der Halbleiterchip ferner eine auf der zweiten Hauptoberfläche angeordnete zweite Stromelektrode und eine Steuerelektrode umfasst.
  10. Elektronische Komponente nach einem der Ansprüche 1 bis 9, wobei die Umverteilungsstruktur ferner eine leitfähige Durchkontaktierung in der dielektrischen Kernschicht umfasst, die mit der Steuerelektrode des Halbleiterchips und einem zweiten Komponentenkontaktfeld gekoppelt ist, das zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordnet ist.
  11. Elektronische Komponente nach Anspruch 10, wobei die Steuerelektrode auf der ersten Hauptoberfläche des Halbleiterchips angeordnet ist.
  12. Elektronische Komponente nach Anspruch 10 oder Anspruch 11, wobei ein drittes Komponentenkontaktfeld auf der zweiten Stromelektrode und zum ersten Komponentenkontaktfeld benachbart angeordnet ist.
  13. Elektronische Komponente nach Anspruch 12, wobei das erste Komponentenkontaktfeld und das zweite Komponentenkontaktfeld und das dritte Komponentenkontaktfeld auf einer ersten Seite der dielektrischen Kernschicht angeordnet sind.
  14. Elektronische Komponente nach Anspruch 13, ferner umfassend eine auf der ersten Seite der dielektrischen Kernschicht zwischen dem ersten Komponentenkontaktfeld und dem zweiten Komponentenkontaktfeld angeordnete Isolierschicht.
  15. Elektronische Komponente nach einem der Ansprüche 1 bis 14, wobei ein Abschnitt der Umverteilungsstruktur auf einer zweiten Seite der dielektrischen Kernschicht angeordnet ist und das Komponentenkontaktfeld auf einer ersten Seite der dielektrischen Kernschicht angeordnet ist.
  16. Elektronische Komponente nach einem der Ansprüche 1 bis 15, wobei die dielektrische Kernschicht eine Stärke zwischen 25 µm und 500 µm besitzt.
  17. Elektronische Komponente nach einem der Ansprüche 1 bis 16, wobei der Halbleiterchip eine schaltende Einheit umfasst, die einen vertikalen Driftweg umfasst.
  18. Verfahren, umfassend: Einbetten von einem oder Halbleiterchip in eine dielektrische Kernschicht, wobei der Halbleiterchip eine erste Hauptoberfläche, eine auf der ersten Hauptoberfläche angeordnete erste Elektrode und eine zweite Hauptoberfläche umfasst, die der ersten Hauptoberfläche gegenüberliegt, Anordnen eines Abschnitts einer Umverteilungsstruktur an Seitenwänden von einem oder mehreren Spalten, die innerhalb der dielektrischen Kernschicht zum Halbleiterchip benachbart angeordnet sind, und elektrisches Koppeln der ersten Elektrode mit einem Komponentenkontaktfeld, das zur zweiten Hauptoberfläche des Halbleiterchips benachbart angeordnet ist.
  19. Verfahren nach Anspruch 18, wobei das Anordnen eines Abschnitts der Umverteilungsstruktur ein Anordnen von leitfähigem Material an den Seitenwänden und auf einem Boden des Spalts umfasst, wobei der Boden durch eine Metallfolie ausgebildet wird, die den Spalt bedeckt.
  20. Elektronische Komponente, umfassend: ein Mittel zum elektrischen Koppeln einer auf einer ersten Hauptoberfläche eines in eine dielektrische Kernschicht eingebetteten Halbleiterchips angeordneten ersten Elektrode mit einem zu einer zweiten Hauptoberfläche des Halbleiterchips benachbart angeordneten Komponentenkontaktfeld, wobei ein Abschnitt des Mittels zum elektrischen Koppeln an Seitenwänden eines oder mehrerer innerhalb der dielektrischen Kernschicht und zum Halbleiterchip benachbart angeordneter Spalte angeordnet ist.
DE102015110530.6A 2014-07-07 2015-06-30 Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche Pending DE102015110530A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,642 2014-07-07
US14/324,642 US9418925B2 (en) 2014-07-07 2014-07-07 Electronic component and method for electrically coupling a semiconductor die to a contact pad

Publications (1)

Publication Number Publication Date
DE102015110530A1 true DE102015110530A1 (de) 2016-01-07

Family

ID=54866348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110530.6A Pending DE102015110530A1 (de) 2014-07-07 2015-06-30 Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche

Country Status (3)

Country Link
US (2) US9418925B2 (de)
CN (1) CN105244328B (de)
DE (1) DE102015110530A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US9418925B2 (en) * 2014-07-07 2016-08-16 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad
US10032688B2 (en) 2014-07-07 2018-07-24 Infineon Technologies Austria Ag Electronic component and method for dissipating heat from a semiconductor die
US20160315024A1 (en) * 2015-04-21 2016-10-27 Qualcomm Incorporated Mechanical handling support for thin cores using photo-patternable material
CN107346765B (zh) * 2016-05-04 2019-11-26 通用电气公司 桥臂电路封装组件及全桥电路封装组件
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
TWI785651B (zh) * 2021-06-16 2022-12-01 先豐通訊股份有限公司 封裝結構及其製造方法、電路板及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136640A1 (en) 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
TWI220782B (en) 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
KR100524948B1 (ko) 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
TWI352406B (en) 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
TW200901409A (en) 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8062932B2 (en) 2008-12-01 2011-11-22 Alpha & Omega Semiconductor, Inc. Compact semiconductor package with integrated bypass capacitor and method
KR101194456B1 (ko) 2010-11-05 2012-10-24 삼성전기주식회사 방열기판 및 그 제조방법
US9105562B2 (en) 2011-05-09 2015-08-11 Infineon Technologies Ag Integrated circuit package and packaging methods
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US9418925B2 (en) * 2014-07-07 2016-08-16 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad

Also Published As

Publication number Publication date
CN105244328B (zh) 2018-07-10
US20160005684A1 (en) 2016-01-07
US9418925B2 (en) 2016-08-16
US9917024B2 (en) 2018-03-13
US20160322271A1 (en) 2016-11-03
CN105244328A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
DE102015110530A1 (de) Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015115999B4 (de) Elektronische Komponente
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102017105330A1 (de) Die-Einbettung
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102015100389A1 (de) Elektronisches Bauteil
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102016101698B4 (de) Elektronische Komponente und Verfahren zur Herstellung derselben
DE102015110532A1 (de) Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht
DE102013112708A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102019119118B4 (de) Halbleitergehäuse, halbleiteranordnung und verfahren zur herstellung eines halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication