DE102013208818B4 - Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls - Google Patents

Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102013208818B4
DE102013208818B4 DE102013208818.3A DE102013208818A DE102013208818B4 DE 102013208818 B4 DE102013208818 B4 DE 102013208818B4 DE 102013208818 A DE102013208818 A DE 102013208818A DE 102013208818 B4 DE102013208818 B4 DE 102013208818B4
Authority
DE
Germany
Prior art keywords
copper
die
metallization
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013208818.3A
Other languages
English (en)
Other versions
DE102013208818A1 (de
Inventor
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013208818A1 publication Critical patent/DE102013208818A1/de
Application granted granted Critical
Publication of DE102013208818B4 publication Critical patent/DE102013208818B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungshalbleitermodul, umfassend:ein elektrisch isolierendes Substrat (100);eine Kupfermetallisierung (110), die auf einer ersten Seite des Substrats (100) angeordnet ist und in einen Die-Befestigungsbereich (112) und mehrere Kontaktbereiche (114) strukturiert ist;ein Halbleiter-Die (120), das an dem Die-Befestigungsbereich (112) der Kupfermetallisierung (110) befestigt ist, das einen aktiven Bauelementbereich (122) und eine oder mehr Kupfer-Die-Metallisierungsschichten (124), die über dem aktiven Bauelementbereich (122) angeordnet sind, umfasst, wobei der aktive Bauelementbereich (122) näher an der Kupfermetallisierung (110) angeordnet ist als die eine oder mehr Kupfer-Die-Metallisierungsschichten (124), wobei die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, eine oder mehrere Kontaktflächen (126) aufweist, die sich gemeinsam über eine Majorität einer Seite des Dies (120) erstrecken, die von dem Substrat (100) weg zeigt; undeine Kupfer-Verbindungsmetallisierung (200, 300), die mit jeder der einen oder mehreren Kontaktflächen (126) des Dies (120) über eine aluminiumfreie Flächenverbindung und mit jedem entsprechenden der Kontaktbereiche (114) der Kupfermetallisierung (100) verbunden ist, wobeidie Kupfer-Verbindungsmetallisierung (200, 300) auf einer Seite eines anderen Substrats (210) angeordnet ist, die zu dem Die (120) zeigt, und mit jeder der einen oder mehreren Kontaktflächen (126) des Dies (120) über eine aluminiumfreie diffusionsgelötete oder gesinterte Verbindung verbunden ist, unddie Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit als die Kupfer-Verbindungsmetallisierung (200, 300) aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Leistungshalbleiter und insbesondere zuverlässige Flächenverbindungen für Leistungshalbleiter.
  • ALLGEMEINER STAND DER TECHNIK
  • Leistungshalbleiter-Dies werden üblicherweise an einer metallisierten Seite eines Substrats an der Rückseite des Dies durch eine gelötete, diffusionsgelötete oder gesinterte Flächenverbindung angebracht. Die elektrischen Verbindungen werden typischerweise an der dem Substrat abgewandten Seite des Dies durch Al-Drahtbonden oder Schwer-Cu-Drahtbonden hergestellt. Doppelseitige Flächenverbindungen wurden zum Beispiel in doppelseitigen Kühlbaugruppen und älteren Thyristor- und Gleichrichtermodulausgestaltungen verwendet, bei denen Metall-Clips an der Vorderseite durch Löten verbunden werden. Das Clip-Lötverfahren wird auch in einigen diskreten Niederspannungs-Leistungs-MOSFET-Gehäusen (metal-oxidesemiconductor field-effect transistor = Metalloxid-Halbleiterfeldeffekt-Transistoren) verwendet. Bei der sogenannten Planarverbindungstechnik weist die Struktur eine Isolierschicht auf den Trägern/Substraten und ein Leitermuster auf der Oberseite der Isolierschicht auf. Bei anderen doppelseitigen Flächenverbindungs-Ansätzen wird eine flexible Platte zum Bereitstellen eines Bereichskontakts mit der Vorderseite des Dies anstelle einer Drahtbondverbindung vorgesehen.
  • In jedem Fall leiden herkömmliche Flächenkontakte unter einer Diskrepanz der Wärmeausdehnung des Metalls, das mit dem Die und dem Halbleitermaterial verbunden ist. Die Diskrepanz führt zu einer thermomechanischen Belastung der Verbindungsstellenpartner und des Verbindungsbereichsmaterials. In jedem Fall verursacht eine hohe Belastung an den Enden der Kanten und Ecken der Flächenverbindungen eine Delaminierung. Bei gelöteten Bereichskontakten bricht die Lotschicht durch die Belastung während eines Aus- und Einschaltens oder einer Temperaturwechselbeanspruchung. Der Riss setzt sich innerhalb des Lots von der Kante zur Mitte fort. Bei einigen Planarverbindungstechniken wird Kupfer direkt auf der Die-Metallisierung gewachsen, die Al, AlSi oder AlCu oder AlCuSi sein kann. Eine Verbindungsbereichsmetallschicht wird üblicherweise unter der zu wachsenden Kupferschicht aufgetragen. Die Verbindungsbereichsschicht ist eher dünn und liegt im Bereich von wenigen 100 nm. Die schwache Schicht bei der Delaminierung ist die Al- oder Al-Legierungs-Die-Metallisierung. Die Risse bilden sich an den Kanten und Ecken der Al-Oberfläche und setzen sich in Richtung Mitte innerhalb der Al-Die-Metallisierungsschicht fort. In dem Falle einer gesinterten Verbindung mit der Al-Die-Metallisierung bildet sich der Riss an den Kanten und Ecken an der Oberfläche der gesinterten Schicht und setzt sich nach unten in die Al-Die-Metallisierungsschicht fort, und verbleibt in der Al-Metallisierung und setzt sich dabei in Richtung Zentrum fort. Obwohl einige herkömmliche Planarverbindungstechniken das schwache weiche Lot in dem Kontaktbereich mit dem Die behoben haben, ist die Lebenszeit dieser Strukturen durch diese Flächenverbindung aufgrund der Verwendung einer Standard-Al-Die-Metallisierung, die den schwächsten Teil in dem Flächenverbindungsbereich darstellt, eingeschränkt. Es besteht ein allgemeiner Bedarf, zuverlässige Flächenverbindungen für Leistungshalbleiter bereitzustellen.
  • Aus DE 10 2004 019 435 A1 ist ein Verfahren bekannt, bei dem auf einer Anordnung, bei der auf einer strukturierten Kupferschicht, die auf eine Kühlrippe aufgebracht und durch eine Isolationsschicht von dieser isoliert ist, ein Bauelement montiert wird. Über die strukturierte Kupferschicht und das Bauelement hinweg wird eine Schicht aus isolierendem Material aufgebracht. Oberhalb des Bauelements sowie oberhalb eines Abschnitts der strukturierten Kupferschicht werden in der Schicht aus isolierendem Material Fenster erzeugt, so dass eine auf diese Anordnung aufgebrachte Cu-Leitschicht das Bauelement und den Abschnitt der strukturierten Kupferschicht durch die Fenster hindurch kontaktiert und miteinander verbindet.
  • Die DE 10 2007 034 491 A1 beschreibt ein Modul, bei dem eine Diode und ein IGBT zwischen zwei DCB-Substrate montiert sind. Dabei weist jedes der DCB-Substrate auf seiner der Diode und dem IGBT zugewandten Seite eine Kupfermetallisierung auf, an die die Diode und der IGBT gelötet sind.
  • Die DE 10 2009 029 577 B3 offenbart ein Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls. Hierbei werden ein Leistungshalbleiterchip mittels einer Diffusionslotschicht mit einem Substrat und das Substrat mittels einer Silbersinterschicht mit einer Bodenplatte verbunden. Danach wird ein Bondelement auf die obere Chipmetallisierung gebondet. Um die vorgesehene Bondstelle während der Herstellung der Diffusionsschicht und der Silbersinterschicht vor Oxidation zu schützen, wird zumindest im Bereich der vorgesehenen Bondstelle eine Oxidationsschutzschicht auf die obere Chipmetallisierung aufgebracht.
  • KURZDARSTELLUNG
  • Die hierin beschriebenen Ausführungsformen stellen eine Al-freie Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung bereit, die die letzte Kupfermetallisierungsschicht des Dies mit einer gemusterten Kupfermetallisierung, die auf einem elektrisch isolierenden Substrat angeordnet ist, elektrisch verbindet. Wie hierin verwendet, bezieht sich der Ausdruck „Kupfer“ auf reines Kupfer oder Kupferlegierungen wie Metalllegierungen, die Kupfer als Hauptbestandteil aufweisen. Die Kupferverbindungsmetallisierung kann zum Beispiel Teil eines anderen Substrats, einer Planarverbindungsstruktur, einer flexiblen oder steifen Platte oder eines Clips sein, der mit der letzten Kupfermetallisierungsschicht des Dies eine Al-freie Flächenverbindung bildet.
  • Gemäß einer Ausführungsform eines Leistungshalbleitermoduls umfasst das Modul ein elektrisch isolierendes Substrat, eine Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet ist und zu einem Die-Befestigungsbereich und mehreren Kontaktbereichen ausgestaltet ist, und ein Halbleiter-Die, das an dem Die-Befestigungsbereich der Kupfermetallisierung befestigt ist, wobei das Die einen aktiven Bauelementbereich und einen oder mehr Kupfer-Die-Metallisierungsschichten aufweist, die über dem aktiven Bauelementbereich angeordnet sind. Der aktive Bauelementbereich ist näher an der Kupfermetallisierung angeordnet als die eine oder mehr Kupfer-Die-Metallisierungsschichten. Die Kupfer-Die-Metallisierungsschicht, die am weitesten von dem aktiven Bauelementbereich angeordnet ist, weist eine oder mehrere Kontaktflächen auf, die sich gemeinsam über eine Majorität einer dem Substrat abgewandten Seite des Dies erstrecken. Das Modul umfasst ferner eine Kupferverbindungsmetallisierung, die mit jeder der einen oder mehreren Kontaktflächen des Dies über eine aluminiumfreie Flächenverbindung und mit jedem entsprechenden der Kontaktbereiche der Kupfermetallisierung verbunden ist. Die Kupfer-Verbindungsmetallisierung ist auf einer dem Die zugewandten Seite eines anderen Substrats angeordnet und mit jeder der einen oder mehreren Kontaktflächen des Dies über eine aluminiumfreie, diffusionsgelötete oder gesinterte Verbindung verbunden. Die Kupfer-Die-Metallisierungsschicht, die am weitesten von dem aktiven Bauelementbereich beabstandet ist, weist die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit auf als die Kupfer-Verbindungsmetallisierung.
  • Gemäß einer Ausführungsform des Verfahrens für den Zusammenbau eines Leistungshalbleitermoduls umfasst das Verfahren Folgendes: Bereitstellen eines elektrisch isolierenden Substrats und einer Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet wird und zu einem Die-Befestigungsbereich und mehr Kontaktbereichen ausgestaltet wird; Befestigen eines Halbleiter-Dies an dem Die-Befestigungsbereich der Kupfermetallisierung, wobei das Die einen aktiven Bauelementbereich und eine oder mehr Kupfer-Die-Metallisierungsschichten umfasst, die über dem aktiven Bauelementbereich angeordnet sind, wobei der aktive Bauelementbereich näher an der Kupfermetallisierung angeordnet ist als die eine oder mehr Kupfer-Die-Metallisierungsschichten, wobei die Kupfer-Die-Metallisierungsschicht, die am weitesten von dem aktiven Bauelementbereich angeordnet ist, eine oder mehrere Kontaktflächen aufweist, die sich gemeinsam über eine Majorität einer dem Substrat abgewandten Seite des Dies erstrecken; und Verbinden einer Kupferverbindungsmetallisierung mit der einen oder den mehreren Kontaktflächen des Dies über eine aluminiumfreie Flächenverbindung und mit jedem der entsprechenden Kontaktbereiche der Kupfermetallisierung. Die Kupfer-Verbindungsmetallisierung ist auf einer dem Die zugewandten Seite eines anderen Substrates angeordnet und mit der einen oder den mehreren Kontaktflächen des Dies über eine aluminiumfreie, diffusionsgelötete oder gesinterte Verbindung verbunden. Die Kupfer-Die-Metallisierungsschicht, die am weitesten von dem aktiven Bauelementbereich beabstandet ist, weist die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit auf als die Kupfer-Verbindungsmetallisierung
  • Der Fachmann wird nach Lesen der folgenden ausführlichen Beschreibung und nach Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, wobei der Schwerpunkt stattdessen auf der Erläuterung der Prinzipien der vorliegenden Erfindung liegt. Darüber hinaus bezeichnen in den Figuren ähnliche Bezugszeichen entsprechende Teile. Es zeigen:
    • 1 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung, die als Teil einer Planarverbindungsstruktur implementiert ist,
    • 2A bis 2E Querschnittsansichten des Leistungsmoduls aus 1 während unterschiedlicher Prozessschritte eines Verfahrens zum Herstellen des Moduls,
    • 3 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung, die als Teil einer Planarverbindungsstruktur implementiert ist,
    • 4 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung, die als Teil eines Substrats implementiert ist,
    • 5 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung, die als Teil einer flexiblen Platte implementiert ist,
    • 6 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Flächenverbindung zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiter-Dies und einer Kupferverbindungsmetallisierung, die als Teil eines Clips implementiert ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 zeigt als erläuterndes Beispiel ein Leistungsmodul, das ein elektrisch isolierendes Substrat 100, eine Kupfermetallisierung 110, die auf einer ersten Seite 102 des Substrats 100 angeordnet ist und zu einem Die-Befestigungsbereich 112 und mehr Kontaktbereichen 114 ausgestaltet ist, und Halbleiter-Die 120 aufweist, das an dem Die-Befestigungsbereich 112 der Kupfermetallisierung 110 befestigt ist. Zur leichteren Darstellung ist ein einzelnes Die 120 in 1 dargestellt, jedoch kann das Leistungsmodul mehr als ein Die 120 zum Bilden von zum Beispiel einer Leistungsschaltung aufweisen. Die gegenüberliegende zweite Seite 104 des Substrats 100 kann auch eine Kupfermetallisierung 130 sein, die darauf zur Befestigung von beispielsweise einem Kühlkörper (nicht dargestellt) angeordnet ist. Das Substrat 100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite 110 sein, das/der elektrische Verbindungen mit dem Die 120 bildet. Zum Beispiel kann das Substrat 100 ein (direct copper bonded) DCB-Substrat, ein (aktiv hartgelötetes) AMB-Substrat, eine Platte wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein.
  • In jedem Fall weist das Halbleiter-Die 120 einen aktiven Bauelementbereich 122 und eine oder mehr Kupfer-Die-Metallisierungsschichten 124 auf, die über dem aktiven Bauelementbereich 122 angeordnet sind. Der aktive Bauelementbereich 122 ist näher an der Kupfermetallisierung 110 auf dem Substrat 100 angeordnet als die eine oder mehr Kupfer-Die-Metallisierungsschichten 124. Die Kupfer-Die-Metallisierungsschicht 124, die am weitesten von dem aktiven Bauelementbereich 122 beabstandet ist, und die hierin auch als letzte Kupfer-Die-Metallisierungsschicht bezeichnet wird, weist eine oder mehr Kontaktflächen 126 auf, die sich gemeinsam über eine Majorität einer dem Substrat 100 abgewandten Seite 121 des Dies 120 erstrecken. Eine dünne Verbindungsbereichsmetallisierung 140 mit einer Dicke von weniger als 3 µm, z. B. einige wenige 100 nm, kann zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und dem Halbleitermaterial des Dies 120 bereitgestellt sein um Haftfestigkeit zu erreichen und eine Barriere gegen Cu-Diffusion in das Halbleitermaterial zu bilden. Zum Beispiel kann Titannitrid (TiN), Tantalnitrid (TaN) oder Titanzirkoniumnitrid (TiZrN) als Cu-Diffusionsbarriere dienen. In einer Ausführungsform wird jedes dünne Verbindungsbereichsmetall 140 bereitgestellt, bevor die letzte Kupfer-Die-Metallisierungsschicht 124 gebildet wird. Daher weist die Kontaktfläche 126, die durch die letzte Kupfer-Die-Metallisierungsschicht 124 bereitgestellt wird, die mechanische Festigkeit von Cu in der gesamten Kontaktbereichsstruktur auf. Optionale Verbindungsbereichs- oder Barrieremetalle 140 werden so gewählt, dass sie eine höhere mechanische Festigkeit als die letzte Kupfer-Die-Metallisierungsschicht 124 zum Aufrechterhalten der leistungsstarken Verbindungsstellenintegrität des Leistungsmoduls aufweisen.
  • Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung 150 auf, die mit jeder Cu-Kontaktfläche 126 des Dies 120 über eine aluminiumfreie Flächenverbindung und mit jedem Kontaktbereich 114 der Kupfermetallisierung 110 auf dem Substrat 100 verbunden ist. Das Die 120 kann ein Leistungstransistor wie ein Leistungs-MOSFET, ein IGBT (Insulated Gate Bipolar Transistor) oder JFET (Junction Field Effect Transistor) sein und daher einen Sourcekontakt aufweisen, die mit dem Die-Befestigungsbereich 112 der Substratkupfermetallisierung 110 verbunden ist. Jedes Leistungshalbleitermaterial, wie z. B. Silizium, SiC, GaN usw. kann verwendet werden. Ebenfalls können laterale Leistungsbauelemente wie ein Leistungs-HEMT (High Electron Mobility Transistor) in der GaN-Technologie verwendet werden. Solche Bauelemente würden drei Kupferverbindungen an der Oberseite aufweisen, zum Beispiel Source-, Drain- und Gate Kontrollklemmen. Die Kontrollklemmen sind auf die gleiche Weise verbunden. In einem anderen Beispiel kann die letzte Kupfer-Die-Metallisierungsschicht 124 an der gegenüberliegenden Seite 121 des Dies 120 zu einer Leistungs-(Drain)- Kontaktfläche 126 und zu einer Eingangs-(Gate)-Kontaktfläche 126' ausgestaltet sein, wobei der Source-Kontakt mit dem Die-Befestigungsbereich 112 der Substratkupfermetallisierung 110 verbunden ist. In anderen Ausführungsformen kann das Die 120 eine Leistungsdiode sein, wobei die Anode (Kathode) mit dem Die-Befestigungsbereich 112 auf dem Substrat 100 verbunden ist und die letzte Kupfer-Die-Metallisierungsschicht 124 die Kathoden-(Anoden)- Kontaktfläche bildet.
  • In jedem Fall werden die elektrischen Verbindungen für jede Kontaktfläche 126 hergestellt, der zu der letzten Kupfer-Die-Metallisierungsschicht 124 durch die entsprechenden Flächenverbindungen mit der Kupferverbindungsmetallisierung 150 ausgestaltet ist. Zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 150 werden keine Bonddrähte verwendet. Jede Flächenverbindung zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 150 ist Al-frei, d. h., die Flächenverbindungen enthalten kein Al oder eine Al-Legierung. Durch das Ausschließen von Al aus diesen Flächenverbindungen wird die Verbindungszuverlässigkeit bei der Verwendung von Cu für die Die-Metallisierung 124 anstelle von Al verbessert. Cu ist härter als Al und beseitigt daher oder reduziert zumindest die Rissfortsetzung aus der Flächenverbindung in die Die-Metallisierung 124, wenn Al von den Flächenverbindungen ausgeschlossen wird.
  • In der in 1 dargestellten Ausführungsform ist die Kupferverbindungsmetallisierung 150 Teil einer Planarverbindungsstruktur, die auch eine Isolierschicht 160 aufweist, die anpassbar auf dem Substrat 100, der Kupfermetallisierung 110 auf dem Substrat 100 und den lateralen Seiten 123 und dem Umfang 125 der dem Substrat 100 abgewandten Seite 121 des Dies 120 angeordnet ist. Die Isolierschicht 160 weist eine Öffnung 162 über jedem Kontaktbereich 114 der Kupfermetallisierung 110 auf, die auf dem Substrat 100 angeordnet ist, sodass die Kupferverbindungsmetallisierung 150 mit den Kontaktbereichen 114 über die entsprechenden Öffnungen 162 in der Isolierschicht 160 verbunden werden kann (einige Öffnungen sind in 1 nicht zu sehen). Die Kupferverbindungsmetallisierung 150 ist auf der Isolierschicht 160 gebildet und passt sich an eine Oberflächentopografie der Isolierschicht 160 und des Dies 120 an.
  • 2A bis 2E zeigen in einem erläuternden Beispiel ein Verfahren zum Herstellen des Leistungsmoduls aus 1. Das Die 120 ist an der Kupfermetallisierung 110 des Substrats 100 mit der letzten Kupfer-Die-Metallisierungsschicht 124 befestigt, die, nachdem sie wie in 2A befestigt wurde, dem Substrat 100 abgewandt ist. Die anpassbare Isolierschicht 160 wird dann auf dem Substrat 100, der Kupfermetallisierung 110 auf dem Substrat 100 und den lateralen Seiten 123 und dem Umfang 125 der dem Substrat 100 abgewandten Seite 121 des Dies 120 gebildet, wie in 2B dargestellt. Hierbei überlappt die Isolierschicht 160 nicht mehr als 5 µm der oberen (freiliegenden) Seite 127 der letzten Kupfer-Die-Metallisierungsschicht 124. Über jedem Kontaktbereich 114 der Substratkupfermetallisierung 110 ist eine Öffnung 162 durch die Isolierschicht 160 gebildet, wie in 2C dargestellt (einige Öffnungen sind in 2C nicht zu sehen). Beispielsweise kann die Isolierschicht 160 über die gesamte Struktur laminiert und dann in bestimmten Bereichen geöffnet sein. Die Kupferverbindungsmetallisierung 150 wird dann auf der Isolierschicht 160 und der letzten Kupfermetallisierungsschicht 124 des Dies 120 gebildet, sodass die Kupferverbindungsmetallisierung 150 an eine Oberflächentopografie der Isolierschicht 160 und des Dies 120 angepasst werden kann und mit jedem verfügbaren Kontaktbereich 114 der Substratkupfermetallisierung 110 durch die entsprechende Öffnung 162 in der Isolierschicht 160 verbunden ist.
  • Die Kupferverbindungsmetallisierung 152 kann durch Bilden einer dünnen Kupferziehkeimschicht 152 auf der Isolierschicht 160 und der letzten Kupfer-Die-Metallisierungsschicht, wie in 2D dargestellt, hergestellt werden. Eine dickere Schicht aus Kupfer 154 wird dann galvanisch auf der Dünnkeimschicht 152 gewachsen, wie in 2E dargestellt, um die Kupferverbindungsmetallisierung 150 zu erzeugen. Bevor die dicke Kupferschicht 154 galvanisch gewachsen wird, kann eine Fotolithografieschicht (nicht dargestellt) aufgetragen und strukturiert werden, um das dicke Kupfer 154 gemäß der Schaltungsstruktur zu wachsen. Nach dem Aufwachsen des dicken Kupfers 154 wird die Fotolithografieschicht entfernt und die Keimschicht 152 aus den Rillen durch kurzes Ätzen aller Kupferschichten weggeätzt. Die Kupferverbindungsmetallisierung 150 wird mit der gesamten Seite der Cu- Kontaktfläche 126 des Dies 120 verbunden, die dem Substrat 100 gemäß dieser Ausführungsform abgewandt ist, weil die Isolierschicht 160 die obere (freigelegte) Seite 127 der letzten Kupfer-Die-Metallisierungsschicht 124 überlappt. Daher kann die Cu-Kontaktfläche 126 des Dies 120 sehr dünn sein, z. B. 1 um oder darunter.
  • 3 zeigt ein anderes erläuterndes Beispiel eines Leistungsmoduls, das dem von 1 gleicht, bei dem jedoch die Isolierschicht 160 der Planarverbindungsstruktur auf den lateralen Seiten 131 und mindestens in einem 10-pm-Umfang 131 der Kontaktfläche 126 des Dies 120 angeordnet ist. Auf diese Weise ist die Kupferverbindungsmetallisierung 150 mit der gesamten, dem Substrat 100 abgewandten Seite 127 der Cu-Kontaktfläche 126 des Dies 120 verbunden, mit Ausnahme des Umfangs 133 der Kontaktfläche 126. diesem Aufbau weist die letzte Kupfer-Die-Metallisierungsschicht 124 eine Dicke von mindestens 10 µm auf.
  • Im Allgemeinen kann die Dicke der letzten Kupfer-Die-Metallisierungsschicht 124 zwischen 1 µm oder weniger bis 50 µm und die Dicke der Kupferverbindungsmetallisierung 150 zwischen 20 µm bis 300 µm betragen, wenn die Kupferverbindungsmetallisierung 150 Teil einer Planarverbindungsstruktur ist, wie in 1 bis 3 dargestellt.
  • 4 zeigt eine Ausführungsform eines Leistungsmoduls, das ein elektrisch isolierendes Substrat 100, eine Kupfermetallisierung 110, die auf einer ersten Seite 102 des Substrats 100 angeordnet ist und zu einem Die-Befestigungsbereich 112 und mehr Kontaktbereichen 114 ausgestaltet ist, und ein Halbleiter-Die 120 aufweist, das an dem Die-Befestigungsbereich 112 der Substratkupfermetallisierung 110 befestigt ist. Die gegenüberliegende zweite Seite 104 des Substrats 100 kann auch metallisiert 130 sein, zum Beispiel für die Befestigung an einem Kühlkörper. Das Substrat 100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite sein, das/der elektrische Verbindungen mit dem Die bildet. Zum Beispiel kann das Substrat 100 ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein, wie zuvor beschrieben. Das Halbleiter-Die 120 weist einen aktiven Bauelementbereich 122 und eine oder mehr Kupfer-Die-Metallisierungsschichten 124 auf, die über dem aktiven Bauelementbereich 122 angeordnet sind, wie ebenfalls bereits zuvor beschrieben.
  • Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung 200 auf, die mit jeder Kontaktfläche 126 der letzten Kupfer-Die-Metallisierungsschicht 124 über eine aluminiumfreie Flächenverbindung und mit jedem entsprechenden Kontaktbereich 114 der Substratkupfermetallisierung 110 verbunden ist. Die elektrischen Verbindungen werden für jede Kontaktfläche 126 hergestellt, die in die letzte Kupfer-Die-Metallisierungsschicht 124 durch die entsprechenden Flächenverbindungen mit der Kupferverbindungsmetallisierung 200 gemustert ist. Zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 200 werden keine Bonddrähte verwendet. Die Flächenverbindungen zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 200 sind wie zuvor hierin beschrieben Al-frei. Die Kupferverbindungsmetallisierung 200 ist auf einer 212-Seite eines anderen Substrats 210 angeordnet, das gemäß dieser Ausführungsform zu dem Die 120 zeigt. Das andere Substrat 210 kann ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein. Die Kupferverbindungsmetallisierung 200, die auf dem anderen Substrat 210 angeordnet ist, wird mit jedem entsprechenden Kontaktbereich 114 der Substratkupfermetallisierung 110 durch ein entsprechendes Kupfer-Via 220 verbunden, das mit dem Substratkontaktbereich 114 an einem ersten Ende diffusionsgelötet oder gesintert 222 ist und/oder mit der Kupferverbindungsmetallisierung 200 an einem gegenüberliegenden zweiten Ende diffusionsgelötet oder gesintert 224 ist.
  • Die Kupferverbindungsmetallisierung 200 ist mit der letzten Kupfer-Die-Metallisierungsschicht 124 über einen aluminiumfreien, diffusionsgelöteten oder gesinterten Verbindungsbereich 230 verbunden. Für diffusionsgelötete Verbindungen kann Rohkupfer oder Ag-galvanisiertes Kupfer verwendet werden, um den Verbindungsbereich 230 zu bilden. Bei gesinterten Verbindungen kann eine galvanisierte Ag-Schicht oder Ni/Au- oder Ni/Pd-Schicht zum Bilden des Verbindungsbereichs 230 verwendet werden. In einer solchen gesinterten Struktur ist die schwächste Schicht die gesinterte Silberschicht 230. Daher kann das Sinterverfahren derart durchgeführt werden, dass die Porosität geringer als 12 % innerhalb der gesinterten Schicht 230 beträgt. Obwohl die Festigkeit des diffusionsgelöteten oder gesinterten Verbindungsbereichs 230 geringer ist als die von Rohkupfer, wird dies bedeutend durch das Weglassen von Al oder Al-Legierung aus der Flächenverbindung verbessert.
  • Die Kupferverbindungsmetallisierung 200 ist mit der gesamten Seite 127 jeder entsprechenden Cu-Kontaktfläche 126 des Dies 120 verbunden, mit Ausnahme von mindestens einem 10-pm-Außenumfang 133 der Kontaktfläche 126. Daher weist die Kupferverbindungsmetallisierung 200 einigen Abstand (Beabstandung) zu der Kante der Cu-Kontaktfläche 126 des Dies 120 auf. Die Beabstandung berücksichtigt die Abmessungstoleranzen im Zusammenhang mit der Anordnung des zweiten Substrats 210 auf dem ersten Substrat 100 und damit deren Diskrepanz. Die andere Seite des zusätzlichen Substrats 210 kann auch metallisiert 240 sein. Die Dicke der letzten Kupfer-Die-Metallisierungsschicht 124 kann zwischen 5 µm oder weniger bis 50 µm und die Dicke der Kupferverbindungsmetallisierung 200 zwischen 20 µm bis 600 µm liegen, gemäß einer in 4 dargestellten Ausführungsform.
  • 5 zeigt eine andere Ausführungsform des Leistungsmoduls, das dem der Ausführungsform aus 4 gleicht, wobei jedoch das zusätzliche Substrat, auf dem die Kupferverbindungsmetallisierung 302 angeordnet ist, eine flexible elektrisch isolierende Platte 302 ist. Die Isolierungsplatte 302 ist flexibel und nicht planar. Die Kupferverbindungsmetallisierung 200 ist mit jedem entsprechenden Kontaktbereich 114 der Substratkupfermetallisierung 110 über einen diffusionsgelöteten oder gesinterten Verbindungsbereich 310 ohne zwischenliegendes Cu-Via verbunden. Die Flächenverbindungsverbindung zwischen der Kupferverbindungsmetallisierung 200 und jeder entsprechenden Kontaktfläche 126 der letzten Kupfer-Die-Metallisierungsschicht 124 ist die gleiche wie in 4. Wenn eine zusätzliche Cu-Kontaktfläche 126' in die letzte Kupfer-Die-Metallisierungsschicht 124 gemustert wird, z. B. in dem Fall eines Transistor-Dies wie hierin zuvor beschrieben, kann eine Kupferverbindungsmetallisierung 304 auf der Oberseite der flexiblen Plattenisolierschicht 302 gebildet und mit der zusätzlichen Cu- Kontaktfläche 126' des Dies 120 durch ein leitfähiges Cu-Via 330 verbunden werden, das sich durch die flexible Plattenisolierschicht 302 erstreckt.
  • 6 zeigt noch ein erläuterndes Beispiel eines Leistungsmoduls, das ein elektrisch isolierendes Substrat 100, eine Kupfermetallisierung 110, die auf einer ersten Seite 102 des Substrats 100 angeordnet ist und zu einem Die-Befestigungsbereich 112 und mehreren Kontaktbereichen 114 ausgestaltet ist, und ein Halbleiter-Die 120, das an dem Die-Befestigungsbereich 112 der Kupfermetallisierung 110 befestigt ist, aufweist. Die gegenüberliegende zweite Seite 104 des Substrats 100 kann auch metallisiert 130 sein, zum Beispiel für die Befestigung an einem Kühlkörper. Das Substrat 100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite sein, das/der elektrische Verbindungen mit dem Die bildet. Beispielsweise kann das Substrat 100 ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein, wie zuvor beschrieben. Das Halbleiter-Die 120 weist einen aktiven Bauelementbereich 122 und eine oder mehr Kupfer-Die-Metallisierungsschichten 124 auf, die über dem aktiven Bauelementbereich 122 angeordnet sind, wie auch zuvor hierin beschrieben.
  • Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung 400 auf, die mit jeder entsprechenden Kontaktfläche 126 der letzten Kupfer-Die-Metallisierungsschicht 124 über eine aluminiumfreie Flächenverbindung und mit jedem entsprechenden Kontaktbereich 114 der Substratkupfermetallisierung 110 verbunden ist. Die elektrischen Verbindungen werden für jede Kontaktfläche 126 hergestellt, die in die letzte Kupfer-Die-Metallisierungsschicht 124 durch die entsprechenden Flächenverbindungen mit der Kupferverbindungsmetallisierung 400 gemustert ist. Es werden keine Bonddrähte zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 400 verwendet. Die Flächenverbindungen zwischen der letzten Kupfer-Die-Metallisierungsschicht 124 und der Kupferverbindungsmetallisierung 400 sind wie zuvor hierin beschrieben Al-frei. Die Kupferverbindungsmetallisierung 400 ist gemäß diesem Aufbau in Form von einem oder mehr Clips 400, 400' ausgebildet. Zwei Cu-Clips 400, 400' sind in 6 dargestellt. Der erste Cu-Clip 400 verbindet eine erste Kontaktfläche 126, die in die letzte Kupfer-Die-Metallisierungsschicht 124 gemustert ist, mit einem entsprechenden Cu-Kontaktbereich 114 auf dem Substrat 100. Der zweite Cu-Clip 400' verbindet auf die gleiche Weise eine zweite Kontaktfläche 126', die in die letzte Kupfer-Die-Metallisierungsschicht 124 gemustert ist, mit einem dazu unterschiedlichen Cu-Kontaktbereich 114 auf dem Substrat 100. Jeder Cu-Clip 400, 400' ist mit der entsprechenden Cu-Kontaktfläche 126, 126' des Dies 120 über einen aluminiumfreien, diffusionsgelöteten oder gesinterten Verbindungsbereich 410 verbunden, wie zuvor hierin beschrieben. Jeder Cu-Clip 400, 400' ist mit der gesamten Seite 127 jeder entsprechenden Cu-Kontaktfläche 126 des Dies 120 verbunden, mit Ausnahme von mindestens einem 10-um-Außenumfang 133 des Kontaktbereichs 126. Daher weist jeder Cu-Clip 400, 400' einen Abstand (Beabstandung) zu der Kante der entsprechenden Cu-Kontaktfläche 126 des Dies 120 auf, wie zuvor hierin beschrieben. Die Dicke der letzten Kupfer-Die-Metallisierungsschicht 124 kann zwischen 5 µm oder weniger bis 50 µm und die Dicke jedes Cu-Clips 400, 400' zwischen 200 µm bis 2 mm liegen, gemäß dem in 6 dargestellten Aufbau.
  • Raumbezogene Ausdrücke wie „unter“, „unterhalb“, „unterer“, über", „oberer“ und dergleichen werden zwecks einer einfacheren Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Ausdrücke sollen neben den verschiedenen, in den Figuren dargestellten Ausrichtungen verschiedene Ausrichtungen der Vorrichtung umfassen. Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen nicht einschränkend sein. Ähnliche Ausdrücke beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hier verwendet, sind die Ausdrücke „mit“, „enthaltend“, „aufweisend“, „umfassend“ und dergleichen offene Ausdrücke, die die Gegenwart angegebener Elemente oder Merkmale anzeigen, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „einer“, „eine“ sollen die Pluralform sowie die Singularform einschließen, sofern der Kontext nicht ausdrücklich etwas anderes angibt.

Claims (9)

  1. Leistungshalbleitermodul, umfassend: ein elektrisch isolierendes Substrat (100); eine Kupfermetallisierung (110), die auf einer ersten Seite des Substrats (100) angeordnet ist und in einen Die-Befestigungsbereich (112) und mehrere Kontaktbereiche (114) strukturiert ist; ein Halbleiter-Die (120), das an dem Die-Befestigungsbereich (112) der Kupfermetallisierung (110) befestigt ist, das einen aktiven Bauelementbereich (122) und eine oder mehr Kupfer-Die-Metallisierungsschichten (124), die über dem aktiven Bauelementbereich (122) angeordnet sind, umfasst, wobei der aktive Bauelementbereich (122) näher an der Kupfermetallisierung (110) angeordnet ist als die eine oder mehr Kupfer-Die-Metallisierungsschichten (124), wobei die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, eine oder mehrere Kontaktflächen (126) aufweist, die sich gemeinsam über eine Majorität einer Seite des Dies (120) erstrecken, die von dem Substrat (100) weg zeigt; und eine Kupfer-Verbindungsmetallisierung (200, 300), die mit jeder der einen oder mehreren Kontaktflächen (126) des Dies (120) über eine aluminiumfreie Flächenverbindung und mit jedem entsprechenden der Kontaktbereiche (114) der Kupfermetallisierung (100) verbunden ist, wobei die Kupfer-Verbindungsmetallisierung (200, 300) auf einer Seite eines anderen Substrats (210) angeordnet ist, die zu dem Die (120) zeigt, und mit jeder der einen oder mehreren Kontaktflächen (126) des Dies (120) über eine aluminiumfreie diffusionsgelötete oder gesinterte Verbindung verbunden ist, und die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit als die Kupfer-Verbindungsmetallisierung (200, 300) aufweist.
  2. Leistungshalbleitermodul nach Anspruch 1, wobei die Kupfer-Verbindungsmetallisierung (200) durch ein Kupfer-Via (220), das an einem ersten Ende an die Kupfermetallisierung (110) diffusionsgelötet oder gesintert ist und an einem entgegengesetzten zweiten Ende an die Kupfer-Verbindungsmetallisierung (200) diffusionsgelötet oder gesintert ist, mit einem ersten Kontaktbereich (114) verbunden ist.
  3. Leistungshalbleitermodul nach Anspruch 1, wobei die Kupfer-Verbindungsmetallisierung (300) durch eine diffusionsgelötete oder gesinterte Verbindung mit einem ersten Kontaktbereich (114) der Kupfermetallisierung (110) verbunden ist.
  4. Leistungshalbleitermodul nach Anspruch 1, wobei die Kupfer-Verbindungsmetallisierung (200, 300) mit Ausnahme mindestens eines 10-pm-Außenumfangs der Kontaktfläche (126) mit der gesamten Seite der Kontaktfläche (126) des Dies (120), die von dem Substrat (100) weg zeigt, verbunden ist.
  5. Leistungshalbleitermodul nach Anspruch 1, wobei die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, eine Dicke von mindestens 5 µm aufweist und die Kupfer-Verbindungsmetallisierung (200, 300) eine Dicke von mindestens 20 µm aufweist.
  6. Leistungshalbleitermodul nach einem der vorhergehenden Ansprüche, wobei das andere Substrat (210) eine flexible elektrisch isolierende Platte (302) ist.
  7. Leistungshalbleitermodul nach Anspruch 6, wobei die elektrisch isolierende Platte (302) flexibel und nicht planar ist.
  8. Verfahren zur Fertigung eines Leistungshalbleitermoduls, umfassend: Bereitstellen eines elektrisch isolierenden Substrats (100) und einer Kupfermetallisierung (110), die auf einer ersten Seite (102) des Substrats (100) angeordnet ist und in einen Die-Befestigungsbereich (112) und mehrere Kontaktbereiche (114) strukturiert ist; Befestigen eines Halbleiter-Dies (120) an dem Die-Befestigungsbereich (112) der Kupfermetallisierung (110), wobei das Die (120) einen aktiven Bauelementbereich (122) aufweist, sowie eine oder mehr Kupfer-Die-Metallisierungsschichten (124) umfasst, die über dem aktiven Bauelementbereich (122) angeordnet sind, wobei der aktive Bauelementbereich (122) näher an der Kupfermetallisierung (110) angeordnet ist als die eine oder mehr Kupfer-Die-Metallisierungsschichten (124), wobei die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, eine oder mehrere Kontaktflächen (126) aufweist, die sich gemeinsam über eine Majorität einer Seite des Dies (120), die von dem Substrat (100) weg zeigt, erstrecken; und Verbinden einer Kupfer-Verbindungsmetallisierung (200, 300) mit der einen oder den mehreren Kontaktflächen (126) des Dies (120) über eine aluminiumfreie Flächenverbindung und mit jedem der entsprechenden Kontaktbereiche (114) der Kupfermetallisierung (110), wobei die Kupfer-Verbindungsmetallisierung (200, 300) auf einer dem Die (120) zugewandten Seite eines anderen Substrats (210) angeordnet und über eine aluminiumfreie diffusionsgelötete oder gesinterte Verbindung mit der einen oder den mehreren Kontaktflächen (126) des Dies (120) verbunden ist, und die Kupfer-Die-Metallisierungsschicht (124), die am weitesten von dem aktiven Bauelementbereich (122) beabstandet ist, die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit als die Kupfer-Verbindungsmetallisierung (200, 300) aufweist.
  9. Verfahren nach Anspruch 8, wobei die gesinterte Verbindung eine gesinterte Silberschicht aufweist, die durch ein Sinterverfahren gebildet wird, bei dem eine Porosität der gesinterten Silberschicht geringer als 12% ist.
DE102013208818.3A 2012-05-15 2013-05-14 Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls Active DE102013208818B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/471,898 2012-05-15
US13/471,898 US8823175B2 (en) 2012-05-15 2012-05-15 Reliable area joints for power semiconductors

Publications (2)

Publication Number Publication Date
DE102013208818A1 DE102013208818A1 (de) 2013-11-21
DE102013208818B4 true DE102013208818B4 (de) 2023-12-28

Family

ID=49511139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013208818.3A Active DE102013208818B4 (de) 2012-05-15 2013-05-14 Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls

Country Status (3)

Country Link
US (1) US8823175B2 (de)
CN (1) CN103426861B (de)
DE (1) DE102013208818B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175628A1 (en) * 2012-12-21 2014-06-26 Hua Pan Copper wire bonding structure in semiconductor device and fabrication method thereof
US9678173B2 (en) * 2013-05-03 2017-06-13 Infineon Technologies Ag Power module with integrated current sensor
EP3128541A4 (de) * 2014-04-04 2018-03-14 Mitsubishi Electric Corporation Halbleitermodul
CN103956352B (zh) * 2014-05-20 2016-06-29 株洲南车时代电气股份有限公司 功率半导体芯片的铜金属化结构及其制作方法
CN107078126B (zh) * 2014-11-06 2020-10-02 三菱电机株式会社 半导体模块以及半导体模块用的导电构件
US9355950B1 (en) * 2015-01-08 2016-05-31 Infineon Technologies Ag Power semiconductor module having low gate drive inductance flexible board connection
FR3047111B1 (fr) * 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
US20190043747A1 (en) * 2016-04-02 2019-02-07 Intel Corporation Flexible circuit interconnect structure and method of making same
DE102017201584A1 (de) 2017-02-01 2018-08-02 Robert Bosch Gmbh Kontaktanordnung und Verfahren zur Herstellung einer Kontaktanordnung
EP3389090A1 (de) * 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
US10249583B1 (en) * 2017-09-19 2019-04-02 Infineon Technologies Ag Semiconductor die bond pad with insulating separator
EP3547367A1 (de) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Leistungsmodul mit vorverpackten energiezellen
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
DE102018206482B4 (de) 2018-04-26 2024-01-25 Infineon Technologies Ag Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102018207537A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten Fügepartnern
FR3084522A1 (fr) * 2018-07-27 2020-01-31 Safran Procede de fabrication d'un module electronique de puissance
US10699976B1 (en) 2019-01-29 2020-06-30 Infineon Technologies Ag Semiconductor module with external power sensor
JP7163828B2 (ja) 2019-03-05 2022-11-01 株式会社デンソー 半導体モジュールとそれを備えた半導体装置
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
US11264311B2 (en) * 2019-10-11 2022-03-01 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
JP7463909B2 (ja) 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
WO2023181023A1 (en) * 2022-03-21 2023-09-28 Visic Technologies Ltd. Semiconductor interconnect architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019435A1 (de) 2004-04-19 2005-11-03 Siemens Ag An einer Kühlrippe angeordnetes Bauelement
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102009029577B3 (de) 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH07226387A (ja) * 1993-03-26 1995-08-22 Kawasaki Steel Corp 金属配線およびその形成方法
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5637922A (en) 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
DE10062108B4 (de) 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
EP1430524A2 (de) * 2001-09-28 2004-06-23 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
DE102004059389B4 (de) 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
DE102006037532A1 (de) * 2006-08-10 2008-02-14 Siemens Ag Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
CN101136396B (zh) * 2006-08-30 2011-08-10 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
CN201146183Y (zh) * 2007-12-14 2008-11-05 江苏宏微科技有限公司 半导体功率模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019435A1 (de) 2004-04-19 2005-11-03 Siemens Ag An einer Kühlrippe angeordnetes Bauelement
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102009029577B3 (de) 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls

Also Published As

Publication number Publication date
US8823175B2 (en) 2014-09-02
DE102013208818A1 (de) 2013-11-21
CN103426861B (zh) 2016-04-20
US20130307156A1 (en) 2013-11-21
CN103426861A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015115999B4 (de) Elektronische Komponente
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
AT514085A4 (de) Leistungsmodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102014117523B4 (de) Elektronische Vorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE112020003763T5 (de) Halbleiterbauteil
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102016122963B4 (de) Halbleitervorrichtung mit einem bidirektionalen Schalter
DE102007002807B4 (de) Chipanordnung
DE102018122515B4 (de) Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division