JP7463909B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7463909B2
JP7463909B2 JP2020141512A JP2020141512A JP7463909B2 JP 7463909 B2 JP7463909 B2 JP 7463909B2 JP 2020141512 A JP2020141512 A JP 2020141512A JP 2020141512 A JP2020141512 A JP 2020141512A JP 7463909 B2 JP7463909 B2 JP 7463909B2
Authority
JP
Japan
Prior art keywords
lead frame
metal conductor
film
conductor base
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020141512A
Other languages
English (en)
Other versions
JP2022037398A (ja
Inventor
寛 石野
宏和 三瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020141512A priority Critical patent/JP7463909B2/ja
Priority to US17/392,446 priority patent/US11488895B2/en
Priority to CN202110965694.2A priority patent/CN114121862A/zh
Publication of JP2022037398A publication Critical patent/JP2022037398A/ja
Application granted granted Critical
Publication of JP7463909B2 publication Critical patent/JP7463909B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
従来より、電力変換装置としてパワーモジュールが知られている。特許文献１には、２つの絶縁基板の間に半導体デバイスが配置されたパワーモジュールが提案されている。２つの絶縁基板は、表面及び裏面の両方に形成された配線パターンを有する。２つの絶縁基板の各対向面に形成された配線パターン同士は、２つの絶縁基板の間の空間において、金属製のビアによって電気的に接続される。
また、特許文献２には、一対の放熱ベースを備えたパワーモジュールが提案されている。一対の放熱ベースの間には、電気的に直列接続された２つの半導体デバイスが導体板に挟まれた構造が配置される。放熱ベースのうちの導体板に対向する面のサイズは、導体板のうちの放熱ベースに対向する面のサイズよりも大きい。導体板は、端子が形成された配線に接続される。導体板、配線、及び端子は、予め所望の形状に加工されたものが用いられる。
半導体デバイス及び導体板は、導体板のうちの半導体デバイスの側とは反対側の面が露出するように、樹脂によって一次封止される。一対の放熱ベースは、放熱ベースのうちの導体板の側とは反対側が露出するように、樹脂によって二次封止される。
上記の構成において、放熱ベースと導体板とは絶縁シートで絶縁される。絶縁シートは、まず、一次封止された導体板に熱圧着される。続いて、絶縁シートと放熱ベースとが熱圧着される。この後、二次封止が行われる。これにより、絶縁シートが放熱ベースと導体板とに挟まれた構造となる。
特許文献２には、導体板、配線、端子が予め加工されたものが用いられていた。これに対し、特許文献３には、熱圧着の後に金属板を所望のパターンに加工することが可能な技術が提案されている。
具体的には、絶縁シートとしての接着シートが金属箔に貼り付けられた積層板を２つ用意し、２つの積層板の接着シート同士を熱圧着することで、両面が金属箔の積層板を製造する。そして、金属箔を加工することにより、金属箔に所望のパターンを形成することが可能になっている。
米国特許出願公開第２０１３／０３０７１５６号明細書 国際公開第２０１５／０２５５８２号 特開２０１７－２０５９４８号公報
現在、パワーモジュールは、電力変換を必要とする機器に搭載された状態で動作する。このため、機器は、当該機器の筐体にパワーモジュールを搭載するためのスペースを必要とする。また、パワーモジュールは機器の筐体に搭載できるサイズであることを必要とする。よって、パワーモジュールの小型化が望まれている。
しかしながら、特許文献１に示されたパワーモジュールでは、２つの絶縁基板の配線パターン同士の電気的な接続がビアによって行われる。このため、絶縁基板の表裏面に半導体デバイスのための領域だけでなく、ビアのための接続領域も確保する必要がある。よって、絶縁基板の表裏面の面方向のサイズを小さくすることが難しい。
また、小型化のために、パワーモジュールに複数の半導体デバイスを集約することが必要になる。しかし、特許文献１では、各絶縁基板の表裏面に配線パターンが形成されているので、複数の半導体デバイスの集約に伴って配線パターンが複雑化してしまう。これにより、配線パターンの線膨張係数と絶縁基板の線膨張係数との差によって絶縁基板に反りが発生してしまう。さらに、各絶縁基板の表裏面に形成された配線パターンの粗密の差によっても各絶縁基板に反りが発生してしまう。このため、パワーモジュールに複数の半導体デバイスを集約することが難しい。
一方、特許文献２に示されたパワーモジュールでは、２つの半導体デバイスを集約することができる。しかし、放熱ベースのうちの導体板に対向する面のサイズと、導体板のうちの放熱ベースに対向する面のサイズと、が異なる。このため、絶縁シートのうちの放熱ベースと導体板との両方に挟まれない部分は熱圧着時に圧力が印加されないので、当該挟まれない部分は未接着となる。そして、当該挟まれない部分は、導体板から加圧されないことから、経年劣化に伴って絶縁シートから剥離する起点になってしまう。
また、絶縁シートのうちの放熱ベースと導体板との両方に挟まれない部分は導体板によって拘束されないので、放熱ベースと導体板との両方に挟まれる部分よりも厚い。このため、絶縁シートのうちの放熱ベースと導体板との両方に挟まれない部分には樹脂封止による拘束力が働きにくくなるので、当該挟まれない部分が放熱ベースから剥がれ易くなる。したがって、２つの半導体デバイスを集約できるものの、パワーモジュールの信頼性を確保することが難しい。
他方、特許文献３に示された積層基板では、金属箔に対して機械加工やエッチング処理を行うことによって金属箔をパターン化することができる。このため、予めパターン化された導体板等の金属部品を用いるよりも平面方向のサイズを小さくすることができる。しかし、金属箔が厚い場合、エッチング処理のみで加工を行うと、パターン化に長時間を要してしまう。また、長時間のエッチングによってパターンの開口部の角部が丸まってしまう。
そこで、機械加工によって金属箔をパターン化することが考えられる。しかし、機械加工だけでは金属箔を完全に除去することが難しいので、機械加工の後にエッチング処理を行うことになる。このため、パターン化のためにコストが掛かってしまう。よって、コストを掛けずに小型化することが難しい。
なお、金属箔のパターン化によって接着シートの一部が金属箔から露出するので、接着シートには２つの金属箔に挟まれない未接着の部分が生じる。このため、上記と同様に、接着シートのうちの２つの金属箔に挟まれない部分が金属箔から剥離しやすくなってしまう。
本発明は上記点に鑑み、複数のパワー素子を集約して小型化すること、絶縁皮膜の剥がれを抑制することで信頼性を確保すること、及びコストを低減することができる半導体装置を提供することを第１の目的とする。また、当該半導体装置の製造方法を提供することを第２の目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体装置は、金属導体ベース（１００）、第１リードフレーム（３１０）、第２リードフレーム（３２０）、第３リードフレーム（３３０）、第４リードフレーム（３４０）、を含む。また、半導体装置は、継手部（４１０）、第１パワー素子（５１０）、第２パワー素子（５２０）、及びモールド樹脂部（８００）を含む。
金属導体ベース（１００）は、一面（１０１）と、一面とは反対側の他面（１０２）と、を有する。第１リードフレームは、金属導体ベースの一面に固定される。第２リードフレームは、金属導体ベースの一面に固定されると共に、第１リードフレームから離間して配置される。第３リードフレームは、金属導体ベースの一面に垂直な厚み方向において、第１リードフレームの上方に配置される。第４リードフレームは、厚み方向において、第２リードフレームの上方に配置される。
継手部は、一端部（４１１）と、一端部とは反対側の他端部（４１２）と、を有する。一端部は第１リードフレームに一体化される。他端部は第４リードフレームに一体化される。継手部は、第１リードフレームと第４リードフレームとを電気的に接続する。
第１パワー素子は、第１リードフレームと第３リードフレームとの間に配置される。第１パワー素子は、第１リードフレームと第３リードフレームとに電気的に接続される。第２パワー素子は、第２リードフレームと第４リードフレームとの間に配置される。第２パワー素子は、第２リードフレームと第４リードフレームとに電気的に接続される。
モールド樹脂部は、金属導体ベースの他面を露出させた状態で、金属導体ベースの一部、第１リードフレーム、第２リードフレーム、第１パワー素子、第２パワー素子、継手部、第３リードフレーム、及び第４リードフレームを一体的に封止する。
第１リードフレームと金属導体ベースの一面との固定、及び、第２リードフレームと金属導体ベースの一面との固定は、ポリイミド系材料の有機絶縁皮膜（６００）によってなされている。
有機絶縁皮膜のうちの金属導体ベースと第１リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ１と定義する。有機絶縁皮膜のうちの金属導体ベースと第２リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ２と定義する。有機絶縁皮膜のうちの金属導体ベースと第１リードフレームとに挟まれていない部分であると共に金属導体ベースと第２リードフレームとに挟まれていない部分の厚みをｔｃａｓｔ１と定義する。
有機絶縁皮膜は、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように形成されている。
請求項８に記載の発明では、準備工程において、金属導体ベース（１００）、第１リードフレーム（３１０）、及び第２リードフレーム（３２０）を用意する。
準備工程の後、塗布工程において、金属導体ベース（１００）の一面（１０１）にポリイミド系樹脂のベース側皮膜（６１０）を塗布する。第１リードフレームのうちの金属導体ベースの一面に設置される設置面（３１１）にポリイミド系樹脂の第１皮膜（６２０）を塗布する。第２リードフレームのうちの金属導体ベースの一面に設置される設置面（３２４）にポリイミド系樹脂の第２皮膜（６３０）を塗布する。
塗布工程の後、乾燥成型工程において、ベース側皮膜、第１皮膜、及び第２皮膜を乾燥させることにより、ベース側皮膜、第１皮膜、及び第２皮膜を半硬化させる。
乾燥成型工程の後、貼り合わせ工程において、ベース側皮膜と第１皮膜とを貼り合わせると共に、ベース側皮膜と第２皮膜とを貼り合わせる。
貼り合わせ工程の後、本硬化工程において、ベース側皮膜、第１皮膜、及び第２皮膜を硬化させることにより、有機絶縁皮膜（６００）を形成する。
本硬化工程の後、接続工程では、金属導体ベースの一面に垂直な厚み方向において、第１リードフレームの上方に第３リードフレームを配置すると共に、第２リードフレームの上方に第４リードフレームを配置する。そして、継手部によって第１リードフレームと第４リードフレームとを電気的に接続する。
本硬化工程では、有機絶縁皮膜のうちの金属導体ベースと第１リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ１と定義し、有機絶縁皮膜のうちの金属導体ベースと第２リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ２と定義し、有機絶縁皮膜のうちの金属導体ベースと第１リードフレームとに挟まれていない部分であると共に金属導体ベースと第２リードフレームとに挟まれていない部分の厚みをｔｃａｓｔ１と定義すると、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように有機絶縁皮膜を形成する。
これによると、金属導体ベースの一面に平行な面方向のうちの第１リードフレームと第２リードフレームとが配置された配置方向及び厚み方向において位置が異なる第１リードフレームと第４リードフレームとが継手部によって接続される。これにより、第１リードフレームと第４リードフレームとを最短距離で電気的に接続することができる。したがって、配置方向において、複数のパワー素子を集約した半導体装置を小型化することができる。
また、第１リードフレーム及び第２リードフレームと金属導体ベースとがポリイミド系材料の有機絶縁皮膜によって固定される。このため、第１リードフレーム及び第２リードフレームの元となる金属板に対する機械加工やエッチング等の処理は不要である。したがって、半導体装置のコストを低減することができる。
さらに、有機絶縁皮膜のうちの第１リードフレーム及び第２リードフレームに挟まれていない部分の厚みが、第１リードフレーム及び第２リードフレームに挟まれている部分の厚みよりも薄い。このため、有機絶縁皮膜のうちの第１リードフレーム及び第２リードフレームに挟まれていない部分に対するモールド樹脂部による拘束力が働きやすくなるので、当該部分の剥がれを抑制することができる。したがって、半導体装置の信頼性を確保することができる。
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
第１実施形態に係る半導体装置の斜視図である。 図１のII－II断面図である。 図１のIII－III断面図である。 図１のIV－IV断面図である。 第１金属導体ベース、第１リードフレーム、第２リードフレーム、第５リードフレーム、第７リードフレームの斜視図である。 第１リードフレームの側面及び第２リードフレームの側面を見た図である。 第３リードフレーム、第１配線端子、及び第２配線端子を示した平面図である。 第１有機絶縁皮膜を示した拡大断面図である。 第２有機絶縁皮膜を示した拡大断面図である。 半導体装置の製造工程を示した図である。 塗布工程を説明するための図である。 塗布工程を説明するための図である。 乾燥成型工程を説明するための図である。 ポリイミドの前駆体であるポリアミック酸の生成を示した図である。 貼り合わせ工程を説明するための図である。 ポリイミド膜の生成を説明するための図である。 本硬化工程においてプレス圧力を印加しない部分を示した図である。 プレス圧力とせん断強度との関係を示した図である。 本硬化工程においてプレス圧力による加圧部と非加圧部とを示した図である。 温度ストレス発生時の基板の反りを説明するための図である。 基板の素材の機械物性を説明するための図である。 表裏体積比と基板の反りとの関係を示した図である。 第２実施形態に係る乾燥成型工程において、各皮膜の乾燥温度とせん断強度との関係を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
以下、第１実施形態について図を参照して説明する。本実施形態に係る半導体装置は、例えばインバータ装置等の電力変換装置に適用される。
図１～図８に示されるように、半導体装置１は、第１金属導体ベース１００、第２金属導体ベース２００、第１～第８リードフレーム３１０～３８０、及び第１～第３継手部４１０～４３０を備える。半導体装置１は、第１～第６パワー素子５１０～５６０、第１有機絶縁皮膜６００、第２有機絶縁皮膜７００、及びモールド樹脂部８００を備える。
図２に示されるように、第１金属導体ベース１００は、第１一面１０１と、第１一面１０１とは反対側の第１他面１０２と、を有する。第２金属導体ベース２００は、第２一面２０１と、第２一面２０１とは反対側の第２他面２０２と、を有する。各金属導体ベース１００、２００は、各リードフレーム３１０～３４０の熱を受け取って外部に放出する。各金属導体ベース１００、２００は、例えばＣｕ等の金属板である。
各リードフレーム３１０～３４０は、各パワー素子５１０、５２０の熱を受け取って各金属導体ベース１００、２００に放出するヒートシンクである。また、各リードフレーム３１０～３４０は、各パワー素子５１０、５２０に電力を供給する配線である。各リードフレーム３１０～３４０は、例えばＣｕ等の金属ブロックである。
第１リードフレーム３１０は、ポリイミド系材料の第１有機絶縁皮膜６００によって第１金属導体ベース１００の第１一面１０１に固定される。第２リードフレーム３２０は、第１有機絶縁皮膜６００によって第１金属導体ベース１００の第１一面１０１に固定されると共に、第１リードフレーム３１０から離間して配置される。
第１リードフレーム３１０及び第２リードフレーム３２０は、第１金属導体ベース１００の第１一面１０１に平行な面方向のうちの一方向である配置方向に配置される。
第３リードフレーム３３０は、第１金属導体ベース１００の第１一面１０１に垂直な厚み方向において、第１リードフレーム３１０の上方に配置される。第３リードフレーム３３０は、第１リードフレーム３１０と対を成す。第３リードフレーム３３０は、ポリイミド系材料の第２有機絶縁皮膜７００によって第２金属導体ベース２００の第２一面２０１に固定される。
第４リードフレーム３４０は、厚み方向において、第２リードフレーム３２０の上方に配置される。第４リードフレーム３４０は、第２リードフレーム３２０と対を成す。第４リードフレーム３４０は、第２有機絶縁皮膜７００によって第２金属導体ベース２００の第２一面２０１に固定される。第４リードフレーム３４０は、第３リードフレーム３３０から離間して配置される。
第１継手部４１０は、第１リードフレーム３１０と第４リードフレーム３４０とを電気的に接続する配線である。第１継手部４１０は、第１一端部４１１と、第１一端部４１１とは反対側の第１他端部４１２と、を有する。第１一端部４１１は、第１リードフレーム３１０に一体化される。第１他端部４１２は、第４リードフレーム３４０に一体化される。第１継手部４１０は、第１リードフレーム３１０と第４リードフレーム３４０との間の空間部を、配置方向及び厚み方向に横切る。これにより、第１リードフレーム３１０と第４リードフレーム３４０とを最短距離で接続することができる。
第１パワー素子５１０及び第２パワー素子５２０は、ＩＧＢＴやパワーＭＯＳトランジスタ等の半導体素子が形成された半導体チップである。第１パワー素子５１０は、複数の第１信号端子５１１を有する。各信号端子５１１は、半導体チップのパッドに電気的に接続される。第２パワー素子５２０は、複数の第２信号端子５２１を有する。各信号端子５２１は、半導体チップのパッドに電気的に接続される。各信号端子５１１、５２１は、制御信号が外部装置から入力される。
第１パワー素子５１０は、第１リードフレーム３１０と第３リードフレーム３３０との間に配置される。第１パワー素子５１０は、はんだ５１２を介して第１リードフレーム３１０に電気的及び熱的に接続される。第１パワー素子５１０の上には、はんだ５１３を介してＣｕ等のヒートシンク５１４が電気的及び熱的に接続される。ヒートシンク５１４は、はんだ５１５を介して第３リードフレーム３３０に電気的及び熱的に接続される。
第２パワー素子５２０は、第２リードフレーム３２０と第４リードフレーム３４０との間に配置される。第２パワー素子５２０は、はんだ５２２を介して第２リードフレーム３２０に電気的及び熱的に接続される。第２パワー素子５２０の上には、はんだ５２３を介してＣｕ等のヒートシンク５２４が電気的及び熱的に接続される。ヒートシンク５２４は、はんだ５２５を介して第４リードフレーム３４０に電気的及び熱的に接続される。
本実施形態では、半導体装置１は、上記の図２に示された各リードフレーム３１０～３４０、第１継手部４１０、第１パワー素子５１０、及び第２パワー素子５２０の組を３組含む。３組は、第１金属導体ベース１００の第１一面１０１において、配置方向に対して垂直な垂直方向に並べられる。また、図５に示されるように、３組の３つの第２リードフレーム３２０は、１つのリードフレームとして一体的に構成される。同様に、３組の３つの第３リードフレーム３３０は、１つのリードフレームとして一体的に構成される。
図３には、各リードフレーム３２０、３３０、３５０、３６０、第２継手部４２０、第３パワー素子５３０、及び第４パワー素子５４０の組が示されている。図４には、各リードフレーム３２０、３３０、３７０、３８０、第３継手部４３０、第５パワー素子５５０、及び第６パワー素子５６０の組が示されている。第５リードフレーム３５０及び第７リードフレーム３７０が、上記の第１リードフレーム３１０に対応する。第６リードフレーム３６０及び第８リードフレーム３８０が、上記の第４リードフレーム３４０に対応する。第２継手部４２０及び第３継手部４３０が、上記の第１継手部４１０に対応する。第３パワー素子５３０及び第５パワー素子５５０が、上記の第１パワー素子５１０に対応する。第４パワー素子５４０及び第６パワー素子５６０が、上記の第２パワー素子５２０に対応する。
また、第３パワー素子５３０は、ヒートシンク５３１に接続される。第３パワー素子５３０は、複数の第３信号端子５３２を有する。第４パワー素子５４０は、ヒートシンク５４１に接続される。第４パワー素子５４０は、複数の第４信号端子５４２を有する。第５パワー素子５５０は、ヒートシンク５５１に接続される。第５パワー素子５５０は、複数の第５信号端子５５２を有する。第６パワー素子５６０は、ヒートシンク５６１に接続される。第６パワー素子５６０は、複数の第６信号端子５６２を有する。
すなわち、半導体装置１は、６個のパワー素子５１０～５６０が１つにパッケージ化される。上記の構成によると、第１パワー素子５１０と第２パワー素子５２０とが直列接続される。第３パワー素子５３０と第４パワー素子５４０とが直列接続される。第５パワー素子５５０と第６パワー素子５６０とが直列接続される。各パワー素子５２０、５４０、５６０が例えば上アームを構成し、各パワー素子５１０、５３０、５５０が例えば下アームを構成する。そして、上アームと下アームとの各中間電位が、図１に示された第１出力端子５７０、第２出力端子５７１、及び第３出力端子５７２を介して外部に出力される。
図５に示されるように、第２リードフレーム３２０は、２本の第１配線端子３２１を備える。各第１配線端子３２１は、第１接続部３２２と、第１接続部３２２とは反対側の第１先端部３２３と、を有する。
一方の第１配線端子３２１の第１接続部３２２は、垂直方向において、第１リードフレーム３１０と第５リードフレーム３５０との間の上方に位置すると共に、第２リードフレーム３２０に一体化される。一方の第１配線端子３２１の第１先端部３２３は、配置方向において第１リードフレーム３１０及び第５リードフレーム３５０を基準として第２リードフレーム３２０の側とは反対側に配置される。
図６に示されるように、一方の第１配線端子３２１の第１接続部３２２は、厚み方向に折れ曲がっている。これにより、一方の第１配線端子３２１のうちの第１接続部３２２と第１先端部３２３との中間部分の一部は、各リードフレーム３１０、３３０、３５０、及び各パワー素子５１０、５３０に接触しない状態で、各リードフレーム３１０、３３０、３５０の間に配置される。
他方の第１配線端子３２１の第１接続部３２２は、垂直方向において、第５リードフレーム３５０と第７リードフレーム３７０との間の上方に位置すると共に、第２リードフレーム３２０に一体化される。他方の第１配線端子３２１の第１先端部３２３は、配置方向において第５リードフレーム３５０及び第７リードフレーム３７０を基準として第２リードフレーム３２０の側とは反対側に配置される。
他方の第１配線端子３２１の第１接続部３２２は、厚み方向に折れ曲がっている。これにより、他方の第１配線端子３２１のうちの第１接続部３２２と第１先端部３２３との中間部分の一部は、各リードフレーム３３０、３５０、３７０、及び各パワー素子５３０、５５０に接触しない状態で、各リードフレーム３３０、３５０、３７０の間に配置される。
図７に示されるように、第３リードフレーム３３０は、２本の第２配線端子３３１を備える。各第２配線端子３３１は、第２接続部３３２と、第２接続部３３２とは反対側の第２先端部３３３と、を有する。
一方の第２配線端子３３１の第２接続部３３２は、第３リードフレーム３３０のうちの第４リードフレーム３４０と第６リードフレーム３６０との間に対応する部分に一体化される。一方の第２配線端子３３１の第２先端部３３３は、配置方向において第３リードフレーム３３０を基準として第４リードフレーム３４０の側とは反対側に配置される。一方の第２配線端子３３１のうちの第２接続部３３２と第２先端部３３３との中間部分の一部は、第１パワー素子５１０及び第２パワー素子５２０には接触しない。
他方の第２配線端子３３１の第２接続部３３２は、第３リードフレーム３３０のうちの第６リードフレーム３６０と第８リードフレーム３８０との間に対応する部分に一体化される。他方の第２配線端子３３１の第２先端部３３３は、配置方向において第３リードフレーム３３０を基準として第４リードフレーム３４０の側とは反対側に配置される。他方の第２配線端子３３１のうちの第２接続部３３２と第２先端部３３３との中間部分の一部は、第３パワー素子５３０及び第５パワー素子５５０には接触しない。
各第１配線端子３２１及び各第２配線端子３３１は、各パワー素子５１０～５６０に電源を供給するための端子である。各第１配線端子３２１及び各第２配線端子３３１は、一方が各パワー素子５１０～５６０の電源端子であり、他方がＧＮＤ端子である。
モールド樹脂部８００は、各金属導体ベース１００、２００の各他面１０２、２０２を露出させた状態で、各金属導体ベース１００、２００の一部、各リードフレーム３１０～３８０、各パワー素子５１０～５６０、及び各継手部４１０～４３０を一体的に封止する。また、モールド樹脂部８００は、第１配線端子３２１の第１先端部３２３及び第２配線端子３３１の第２先端部３３３を露出させた状態で、第１配線端子３２１及び第２配線端子３３１を封止する。モールド樹脂部８００は、例えばエポキシ樹脂等の熱硬化性樹脂で構成される。なお、「露出させた状態で」とは、覆わないように、という意味である。
第１有機絶縁皮膜６００は、第１金属導体ベース１００の第１一面１０１と各リードフレーム３１０、３２０、３５０、３７０とを固定する。第１有機絶縁皮膜６００は、第１金属導体ベース１００の第１一面１０１と各リードフレーム３１０、３２０、３５０、３７０とを熱的に接続する一方、電気的に絶縁する。
図８に示されるように、第１有機絶縁皮膜６００は、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を有する。第１ベース側皮膜６１０は、第１金属導体ベース１００の第１一面１０１の全体に形成される。第１皮膜６２０は、各リードフレーム３１０、３５０、３７０のうちの第１金属導体ベース１００の第１一面１０１に設置される各設置面３１１、３５１、３７１の全体に形成される。第２皮膜６３０は、第２リードフレーム３２０のうちの第１金属導体ベース１００の第１一面１０１に設置される設置面３２４の全体に形成される。第１皮膜６２０の表層部及び第２皮膜６３０の表層部と、第１ベース側皮膜６１０の表層部と、が重合体を構成することによって化学的に結合される。
ここで、第１有機絶縁皮膜６００のうちの第１金属導体ベース１００と第１リードフレーム３１０とに挟まれた部分の厚みをｔｐｒｅｓｓ１と定義する。第１有機絶縁皮膜６００のうちの第１金属導体ベース１００と第２リードフレーム３２０とに挟まれた部分の厚みをｔｐｒｅｓｓ２と定義する。さらに、第１有機絶縁皮膜６００のうちの第１金属導体ベース１００と第１リードフレーム３１０とに挟まれていない部分であると共に第１金属導体ベース１００と第２リードフレーム３２０とに挟まれていない部分の厚みをｔｃａｓｔ１と定義する。そして、第１有機絶縁皮膜６００は、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように形成されている。
なお、第１有機絶縁皮膜６００の厚みｔｐｒｅｓｓ１は、第１有機絶縁皮膜６００のうちの第１金属導体ベース１００と第５リードフレーム３５０とに挟まれた部分、及び、第１金属導体ベース１００と第７リードフレーム３７０とに挟まれた部分にも対応する。したがって、上記の関係は第５リードフレーム３５０及び第７リードフレーム３７０についても成立する。
第２有機絶縁皮膜７００は、第２金属導体ベース２００の第２一面２０１と各リードフレーム３３０、３４０、３６０、３８０とを固定する。第２有機絶縁皮膜７００は、第２金属導体ベース２００の第２一面２０１と各リードフレーム３３０、３４０、３６０、３８０とを熱的に接続する一方、電気的に絶縁する。
図９に示されるように、第２有機絶縁皮膜７００は、第２ベース側皮膜７１０、第３皮膜７２０、及び第４皮膜７３０を有する。第２ベース側皮膜７１０は、第２金属導体ベース２００の第２一面２０１の全体に形成される。第３皮膜７２０は、第３リードフレーム３３０のうちの第２金属導体ベース２００の第２一面２０１に設置される設置面３３４の全体に形成される。第４皮膜７３０は、各リードフレーム３４０、３６０、３８０のうちの第２金属導体ベース２００の第２一面２０１に設置される各設置面３４１、３６１、３８１の全体に形成される。第３皮膜７２０の表層部及び第４皮膜７３０の表層部と、第２ベース側皮膜７１０の表層部と、が重合体を構成することによって化学的に結合される。
ここで、第２有機絶縁皮膜７００のうちの第２金属導体ベース２００と第３リードフレーム３３０とに挟まれた部分の厚みをｔｐｒｅｓｓ３と定義する。第２有機絶縁皮膜７００のうちの第２金属導体ベース２００と第４リードフレーム３４０とに挟まれた部分の厚みをｔｐｒｅｓｓ４と定義する。第２有機絶縁皮膜７００のうちの第２金属導体ベース２００と第３リードフレーム３３０とに挟まれていない部分であると共に第２金属導体ベース２００と第４リードフレーム３４０とに挟まれていない部分の厚みをｔｃａｓｔ２と定義する。そして、第２有機絶縁皮膜７００は、ｔｐｒｅｓｓ３＞ｔｃａｓｔ２、及び、ｔｐｒｅｓｓ４＞ｔｃａｓｔ２を満たすように形成されている。
なお、厚みｔｐｒｅｓｓ４は、第２有機絶縁皮膜７００のうちの第２金属導体ベース２００と第６リードフレーム３６０とに挟まれた部分、及び、第２金属導体ベース２００と第８リードフレーム３８０とに挟まれた部分にも対応する。したがって、上記の関係は第６リードフレーム３６０及び第８リードフレーム３８０についても成立する。
各有機絶縁皮膜６００、７００のうちの厚みｔｃａｓｔ１、ｔｃａｓｔ２の部分は、モールド樹脂部８００と接触する部分であるので、薄いほどモールド樹脂部８００の拘束力が働く。また、各有機絶縁皮膜６００、７００のうちの厚みｔｐｒｅｓｓ１、ｔｐｒｅｓｓ２、ｔｐｒｅｓｓ３、ｔｐｒｅｓｓ４は、絶縁保証部であるため、薄いほどモールド樹脂部８００の拘束力が働く。よって、各有機絶縁皮膜６００、７００と各金属導体ベース１００、２００との剥離が起こりにくくなる。
厚みｔｐｒｅｓｓ１、ｔｐｒｅｓｓ２、ｔｐｒｅｓｓ３、ｔｐｒｅｓｓ４は、例えば５μｍ～５０μｍである。厚みｔｃａｓｔ１、ｔｃａｓｔ２は、例えば１０μｍ～１００μｍである。各有機絶縁皮膜６００、７００は、ＡＦＣＡＳＴ法（Align Faces of solvent-CASTing films and harden Method）によって形成される。
各リードフレーム３１０、３５０、３７０のうちの第１金属導体ベース１００の第１一面１０１に設置される設置面３１１、３５１、３７１の第１面積と定義する。また、第２リードフレーム３２０のうちの第１金属導体ベース１００の第一面１０１に設置される設置面３２４の第２面積と定義する。
そして、図５に示されるように、第１金属導体ベース１００の第１一面１０１の面積は、第１面積と第２面積との和の面積よりも大きくなっている。また、第１リードフレーム３１０及び第２リードフレーム３２０は、第１金属導体ベース１００の第１一面１０１のうちの外縁部１０３よりも内側に配置される。
これによると、各リードフレーム３１０、３２０、３５０、３７０は絶縁体である第１有機絶縁皮膜６００に囲まれるので、各リードフレーム３１０、３２０、３５０、３７０の絶縁性を確保することができる。上記の関係は、第２金属導体ベース２００の第２一面２０１の面積と各リードフレーム３３０、３４０、３６０、３８０の面積との間についても成立する。以上が、本実施形態に係る半導体装置１の全体構成である。
次に、半導体装置１の製造方法について説明する。本実施形態では、ＡＦＣＡＳＴ工法を用いて各金属導体ベース１００、２００と各リードフレーム３１０～３８０とを接着する。具体的には、図１０に示されるように、銅板を用意する準備工程、塗布工程、乾燥成型工程、貼り合わせ工程、本硬化工程の順に行う。
まず、準備工程では、銅板をプレス加工することで、各金属導体ベース１００、２００及び各リードフレーム３１０～３８０を用意する。例えば、プレス加工の際に第１継手部４１０を第１リードフレーム３１０に一体形成する。第２継手部４２０及び第３継手部４３０も同様である。また、各第１配線端子３２１を第２リードフレーム３２０に一体形成する。各第２配線端子３３１を第３リードフレーム３３０に一体形成する。
続いて、塗布工程では、図１１に示されるように第１金属導体ベース１００の第１一面１０１に絶縁材料であるポリイミド系樹脂の第１ベース側皮膜６１０を塗布する。図１２に示されるように、各リードフレーム３１０、３５０、３７０の各設置面３１１、３５１、３７１にポリイミド系樹脂の第１皮膜６２０を塗布する。第２リードフレーム３２０の設置面３２４にポリイミド系樹脂の第２皮膜６３０を塗布する。
ポリイミド系樹脂とは、酸無水物とジアミンとを所定のモル比で重合したポリアミック酸をＮ，Ｎ－ジメチルアセトアミド、Ｎ－メチルピロリドン（ＮＭＰ）等の有機溶媒で溶液化したものである。酸無水物は、例えば、ピロメリット酸二無水物、ビフェニルテトラカルボン酸二無水物、ベンゾフェノンテトラカルボン酸二無水物、オキシジフタル酸二無水物、エチレングリコールビストリメリート二無水物等である。ジアミンは、ジアミノジフェニルエーテル、フェニレンジアミン、ポリテトラメチレンオキシド?ジ?ｐ?アミノベンゾエート等である。ポリイミド系樹脂として、アミド結合をポリイミド鎖に導入したポリアミドイミド、ポリシロキサン構造を導入したポリイミドシロキサン等を使用しても良い。
塗布の方法は、溶液キャスト法、押し出し法、スタンプ転写法、スプレー法、キャストとスピンナーによる方法等を採用できる。以上のように、塗布工程では、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０として溶媒が含まれた溶液状のものを塗布する。
なお、第２金属導体ベース２００の第２一面２０１及び各リードフレーム３３０、３４０、３６０、３８０にも、上記と同様に、ポリイミド系樹脂の皮膜をそれぞれ塗布する。
塗布工程の後、乾燥成型工程では、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を乾燥させることにより、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を半硬化させる。本実施形態では、０．０１ＰＶＰ＜Ｐ＜ＰＶＰ、かつ、Ｔ≧１００℃の条件を満たす状態で、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を半硬化させる。
ＰＶＰは、溶媒としてＮＭＰを採用した場合のＮＭＰの温度をＴと定義し、温度Ｔに対するＮＭＰの蒸気圧をＰＶＰ＝１０（９．３６８－３４７７／（２７３．１５＋Ｔ））と定義したときに得られる値である。蒸気圧は、溶媒が蒸発する圧力である。ＰＶＰの式は、実験により算出された近似式である。図１３は、近似式から得られたＰＶＰの例を示している。Ｐは、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０が配置されるチャンバの真空圧力の値である。上記の条件でポリイミド系樹脂を一定時間乾燥させると、ポリイミド系樹脂を本硬化させずに溶媒であるＮＭＰを蒸発させることができる。図１４に示されるように、ポリイミドの前駆体であるポリアミック酸が生成される。
なお、第２ベース側皮膜７１０、第３皮膜７２０、及び第４皮膜７３０についても、上記の条件に従って半硬化させる。
貼り合わせ工程では、第１ベース側皮膜６１０と第１皮膜６２０とを貼り合わせると共に、第１ベース側皮膜６１０と第２皮膜６３０とを貼り合わせる。貼り合わせ時は、半硬化状態であるモノマー面を互いに接触させる。
各リードフレーム３１０、３５０、３７０には各継手部４１０～４３０が設けられている。よって、図１５に示されるように、機械的干渉を避けるために先に各リードフレーム３１０、３５０、３７０を第１金属導体ベース１００に搭載した後、第２リードフレーム３２０を第１金属導体ベース１００に搭載する。
なお、第２金属導体ベース２００と各リードフレーム３３０、３４０、３６０、３８０との貼り合わせも、上記と同様に行う。
この後、本硬化工程では、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を硬化させることにより、第１有機絶縁皮膜６００を形成する。図１６に示されるように、ポリアミック酸を例えば２００℃以上で加熱するか、または触媒を用いて脱水・環化することでポリイミド膜を生成する。ポリイミド膜が各有機絶縁皮膜６００、７００となる。
本実施形態では、第１金属導体ベース１００と各リードフレーム３１０、３２０、３５０、３７０とにプレス圧力を印加した状態で第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を硬化させる。図１７に示されるように、各継手部４１０～４３０及び第１配線端子３２１を考慮して、斜線部を除いた部分にプレス圧力を印加する。
ここで、第１金属導体ベース１００と各リードフレーム３１０、３２０、３５０、３７０とのプレス圧力が５Ｍｐａを超える状態で、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を硬化させる。第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０の表面は、少なからず凹凸がある。しかしながら、プレス圧力を印加した状態で第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を硬化させることで、表面ラフネスの影響を低減することができる。
発明者らは、プレス圧力を変化させたときのせん断強度を調べた。せん断強度は、各リードフレーム３１０、３２０、３５０、３７０に力を加えたときに各リードフレーム３１０、３２０、３５０、３７０が第１金属導体ベース１００を滑る力の強度である。その結果を図１８に示す。図１８に示されるように、プレス圧力が５ＭＰａ～１０Ｍｐａの範囲では充分なせん断強度が得られた。よって、５Ｍｐａを超えるプレス圧力を印加することが望ましい。
図１９に示されるように、本硬化工程では、第１ベース側皮膜６１０のうちの第１金属導体ベース１００と各リードフレーム３１０、３２０、３５０、３７０とに挟まれる部分には、プレス圧力は印加される。これに対し、第１ベース側皮膜６１０のうちの第１金属導体ベース１００と各リードフレーム３１０、３２０、３５０、３７０とに挟まれない部分には、プレス圧力は印加されない。当該挟まれない部分には、均等圧が掛かる冶具を用いることで解決する。すなわち、冶具の重心に荷重を掛ける。
そして、本硬化工程では、第１有機絶縁皮膜６００の厚みが、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように第１有機絶縁皮膜６００を形成する。
なお、第２金属導体ベース２００と各リードフレーム３３０、３４０、３６０、３８０との間の皮膜についても、上記と同様に本硬化を行うことで厚みの条件を満たす第２有機絶縁皮膜７００を形成する。また、プレス圧力を下げる方法として、熱可塑性樹脂を各有機絶縁皮膜６００、７００として採用しても良い。
本硬化工程の後、各パワー素子５１０～５６０を実装する実装工程を行う。各リードフレーム３１０、３５０、３７０の上に各パワー素子５１０、５３０、５５０を実装すると共に、第２リードフレーム３２０の上に各パワー素子５２０、５４０、５６０を実装する。また、各パワー素子５１０～５６０に各信号端子５１１、５２１、５３２、５４２、５５２、５６２を実装すると共に、各パワー素子５１０～５６０の上に各ヒートシンク５１４、５２４、５３１、５４１、５５１、５６１を実装する。さらに、各出力端子５７０～５７２を用意し、各出力端子５７０～５７２と各パワー素子５１０～５６０とを接続する。
この後、接続工程を行う。厚み方向において、各リードフレーム３１０、３２０、３５０、３７０の上方に各リードフレーム３３０、３４０、３６０、３８０を配置する。そして、各ヒートシンク５１４、５２４、５３１、５４１、５５１、５６１に各リードフレーム３３０、３４０、３６０、３８０を接合する。また、各リードフレーム３１０、３５０、３７０の各継手部４１０～４３０と各リードフレーム３４０、３６０、３８０とを電気的に接続する。
続いて、モールド樹脂部８００を形成するモールド成型工程を行う。まず、上記の接合体を金型に固定する。金型のゲートを介して溶融した樹脂材料を流し込み、樹脂材料を硬化させることでモールド樹脂部８００を形成する。こうして、半導体装置１が完成する。
発明者らは、上記の方法で製造された半導体装置１において、第１金属導体ベース１００の反りについて調べた。図２０に示されるように、温度ストレス発生時、絶縁部９００の剛性が高い場合、表側導体９１０と裏側導体９２０との応力差で反りが発生する。絶縁部９００が各有機絶縁皮膜６００、７００に対応し、表側導体９１０が各金属導体ベース１００、２００に対応し、裏側導体９２０が各リードフレーム３１０～３８０に対応する。
そこで、第１有機絶縁皮膜６００の硬さ、すなわちヤング率を変化させたときの第１金属導体ベース１００の反りをシミュレーションにより調べた。図２１に示されるように、第１金属導体ベース１００の材料として、Ｃｕ、ＰＩ、ＳｉＮの３種類を対象とした。
Ｃｕについては第１金属導体ベース１００のベース板厚を変化させた。すなわち、表裏体積比を変化させた。表裏体積比は、第１金属導体ベース１００の体積をベース導体体積と定義し、各リードフレーム３１０、３２０、３５０、３７０の体積の和を実装側体積と定義すると、実装側体積をベース導体体積で割ったことにより得られる。また、第１有機絶縁皮膜６００のヤング率を４ＧＰａ、８ＧＰａ、２０ＧＰａに変化させた。ＰＩ及びＳｉＮについては、ベース板厚の値を固定した。また、温度特性無しの条件で反りの解析を行った。その結果を図２２に示す。
図２２に示されるように、Ｃｕ－ＳｉＮの組は、ＳｉＮ基板に大きな反りが発生した。一方、Ｃｕ－ＰＩの組は、ＰＩ基板の反りは小さかった。他方、Ｃｕ－Ｃｕの組は、第１有機絶縁皮膜６００のヤング率が２０ＧＰａ未満であり、表裏体積比が７．０以下である場合、良好な接続性を得られることがわかった。これは、第１有機絶縁皮膜６００が１０ＧＰａ以下の低弾性であるので、剛性の強い第１金属導体ベース１００の変化に倣う。このため、複雑な金属パターンに対しても第１金属導体ベース１００は反らない。よって、上記の条件を満たすことで、はんだによる各パワー素子５１０～５６０の良好な接続性を確保できる。
上記の関係は、第２金属導体ベース２００、各リードフレーム３３０、３４０、３６０、３８０、及び第２有機絶縁皮膜７００についても同じである。
以上説明したように、配置方向及び厚み方向において、位置が異なる各リードフレーム３１０、３５０、３７０と各リードフレーム３４０、３６０、３８０とが各継手部４１０～４３０によって接続される。これにより、各リードフレーム３１０、３５０、３７０と各リードフレーム３４０、３６０、３８０とを最短距離で電気的に接続することができる。したがって、配置方向において、複数のパワー素子５１０～５６０を集約した半導体装置１を小型化することができる。
また、各金属導体ベース１００、２００と各リードフレーム３１０～３８０とがポリイミド系材料の各有機絶縁皮膜６００、７００によって固定される。このため、各リードフレーム３１０～３８０の元となる金属板に対する機械加工やエッチング等の処理が不要になる。また、安価なポリイミド系材料で各部品を固定することができる。したがって、半導体装置１のコストを低減することができる。
さらに、各有機絶縁皮膜６００、７００のうちの各金属導体ベース１００、２００と各リードフレーム３１０～３８０とに挟まれていない部分の厚みが、各金属導体ベース１００、２００と各リードフレーム３１０～３８０とに挟まれている部分の厚みよりも薄い。このため、各有機絶縁皮膜６００、７００のうちの各金属導体ベース１００、２００と各リードフレーム３１０～３８０とに挟まれていない部分に対するモールド樹脂部８００による拘束力が働きやすくなるので、当該部分の剥がれを抑制することができる。したがって、半導体装置１の信頼性を確保することができる。
変形例として、各継手部４１０～４３０は、予め各リードフレーム３１０、３５０、３７０に一体化されていなくても良い。すなわち、各継手部４１０～４３０は、各リードフレーム３１０、３５０、３７０から分離した部品として構成されていても良い。あるいは、各継手部４１０～４３０は、予め各リードフレーム３４０、３６０、３８０に一体化されていても良い。この場合、各継手部４１０～４３０は、接続工程において各リードフレーム３１０、３５０、３７０に接続される。
変形例として、各ベース側皮膜６１０、７１０や各皮膜６２０、６３０、７２０、７３０は、一層ではなく、複数の層で構成されていても良い。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第１金属導体ベース１００、第１一面１０１、及び第１他面１０２が特許請求の範囲の「金属導体ベース」、「一面」、「他面」に対応する。第１継手部４１０、第１一端部４１１、及び第１他端部４１２が特許請求の範囲の「継手部」、「一端部」、「他端部」に対応する。また、第１有機絶縁皮膜６００が特許請求の範囲の「有機絶縁皮膜」に対応し、第１ベース側皮膜６１０が特許請求の範囲の「ベース側皮膜」に対応する。
（第２実施形態）
本実施形態では、主に第１実施形態と異なる部分について説明する。発明者らは、乾燥温度とせん断強度との関係について調べたところ、乾燥温度によってせん断強度が変化することがわかった。なお、乾燥時間は、例えば６０分とした。その結果を図２３に示す。
図２３に示されるように、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を２２５℃～２７５℃の温度範囲で加熱することで、高いせん断強度が得られることがわかった。これは、２２５℃未満の乾燥温度では、ＮＭＰの残留によって接着が阻害されたためと推定される。また、２７５℃を超える乾燥温度では、硬化反応が完了したことにより接着が阻害されたためと推定される。
そこで、乾燥成型工程では、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を２２５℃以上、２７５℃以下の温度で加熱する。この温度条件により、第１ベース側皮膜６１０、第１皮膜６２０、及び第２皮膜６３０を半硬化させることで、高いせん断強度を得ることができる。
なお、第２ベース側皮膜７１０、第３皮膜７２０、及び第４皮膜７３０についても、上記の条件に従って半硬化させる。
（他の実施形態）
上記各実施形態で示された半導体装置１の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、上記各実施形態では、各金属導体ベース１００、２００の両方から放熱する両面放熱構造が示されているが、例えば第１金属導体ベース１００から放熱する片面放熱構造を採用しても良い。また、第１配線端子３２１は１本でも良い。同様に、第２配線端子３３１は１本でも良い。
上記各実施形態では、６個のパワー素子５１０～５６０が１つに集約された構造であるが、例えば２個のパワー素子５１０、５２０が集約された構造でも良い。あるいは、４個のパワー素子５１０～５４０が集約された構造でも良い。
上記各実施形態では、本硬化工程においてプレス圧力を印加しているが、プレス圧力を印加しなくても良い。
１００ 第１金属導体ベース、１０１ 第１一面、１０２ 第１他面、１０３ 外縁部、２００ 第２金属導体ベース、２０１ 第２一面、２０２ 第２他面、３１０～３８０ リードフレーム、４１０～４３０ 継手部、４１１ 第１一端部、４１２ 第１他端部、５１０～５６０ パワー素子、６００ 第１有機絶縁皮膜、６１０ 第１ベース側皮膜、６２０ 第１皮膜、６３０ 第２皮膜、７００ 第２有機絶縁皮膜、７１０ 第２ベース側皮膜、７２０ 第３皮膜、７３０ 第４皮膜、８００ モールド樹脂部

Claims (11)

  1. 一面（１０１）と、前記一面とは反対側の他面（１０２）と、を有する金属導体ベース（１００）と、
    前記金属導体ベースの前記一面に固定された第１リードフレーム（３１０）と、
    前記金属導体ベースの前記一面に固定されると共に、前記第１リードフレームから離間して配置された第２リードフレーム（３２０）と、
    前記金属導体ベースの前記一面に垂直な厚み方向において、前記第１リードフレームの上方に配置された第３リードフレーム（３３０）と、
    前記厚み方向において、前記第２リードフレームの上方に配置された第４リードフレーム（３４０）と、
    一端部（４１１）と、前記一端部とは反対側の他端部（４１２）と、を有し、前記一端部は前記第１リードフレームに一体化され、前記他端部は前記第４リードフレームに一体化され、前記第１リードフレームと前記第４リードフレームとを電気的に接続する継手部（４１０）と、
    前記第１リードフレームと前記第３リードフレームとの間に配置され、前記第１リードフレームと前記第３リードフレームとに電気的に接続された第１パワー素子（５１０）と、
    前記第２リードフレームと前記第４リードフレームとの間に配置され、前記第２リードフレームと前記第４リードフレームとに電気的に接続された第２パワー素子（５２０）と、
    前記金属導体ベースの前記他面を露出させた状態で、前記金属導体ベースの一部、前記第１リードフレーム、前記第２リードフレーム、前記第１パワー素子、前記第２パワー素子、前記継手部、前記第３リードフレーム、及び前記第４リードフレームを一体的に封止するモールド樹脂部（８００）と、
    を含み、
    前記第１リードフレームと前記金属導体ベースの前記一面との固定、及び、前記第２リードフレームと前記金属導体ベースの前記一面との固定は、ポリイミド系材料の有機絶縁皮膜（６００）によってなされており、
    前記有機絶縁皮膜のうちの前記金属導体ベースと前記第１リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ１と定義し、前記有機絶縁皮膜のうちの前記金属導体ベースと前記第２リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ２と定義し、前記有機絶縁皮膜のうちの前記金属導体ベースと前記第１リードフレームとに挟まれていない部分であると共に前記金属導体ベースと前記第２リードフレームとに挟まれていない部分の厚みをｔｃａｓｔ１と定義すると、
    前記有機絶縁皮膜は、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように形成されている、半導体装置。
  2. 前記金属導体ベースの前記一面の面積は、前記第１リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３１１）の面積と、前記第２リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３２４）の面積と、の和の面積よりも大きくなっており、
    前記第１リードフレーム及び前記第２リードフレームは、前記金属導体ベースの前記一面のうちの外縁部（１０３）よりも内側に配置される、請求項１に記載の半導体装置。
  3. 前記有機絶縁皮膜（６００）は、前記金属導体ベースの前記一面に形成されたベース側皮膜（６１０）と、前記第１リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３１１）に形成された第１皮膜（６２０）と、前記第２リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３２４）に形成された第２皮膜（６３０）と、を有し、
    前記第１皮膜の表層部及び前記第２皮膜の表層部と、前記ベース側皮膜の表層部と、が重合体を構成することによって化学的に結合される、請求項１または２に記載の半導体装置。
  4. 前記有機絶縁皮膜は、ヤング率が２０ＧＰａ未満であり、
    前記金属導体ベースの体積をベース導体体積と定義し、前記第１リードフレームの体積と前記第２リードフレームの体積との和を実装側体積と定義すると、前記実装側体積を前記ベース導体体積で割ったことにより得られる表裏体積比は７．０以下である、請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記第２リードフレームは、第１接続部（３２２）と、前記第１接続部とは反対側の第１先端部（３２３）と、を有する第１配線端子（３２１）を備え、
    前記第１配線端子の前記第１接続部は、前記第２リードフレームに一体化され、
    前記第１配線端子の前記第１先端部は、前記第１リードフレームと前記第２リードフレームとが配置された配置方向において前記第１リードフレームを基準として前記第２リードフレームの側とは反対側に配置され、
    前記第１配線端子のうちの前記第１接続部と前記第１先端部との中間部分の一部は、前記第１リードフレーム、前記第３リードフレーム、及び前記第１パワー素子に接触しない状態で、前記第１リードフレームと前記第３リードフレームとの間に配置され、
    前記第３リードフレームは、第２接続部（３３２）と、前記第２接続部とは反対側の第２先端部（３３３）と、を有する第２配線端子（３３１）を備え、
    前記第２配線端子の前記第２接続部は、前記第３リードフレームに一体化され、
    前記第２配線端子の前記第２先端部は、前記配置方向において前記第３リードフレームを基準として前記第４リードフレームの側とは反対側に配置されており、
    前記モールド樹脂部は、前記第１配線端子の前記第１先端部及び前記第２配線端子の前記第２先端部を露出させた状態で、前記第１配線端子及び前記第２配線端子を封止する、請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレーム、前記第４リードフレーム、前記継手部、前記第１パワー素子、及び前記第２パワー素子の組を３組含み、
    前記３組は、前記金属導体ベースの前記一面において、前記金属導体ベースの前記一面のうちの前記第１リードフレームと前記第２リードフレームとが配置された配置方向に対して垂直な垂直方向に並べられ、
    前記３組の３つの前記第２リードフレームは、１つのリードフレームとして一体的に構成され、
    前記３組の３つの前記第３リードフレームは、１つのリードフレームとして一体的に構成される、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記金属導体ベース、前記一面、及び前記他面を、第１金属導体ベース（１００）、第１一面（１０１）、及び第１他面（１０２）と定義し、前記有機絶縁皮膜を第１有機絶縁皮膜（６００）と定義し、
    第２一面（２０１）と、前記第２一面とは反対側の第２他面（２０２）と、を有する第２金属導体ベース（２００）を含み、
    前記第３リードフレーム及び前記第４リードフレームは、前記第２金属導体ベースの前記第２一面に互いに離間して固定され、
    前記モールド樹脂部は、前記第１金属導体ベースの前記第１他面及び前記第２金属導体ベースの前記第２他面を露出させた状態で、前記第１金属導体ベースの一部、前記第１リードフレーム、前記第２リードフレーム、前記第１パワー素子、前記第２パワー素子、前記継手部、前記第３リードフレーム、前記第４リードフレーム、前記第２金属導体ベースの一部を一体的に封止し、
    前記第３リードフレームと前記第２金属導体ベースの前記第２一面との固定、及び、前記第４リードフレームと前記第２金属導体ベースの前記第２一面との固定は、ポリイミド系材料の第２有機絶縁皮膜（７００）によってなされており、
    前記第２有機絶縁皮膜のうちの前記第２金属導体ベースと前記第３リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ３と定義し、前記第２有機絶縁皮膜のうちの前記第２金属導体ベースと前記第４リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ４と定義し、前記第２有機絶縁皮膜のうちの前記第２金属導体ベースと前記第３リードフレームとに挟まれていない部分であると共に前記第２金属導体ベースと前記第４リードフレームとに挟まれていない部分の厚みをｔｃａｓｔ２と定義すると、
    前記第２有機絶縁皮膜は、ｔｐｒｅｓｓ３＞ｔｃａｓｔ２、及び、ｔｐｒｅｓｓ４＞ｔｃａｓｔ２を満たすように形成されている、請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 一面（１０１）と、前記一面とは反対側の他面（１０２）と、を有する金属導体ベース（１００）と、
    前記金属導体ベースの前記一面に、ポリイミド系材料の有機絶縁皮膜（６００）によって固定された第１リードフレーム（３１０）と、
    前記金属導体ベースの前記一面に前記有機絶縁皮膜によって固定されると共に、前記第１リードフレームから離間して配置された第２リードフレーム（３２０）と、
    前記金属導体ベースの前記一面に垂直な厚み方向において、前記第１リードフレームの上方に配置された第３リードフレーム（３３０）と、
    前記厚み方向において、前記第２リードフレームの上方に配置された第４リードフレーム（３４０）と、
    一端部（４１１）と、前記一端部とは反対側の他端部（４１２）と、を有し、前記一端部は前記第１リードフレームに一体化され、前記他端部は前記第４リードフレームに一体化され、前記第１リードフレームと前記第４リードフレームとを電気的に接続する継手部（４１０）と、
    前記第１リードフレームと前記第３リードフレームとの間に配置され、前記第１リードフレームと前記第３リードフレームとに電気的に接続された第１パワー素子（５１０）と、
    前記第２リードフレームと前記第４リードフレームとの間に配置され、前記第２リードフレームと前記第４リードフレームとに電気的に接続された第２パワー素子（５２０）と、
    前記金属導体ベースの前記他面を露出させた状態で、前記金属導体ベースの一部、前記第１リードフレーム、前記第２リードフレーム、前記第１パワー素子、前記第２パワー素子、前記継手部、前記第３リードフレーム、及び前記第４リードフレームを一体的に封止するモールド樹脂部（８００）と、
    を含む半導体装置の製造方法であって、
    前記金属導体ベース、前記第１リードフレーム、及び前記第２リードフレームを用意する、準備工程と、
    前記準備工程の後、前記金属導体ベースの前記一面にポリイミド系樹脂のベース側皮膜（６１０）を塗布し、前記第１リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３１１）にポリイミド系樹脂の第１皮膜（６２０）を塗布し、前記第２リードフレームのうちの前記金属導体ベースの前記一面に設置される設置面（３２４）にポリイミド系樹脂の第２皮膜（６３０）を塗布する、塗布工程と、
    前記塗布工程の後、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を乾燥させることにより、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を半硬化させる、乾燥成型工程と、
    前記乾燥成型工程の後、前記ベース側皮膜と前記第１皮膜とを貼り合わせると共に、前記ベース側皮膜と前記第２皮膜とを貼り合わせる、貼り合わせ工程と、
    前記貼り合わせ工程の後、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を硬化させることにより、前記有機絶縁皮膜を形成する、本硬化工程と、
    前記本硬化工程の後、前記厚み方向において、前記第１リードフレームの上方に前記第３リードフレームを配置すると共に、前記第２リードフレームの上方に前記第４リードフレームを配置し、前記継手部によって前記第１リードフレームと前記第４リードフレームとを電気的に接続する、接続工程と、
    を含み、
    前記本硬化工程では、前記有機絶縁皮膜のうちの前記金属導体ベースと前記第１リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ１と定義し、前記有機絶縁皮膜のうちの前記金属導体ベースと前記第２リードフレームとに挟まれた部分の厚みをｔｐｒｅｓｓ２と定義し、前記有機絶縁皮膜のうちの前記金属導体ベースと前記第１リードフレームとに挟まれていない部分であると共に前記金属導体ベースと前記第２リードフレームとに挟まれていない部分の厚みをｔｃａｓｔ１と定義すると、ｔｐｒｅｓｓ１＞ｔｃａｓｔ１、及び、ｔｐｒｅｓｓ２＞ｔｃａｓｔ１を満たすように前記有機絶縁皮膜を形成する、半導体装置の製造方法。
  9. 前記塗布工程では、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜として溶媒が含まれた溶液状のものを塗布し、
    前記乾燥成型工程では、前記溶媒の温度をＴと定義し、前記温度Ｔに対する前記溶媒の蒸気圧をＰＶＰ＝１０（９．３６８－３４７７／（２７３．１５＋Ｔ））と定義し、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜が配置される真空圧力をＰと定義したとき、０．０１ＰＶＰ＜Ｐ＜ＰＶＰ、かつ、Ｔ≧１００℃の条件を満たす状態で、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を半硬化させる、請求項８に記載の半導体装置の製造方法。
  10. 前記乾燥成型工程では、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を２２５℃以上、２７５℃以下の温度で加熱することにより、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を半硬化させる、請求項８に記載の半導体装置の製造方法。
  11. 前記本硬化工程では、前記金属導体ベースと前記第１リードフレームとのプレス圧力が５Ｍｐａを超える状態で、及び、前記金属導体ベースと前記第２リードフレームとのプレス圧力が５Ｍｐａを超える状態で、前記ベース側皮膜、前記第１皮膜、及び前記第２皮膜を硬化させることにより、前記有機絶縁皮膜を形成する、請求項８ないし１０のいずれか１つに記載の半導体装置の製造方法。
JP2020141512A 2020-08-25 2020-08-25 半導体装置及びその製造方法 Active JP7463909B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020141512A JP7463909B2 (ja) 2020-08-25 2020-08-25 半導体装置及びその製造方法
US17/392,446 US11488895B2 (en) 2020-08-25 2021-08-03 Semiconductor device and maunfacturing method of semiconductor device
CN202110965694.2A CN114121862A (zh) 2020-08-25 2021-08-23 半导体器件和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141512A JP7463909B2 (ja) 2020-08-25 2020-08-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022037398A JP2022037398A (ja) 2022-03-09
JP7463909B2 true JP7463909B2 (ja) 2024-04-09

Family

ID=80359006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020141512A Active JP7463909B2 (ja) 2020-08-25 2020-08-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US11488895B2 (ja)
JP (1) JP7463909B2 (ja)
CN (1) CN114121862A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086756A (ja) 2001-09-11 2003-03-20 Denso Corp Ｉｃパッケージおよびその製造方法
JP2007288054A (ja) 2006-04-19 2007-11-01 Toyota Motor Corp パワーモジュール
JP2010129795A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
US20130337613A1 (en) 2011-07-20 2013-12-19 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
JP2016104862A (ja) 2015-12-04 2016-06-09 日立化成株式会社 樹脂組成物、樹脂シート、金属箔付き樹脂シート、樹脂硬化物シート、構造体、および動力用又は光源用半導体デバイス
JP2017108002A (ja) 2015-12-10 2017-06-15 トヨタ自動車株式会社 半導体モジュール
JP2018032879A (ja) 2017-11-30 2018-03-01 トヨタ自動車株式会社 半導体モジュール
US20180102302A1 (en) 2016-10-12 2018-04-12 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet
JP2019041111A (ja) 2017-08-14 2019-03-14 東洋インキＳｃホールディングス株式会社 複合部材
US20200227339A1 (en) 2019-01-15 2020-07-16 Infineon Technologies Ag Interface Material Having a Polymer Ceramic

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
JP6114184B2 (ja) * 2011-04-04 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
JP6117361B2 (ja) 2013-08-23 2017-04-19 日立オートモティブシステムズ株式会社 電力変換装置
JP6502263B2 (ja) * 2013-11-20 2019-04-17 ローム株式会社 スイッチングデバイスおよび電子回路
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
JP6713825B2 (ja) 2016-05-18 2020-06-24 株式会社カネカ 片面金属張積層板の製造方法および両面金属張積層板の製造方法
US12040301B2 (en) * 2018-11-22 2024-07-16 Rohm Co., Ltd. Semiconductor device
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
US11075090B2 (en) * 2019-11-05 2021-07-27 Semiconductor Components Industries, Llc Semiconductor packages and related methods

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086756A (ja) 2001-09-11 2003-03-20 Denso Corp Ｉｃパッケージおよびその製造方法
JP2007288054A (ja) 2006-04-19 2007-11-01 Toyota Motor Corp パワーモジュール
JP2010129795A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
US20130337613A1 (en) 2011-07-20 2013-12-19 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
JP2016104862A (ja) 2015-12-04 2016-06-09 日立化成株式会社 樹脂組成物、樹脂シート、金属箔付き樹脂シート、樹脂硬化物シート、構造体、および動力用又は光源用半導体デバイス
JP2017108002A (ja) 2015-12-10 2017-06-15 トヨタ自動車株式会社 半導体モジュール
US20180102302A1 (en) 2016-10-12 2018-04-12 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet
JP2019041111A (ja) 2017-08-14 2019-03-14 東洋インキＳｃホールディングス株式会社 複合部材
JP2018032879A (ja) 2017-11-30 2018-03-01 トヨタ自動車株式会社 半導体モジュール
US20200227339A1 (en) 2019-01-15 2020-07-16 Infineon Technologies Ag Interface Material Having a Polymer Ceramic

Also Published As

Publication number Publication date
JP2022037398A (ja) 2022-03-09
US11488895B2 (en) 2022-11-01
US20220068772A1 (en) 2022-03-03
CN114121862A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5147678B2 (ja) 微細配線パッケージの製造方法
US8759156B2 (en) Method of producing laminated device
US20100155925A1 (en) Resin-sealed package and method of producing the same
WO2015053219A1 (ja) パワーモジュールおよびその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
US11388823B2 (en) Insulated metal substrate
JP2014165486A (ja) パワーデバイスモジュールとその製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP7463909B2 (ja) 半導体装置及びその製造方法
JP4842177B2 (ja) 回路基板及びパワーモジュール
KR20060070139A (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
TWM577178U (zh) 絕緣金屬基板
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP5146358B2 (ja) 電子装置
JP2011155078A (ja) 樹脂封止型電子装置およびその製造方法
CN108428689B (zh) 功率电子设备组件及其制造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
TWI753787B (zh) 絕緣金屬基板及其製造方法
JP3714286B2 (ja) 回路部品モジュールおよびその製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP3593708B2 (ja) 多層プリント配線板の製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7463909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150