JP5146358B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5146358B2
JP5146358B2 JP2009046008A JP2009046008A JP5146358B2 JP 5146358 B2 JP5146358 B2 JP 5146358B2 JP 2009046008 A JP2009046008 A JP 2009046008A JP 2009046008 A JP2009046008 A JP 2009046008A JP 5146358 B2 JP5146358 B2 JP 5146358B2
Authority
JP
Japan
Prior art keywords
substrate
stress relaxation
relaxation layer
mold resin
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009046008A
Other languages
English (en)
Other versions
JP2010199516A (ja
Inventor
賢吾 岡
匠 野村
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009046008A priority Critical patent/JP5146358B2/ja
Publication of JP2010199516A publication Critical patent/JP2010199516A/ja
Application granted granted Critical
Publication of JP5146358B2 publication Critical patent/JP5146358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、一面に電子部品が搭載された基板をモールド樹脂で封止してなる電子装置に関し、特に基板の他面をモールド樹脂より露出させた構成、いわゆるハーフモールド構造の電子装置に関する。
従来より、基板と、基板の一面に搭載された電子部品と、基板の一面に設けられ、基板の一面および電子部品を封止するモールド樹脂と、を備える電子装置が提案されている(特許文献1〜3参照)。このような電子装置においては、基板の両面をモールド樹脂で封止した構造、いわゆるフルモールド構造が一般的であった。
近年、電子装置の搭載環境の高温化などにより、電子装置の高放熱性が求められており、それに伴って、基板の他面すなわち電子部品が搭載されている一面とは反対側の基板の面をモールド樹脂より露出させる構造、いわゆるハーフモールド構造が採用されてきている。
この場合、基板としては、回路基板とヒートシンクとを積層した構成を採用し、この積層構造の基板において、基板の一面としての回路基板側の面に電子部品を搭載し、それとは反対側の基板の他面としてのヒートシンク側の面をモールド樹脂より露出させるのが一般的である。そして、このヒートシンク側の面がモールド樹脂より露出するため、放熱性が向上する。
しかしながら、ハーフモールド構造は、実質的に基板の一面側のみにモールド樹脂が密着する構成であるため、基板とモールド樹脂との熱膨張係数差やモールド樹脂の硬化・収縮により熱応力が発生し、この熱応力により、モールド樹脂の剥離やクラックが発生するという問題があった。
この点について、従来では、基板上の剥離を抑えるため、基板上にモールド樹脂との密着性の高いプライマーを塗布し、基板表面に、当該プライマーよりなる被膜を形成する構造が提案されている(特許文献4参照)。このプライマーは、基板とモールド樹脂との密着性を確保するとともに、これら両者の熱膨張係数差による応力を緩和する応力緩和層として機能する。
特開2004−119465号公報 特開2004−253415号公報 特開2003−218314号公報 特開2006−41071号公報
ところで、近年、車載用電子製品は、搭載環境が厳しいこと、製品体格の小型化などへの対応が必要なことから、これらに有効な手段の一つであるモールド封止構造の大型化が進んでいる。
この現状を鑑みて、本発明者はハーフモールド構造の大型化を図るべく、試作検討を行った。図5は、従来技術に基づいて本発明者が試作したハーフモールド構造の電子装置の概略断面図である。
この電子装置では、基板10は、接着剤13を介して接着された回路基板11とヒートシンク12との積層体として構成されている。この積層体としての基板10の一面すなわち回路基板11の面には、電子部品20、50が搭載されており、この基板10の一面および電子部品20、50はモールド樹脂30により封止されている。そして、基板10の他面すなわちヒートシンク12の面はモールド樹脂30より露出している。
また、基板10の外側にはリード40が配置されており、モールド樹脂30の内部にて、リード40と回路基板11とは、電子部品としてのボンディングワイヤ50により結線され、電気的に接続されている。そして、本発明者は、この試作品としての電子装置について、さらに検討を進めた。
図5に示されるように、ハーフモールド構造は、ヒートシンク12、回路基板11、モールド樹脂30といった異なる熱膨張率を有する部材の複数層からなる構造となっている。そのため、電子装置の周囲温度が変化すると、熱膨張率の差により、各部材の密着部に応力が集中する。そして、この応力は、装置のパッケージサイズすなわちモールド樹脂30の体格サイズが大きくなると増加する。
図6は、当該体格サイズ(図中では、モールド体格サイズと図示)に対する回路基板11とモールド樹脂30との間の密着部に発生する応力(図中では、回路基板上の応力比と図示)の変化を、現行の製品サイズ、その時の応力を1と規格化した時の比で表したものである。なお、この応力については、有限要素法による計算(FEM)によって、シミュレーションして求めた。
図6に示されるように、モールド樹脂30の体格サイズが大きくなるにつれて、当該密着部の応力が増加する。これは、当該応力が、基板10とモールド樹脂30との熱膨張率差に起因するため、当該体格サイズが大きくなると、それによる熱膨張・熱収縮の差も大きくなるためであると考えられる。そして、この応力の増加により、回路基板11とモールド樹脂30との間に剥離が発生するという問題に至る。
次に、本発明者は、上記密着部の応力について基板10上の位置による差異を、上記FEMシミュレーションによって調べた。図7は、回路基板11の端部から回路基板11の内側方向、つまり基板10の外周端部から中央部側の方向における発生応力の傾向を示したものである。
ここで、基板10上の位置としては、上記図5中に示されるように、基板10の外周端部を起点として基板10の中央部に向かう方向への距離x、すなわち基板端からの位置xを用いた。
そして、図7には、上記密着部の応力(図中では、回路基板上の応力比と図示)の当該基板端からの位置x(単位:mm)による依存性を示しており、基板の外周端部すなわちx=0のときの当該応力を1と規格化して示している。この図7に示されるように、基板10上にて発生する応力は、基板10の外周端部で高く、基板10の中央部に向かうほど低くなることがわかった。
また、本発明者は、図5に示される電子装置において、基板10の一面のうち電子部品20、50が配置されている部位よりも基板の外周端部側に位置する周辺部に、上記応力緩和層を形成し、検討を行った。
この応力緩和層は、基板10とモールド樹脂30との間に介在しこれら両者10、30の密着力を高めるものであり、従来と同様に、ポリイミドやポリアミドなどよりなるものを用いた。その結果を図8に示す。
図8は、応力緩和層の有無によるモールド樹脂30のせん断強度を、上記同様のFEMシミュレーションによって求めた結果を示すもので、当該応力緩和層が無い場合の、当該せん断強度を1と規格化して示している。
図8に示されるように、基板10とモールド樹脂30とを、応力緩和層を介して密着させると、応力緩和層が無い場合に比べて、せん断強度が大幅に向上し、両者の密着力、つまり、発生応力に対する耐剥離力が向上することがわかる。
そして、本発明者は、さらに検討を進め、基板10の一面のうち電子部品20、50の外側の周辺部に、上記応力緩和層を形成した構造において、当該応力緩和層によりモールド樹脂30に発生する応力の基板10上の位置に対する依存性を、上記同様のFEMシミュレーションによって調べた。その結果を図9に示す。
図9は、基板10の一面の周辺部に応力緩和層を形成した時のモールド樹脂30の発生応力が、当該応力緩和層の厚み(単位:μm)によりどのように変化するかを示したものである。ここで、モールド樹脂30の発生応力(図中では、モールド樹脂部発生応力と図示)は、相対値を示している。
図9中の実線で示す線1は、基板10の一面の外周端部寄りの応力緩和層の端部におけるモールド樹脂30の発生応力を示したもので、破線で示す線2は、基板10の一面の中央部寄りの応力緩和層の端部に隣り合う部位であってモールド樹脂30と基板10とが直接密着している部位におけるモールド樹脂30の発生応力を示したものである。なお、線1、線2における応力緩和層の厚みは横軸に表し、線1における発生応力は図中、左の縦軸に表し、線2における発生応力は図中、右の縦軸に表している。
図9の線1に示されるように、基板10の一面の外周端部寄りの応力緩和層の端部に密着するモールド樹脂30については、応力緩和層を形成することにより、当該モールド樹脂30の発生応力は低下し、かつ、応力緩和層の厚みを大きくすることで、その低減効果は高くなっている。
しかしながら、図9の線2に示されるように、基板10の一面の中央部寄りの応力緩和層の端部に隣り合う部位にて基板10と直接密着しているモールド樹脂30に発生する応力は、応力緩和層の厚みが大きくなるにつれて増加する傾向になることがわかった。
これは、モールド樹脂30に発生する応力は、応力緩和層の弾性的な変形により吸収されるが、その変形による応力が、基板10の一面の中央部寄りの応力緩和層の端部の隣にて当該応力緩和層無しで直接密着する基板10とモールド樹脂30に加わるためであると考えられる。そして、この変形による応力は緩和層の厚みが大きいほど大きくなることから、上記図9の線2に示される傾向が現れると考えられる。
このように、基板10の一面の周辺部に応力緩和層を形成した場合には、応力緩和層の厚さによっては、モールド樹脂30の剥離は、基板10の一面の外周端部寄りの応力緩和層の端部近傍で発生したり、基板10の一面の中央部寄りの応力緩和層の端部近傍で発生したりする。
本発明は、上記した問題に鑑みてなされたものであり、一面に電子部品が搭載された基板をモールド樹脂で封止し、基板の他面をモールド樹脂より露出させてなるハーフモールド構造の電子装置において、応力緩和層を付与したときに、応力緩和層によりモールド樹脂に発生する応力を基板内で極力均一に抑制するのに適した構成を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、モールド樹脂(30)で封止される基板(10)の一面のうち電子部品(20、50)が配置されている部位よりも外側の部位である周辺部に、モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)を設け、この応力緩和層(60)を、基板(10)の一面のみに設け、基板(10)の一面の当該周辺部とモールド樹脂(30)とを、応力緩和層(60)を介して密着させ、応力緩和層(60)を、基板(10)の一面の外周端部寄りの部位(61)が基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものとしたことを特徴とする。
それによれば、基板(10)の一面の周辺部に設けられた応力緩和層(60)において、基板(10)の一面の中央部寄りの部位(62)が薄く、基板(10)の一面の外周端部寄りの部位(61)が厚い構成となるので、応力緩和層(60)を付与したときに、基板(10)の一面の中央部側の応力緩和層(60)の端部にてモールド樹脂(30)に発生する応力、および、基板(10)の一面の外周端部側の応力緩和層(60)の端部近傍にてモールド樹脂(30)に発生する応力を、それぞれ小さく抑えることができる。よって、応力緩和層(60)によりモールド樹脂(30)に発生する応力を基板(10)内で極力均一に抑制するのに適した構成を実現することができる。
求項2に記載の発明では、モールド樹脂(30)で封止される基板(10)の一面のうち電子部品(20、50)が配置されている部位よりも外側の部位である周辺部に、モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)を設け、基板(10)の一面の当該周辺部とモールド樹脂(30)とを、応力緩和層(60)を介して密着させ、応力緩和層(60)を、基板(10)の一面の外周端部寄りの部位(61)が基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものとし、
基板(10)の一面のうち応力緩和層(60)における基板(10)の一面の外周端部寄りの部位(61)の直下に位置する部位を、応力緩和層(60)における基板(10)の一面の中央部寄りの部位(62)の直下に位置する部位に比べて凹んだ凹部(11a)とし、応力緩和層(60)における基板(10)の一面の外周端部寄りの部位(61)を、凹部(11a)に充填することにより、当該外周端部寄りの部位(61)の上面と、当該中央部寄りの部位(62)の上面とを、同一平面としたことを特徴とする
それによれば、上記請求項1と同様の効果を奏するとともに、基板(10)の一面上にて、応力緩和層(60)における厚い部分である基板(10)の一面の外周端部寄りの部位(61)が突出しないので、基板(10)の一面における電子部品(20、50)の実装が容易になるなどの利点がある。
また、請求項3に記載の発明のように、請求項1または2に記載の電子装置においては、応力緩和層(60)において、基板(10)の一面の外周端部寄りの部位(61)から基板(10)の一面の中央部寄りの部位(62)に向かって、膜厚が連続的に薄くなっているものとしてもよい。
それによれば、モールド樹脂(30)に発生する応力を、応力緩和層(60)における基板(10)の一面の中央部側の端部から外周端部側の端部に向かって連続的に小さくなったものにできるから、基板(10)の一面の中央部寄りの応力緩和層(60)の端部近傍で発生するモールド樹脂(30)の剥離を防止するうえで好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る電子装置を示す図であり、(a)は概略断面図、(b)は概略平面図である。 本発明の第2実施形態に係る電子装置の概略断面図である。 本発明の第3実施形態に係る電子装置の要部を示す概略断面図であり、(a)は第1の例、(b)は第2の例を示す。 本発明の第3実施形態に係る電子装置の要部を示す概略断面図である。 本発明者が試作した試作品としての電子装置の概略断面図である。 モールド体格サイズと回路基板上の応力比との関係を示す図である。 回路基板上の応力比の基板端からの位置による依存性を示す図である。 応力緩和層の有無によるモールド樹脂30のせん断強度を示す図である。 モールド樹脂部発生応力と応力緩和層の厚みとの関係を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置を示す図であり、(a)は概略断面図、(b)は一部を切り欠きした概略平面図である。
本実施形態の電子装置は、大きくは、板状の基板10と、基板10の一面(図1(a)中の上面)に搭載された電子部品20、50と、基板10の一面に設けられ基板10の一面および電子部品20、50を被覆して封止するモールド樹脂30とを備えており、基板10の他面(図1(a)中の下面)はモールド樹脂30より露出した構成、いわゆるハーフモールド構成を有している。
本実施形態では、基板10は回路基板11とヒートシンク12とを積層してなる積層体として構成されている。ここでは、回路基板11、ヒートシンク12ともに矩形板状であり、それらの積層体としての基板10も矩形板状をなしている。
ここでは、回路基板11は、アルミナからなるセラミック基板であり、熱膨張率が6〜8ppm/℃の一般的なものである。また、ヒートシンク12は、鉄や銅からなるもの、またはアルミナとシリカのいずれかを含むものであるが、好ましくは、アルミナとシリカの混合焼結体からなり、熱膨張率が8〜11ppm/℃であるものが挙げられる。
そして、回路基板11とヒートシンク12とは、樹脂などよりなる接着剤13を介して重ね合わされ、当該接着剤13により接着され固定されている。このような積層体としての基板10においては、電子部品20、50が搭載されている基板10の一面は回路基板11の部品搭載面であり、モールド樹脂30より露出している基板10の他面はヒートシンク12の放熱面である。
電子部品20、50は、基板10の一面上に搭載可能な実装部品20およびボンディングワイヤ50である。実装部品20としては、基板10の一面上に搭載できるものであれば、特に限定されないが、たとえばICチップ、ミニモールド部品、コンデンサ、ダイオード、抵抗素子などが挙げられる。
実装部品20は、回路基板11の部品搭載面上に搭載され、ダイボンド材やワイヤボンディングなどにより、回路基板11と電気的・機械的に接続されている。また、ボンディングワイヤ50は回路基板11の部品搭載面における図示しないランドなどに接続されている。
また、図1に示されるように、本実施形態では、回路基板11の外側にリード40が配置されている。このリード40は、銅などの導電性金属よりなるもので、回路基板11側の部位はモールド樹脂30に封止されてインナーリード部とされ、それとは反対側の部位はモールド樹脂30より突出したアウターリード部とされている。
そして、モールド樹脂30の内部にて、リード40のインナーリード部と回路基板11とは、ボンディングワイヤ50により結線され、電気的に接続されている。ここで、ボンディングワイヤ50は、金やアルミニウムなどの一般的なワイヤボンディングによって形成されるものである。
モールド樹脂30は、トランスファーモールド法などにより形成される一般的なものであり、たとえばエポキシ樹脂などよりなる。具体的には、モールド樹脂30は、熱硬化型のエポキシ系樹脂で、熱膨張率が9〜11ppm/℃である。
モールド樹脂30は、基板10の一面全体、ここでは回路基板11の部品搭載面の全体および電子部品20、50を封止しており、基板10の他面、ここではヒートシンク12の放熱面を露出させている。なお、図1(b)では、モールド樹脂30の半分を切り欠いてその内部構成を示している。
このような電子装置においては、リード40のアウターリード部にて外部との電気的接続が行われ、回路基板11は、ボンディングワイヤ50およびリード40を介して外部との電気信号のやり取りを行うようになっている。また、駆動時などに実装部品20および回路基板11にて発生する熱は、モールド樹脂30より露出しているヒートシンク12の放熱面より放熱されるようになっている。
そして、本実施形態においては、モールド樹脂30の内部にて、基板10の一面のうち電子部品20、50が配置されている部位よりも外側の部位、つまり基板10の外周端部側に位置する部位である周辺部には、応力緩和層60が設けられている。
ここでは応力緩和層60は、図1に示されるように、矩形をなす基板10の一面すなわち回路基板11の部品搭載面の周辺部にて、矩形枠状に配置されている。逆に言えば、回路基板11の部品搭載面の周辺部に設けられた応力緩和層60に取り囲まれた当該部品搭載面の内周部位に、電子部品20、50が配置されている。
なお、応力緩和層60は、後述のように塗布・硬化により形成されるものであるため、図1に示される応力緩和層60の位置よりも、さらに基板10の一面の中央部側に向かって、はみ出していてもよい。
つまり、応力緩和層60は、基板10の一面のうち電子部品20、50が配置されている部位よりも外側の周辺部に配置されていることは必須条件であるが、当該周辺部以外の部位にも、さらに応力緩和層60が配置されることを排除するものではない。
それゆえ、応力緩和層60は、たとえば基板10の一面の上記周辺部から中央部側へ拡がって電子部品20、50の表面を被覆するように設けられていてもよい。ここでは、図1に示されるように、ボンディングワイヤ50と回路基板11の部品搭載面との接合部は、応力緩和層60によって被覆されている。
そして、基板10の一面の周辺部とモールド樹脂30とは、この応力緩和層60を介して密着している。ここでは、回路基板11の部品搭載面の周辺部とモールド樹脂30とが、直接接触して密着しているのではなく、これらの間に応力緩和層60を介在させて密着している。
この応力緩和層60は、モールド樹脂30との密着性を有するものであることはもちろんであるが、モールド樹脂30よりも低いヤング率を有するものである。それにより、応力緩和層60は、基板10とモールド樹脂30との熱膨張率の差によりモールド樹脂30に発生する応力を緩和するようになっている。
そして、本実施形態では、応力緩和層60は、基板10の一面の外周端部寄りの部位61が基板10の一面の中央部寄りの部位(つまり電子部品20、50寄りの部位)62よりも膜厚が大きいものとされている。
つまり、応力緩和層60のうち基板10の一面の外周端部寄りの部位61は膜厚の大きい厚肉部61として構成され、基板10の一面の中央部寄りの部位62は膜厚の小さい薄肉部62として構成されている。
本実施形態では、図1(a)に示されるように、応力緩和層60の厚肉部61と薄肉部62は、同一平面である回路基板11の部品搭載面に設けられており、厚肉部61の上面は、それよりも薄い薄肉部62の上面に対して厚みの差分、基板10の一面上に突出している。
この応力緩和層60の物性等について、さらに述べる。上述したように、応力緩和層60はモールド樹脂30よりも低いヤング率を有するものであり、具体的には、応力緩和層60のヤング率は600〜1500MPa程度のものである。ヤング率は、材料の引っ張り/圧縮力に対する剛性の特性を示すものであるから、応力緩和層60はモールド樹脂30よりもたわみやすいものである。
また、図1(a)中には、応力緩和層60の各部の寸法w、t1、t2が示されている。特に限定するものではないが、これら各部寸法の一例を述べると、応力緩和層60の幅wは0.5mm以上とし、応力緩和層60の薄肉部62の厚みt2は、1μm以上とし、厚肉部61の厚みt1は10μm以上とする。
また、本実施形態では、図1に示されるように、電子部品であるボンディングワイヤ50と基板10の一面との接合部にも、応力緩和層60が配置されているが、このボンディングワイヤ50と基板10の一面との接合部に接触する応力緩和層60は、薄肉部62であることが必要である。
このことは、電子部品である実装部品20と基板10の一面との接合部についても同様である。たとえば、実装部品20と基板10とをはんだや導電性接着剤などのダイボンド材で接合した場合には、応力緩和層のうちダイボンド材に接触する部位は、薄肉部62とする。
つまり、本実施形態において、基板10の一面に搭載されている電子部品20、50と基板10との接合部に応力緩和層60が接触している構造の場合には、当該接合部に接触している応力緩和層60は、厚肉部61よりも薄い薄肉部62とする。具体的には、薄肉部62の厚みは10μmよりも小さいものである。
このことは、基板10の一面のうち電子部品20、50が配置されている部位よりも外側の周辺部に設けられた応力緩和層60において、基板10の一面の外周端部寄りに厚肉部61を設け、基板10の一面の中央部寄りに薄肉部62を設けた構成とすることによって、同時に実現されている。
電子部品20、50と基板10との接合部に直接接触する応力緩和層60の厚みを、大きくした場合には、当該接合部における剥離等が発生しやすい。これは、上述したように、モールド樹脂30に発生する応力は、応力緩和層60の弾性的な変形により吸収されるためで、その変形は応力緩和層60が厚いほど大きくなることによる。
その点、本実施形態では、電子部品20、50と基板10との接合部に接触している応力緩和層60を、薄肉部62としているので、応力緩和層60の上記変形度合が小さくなり、当該接合部における剥離等が極力防止される。具体的には、回路基板11とボンディングワイヤ50との接続部の断線や、ダイボンド材による実装部品20と回路基板11との接合部の剥離などが防止される。
また、応力緩和層60は、熱膨張率が、たとえば30〜200ppm/℃、好ましくは、50〜80ppm/℃程度のものであり、ヤング率が600〜1500MPa、Tgが120℃以上のものである。そのような応力緩和層60としては、たとえば熱可塑性ポリエーテルアミドなどの高分子樹脂からなるものが挙げられる。
そして、上記高分子樹脂をビス(2−メトキシエチル)エーテル(ジグライム)やN−メチル−2−ピロリドン(NMP)などの溶剤に溶解させた溶液を作製し、これをディスペンスや印刷などにより基板10の一面に塗布し、これを硬化させることにより、応力緩和層60は基板10の一面上に形成される。
ここで、応力緩和層60として厚みの異なる厚肉部61と薄肉部62を形成する方法としては、たとえば、厚肉部61に粘度の高い材料を用い、薄肉部62に粘度の低い材料を用い、上記塗布・硬化を行う方法が挙げられる。または、厚肉部61については複数回、塗布・硬化を繰り返し、厚肉部61を2層以上の層で構成されたものとすることで、厚みを大きくしてもよい。
この応力緩和層60によれば、基板10の一面である回路基板11の部品搭載面の周辺部に発生する熱応力が、緩和されるようになっている。具体的には、使用時等の温度変化によって回路基板11とモールド樹脂30との熱膨張係数差により発生する応力、および、後述する樹脂封止工程においてモールド樹脂30の硬化・収縮により発生する応力が、応力緩和層60により緩和される。
また、本実施形態によれば、基板10の一面の周辺部に設けられた応力緩和層60において、基板10の一面の中央部寄りの部位を薄肉部62とすることで比較的薄くできるので、上記図9に示されるように、応力緩和層60のうち基板10の一面の中央部側の端部にてモールド樹脂30に発生する応力を、小さく抑えることができる。
また、本実施形態によれば、基板10の一面の周辺部に設けられた応力緩和層60において、基板10の一面の外周端部寄りの部位を厚肉部61とすることで比較的厚くできるので、応力緩和層60のうち基板10の一面の外周端部側の端部近傍にてモールド樹脂30に発生する応力を、小さく抑えることができる。
よって、本実施形態によれば、ハーフモールド構造の電子装置において、応力緩和層60を付与したときに、当該応力緩和層60によりモールド樹脂30に発生する応力を基板10内で極力均一に抑制するのに適した構成が実現される。
次に、本実施形態の電子装置の製造方法について述べる。まず、回路基板11の部品搭載面に、導電性接着剤やはんだなどのダイボンド材を印刷などにより配置し、その上に実装部品20を搭載・固定した後、実装部品20のうちワイヤボンディングが必要なものについて回路基板11との間でワイヤボンディングを行う。
一方で、回路基板11とヒートシンク12とを、接着剤13を介して重ね合わせ、接着剤13を硬化させることにより、回路基板11とヒートシンク12とを接着剤13で固定する。
次に、応力緩和層60を、上述したようにディスペンスや印刷により回路基板11の部品搭載面の周辺部に塗布して配設する。そして、これを乾燥・硬化することにより応力緩和層60を形成する。
次に、上記図1に示されるように、回路基板11の部品搭載面とリード40との間でワイヤボンディングを行い、回路基板11とリード40とをボンディングワイヤ50により結線する。その後、このものを図示しない金型に投入し、モールド樹脂30による封止を行えば、本実施形態の電子装置が完成する。
(第2実施形態)
図2は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図2に示されるように、本実施形態においても、応力緩和層60は、基板10の一面のうち電子部品20、50が配置されている部位よりも外側の周辺部に配置されており、応力緩和層60のうち基板10の一面の外周端部寄りの厚肉部61は、基板10の一面の中央部寄りの薄肉部62よりも膜厚が厚く構成されている。
ここで、上記第1実施形態では(上記図1参照)、回路基板11の部品搭載面において、薄肉部62の外側に1個の環状の厚肉部61が設けられていたが、本実施形態では、薄肉部62の外側に2個の環状の厚肉部61が設けられている。
ここでは、2個の厚肉部61は、薄肉部62側から外側に向かって順次設けられており、薄肉部62側(つまり内側)の環状の厚肉部61の外側に、もう1個の環状の厚肉部61が配置されている。
このように、応力緩和層60の厚肉部61は、2個あってもよいが、3個以上の複数個あってもよい。3個の場合には、たとえば、図2における2個の厚肉部61のさらに内周側、もしくは、さらに外周側に、もう1個の環状の厚肉部を配置してやればよい。
(第3実施形態)
図3は、本発明の第3実施形態に係る電子装置における応力緩和層60の厚肉部61および薄肉部62、すなわち同電子装置の要部を示す概略断面図であり、(a)は第1の例、(b)は第2の例を示す。
上記実施形態では、応力緩和層60における厚肉部61と薄肉部62との段差は、応力緩和層60により構成されていたが、これに限定されるものではなく、図3に示されるように、厚肉部61を基板端部に埋設した構造でもよい。
すなわち、本実施形態では、図3に示されるように、モールド樹脂30で封止される面である基板10の一面のうち応力緩和層60における厚肉部61の直下に位置する部位は、凹部11aとされている。この凹部11aは、回路基板11の部品搭載面のうち応力緩和層60における薄肉部62の直下に位置する部位に比べて凹んだものである。
ここで、図3(a)に示される第1の例では、凹部11aは、回路基板11の部品搭載面と端面とのなす角部を断面矩形状に除去したものであり、図3(b)に示される第2の例では、凹部11aは当該角部を面取りした形状をなすものである。
そして、これら凹部11aは、厚肉部61に応じて回路基板11の外周端部に環状に設けられている。このような凹部11aは、プレス加工や切削加工などにより形成される。また、回路基板11が多層基板である場合には、凹部11aの部分にて表層側の層の一部を除去した構成としてもよい。
そして、応力緩和層60における厚肉部61は、凹部11aに充填されている。上記実施形態では、回路基板11の搭載面上における厚肉部61の上面と薄肉部61の上面との間には、実質的にこれら両部61、62の厚みの差分に相当する段差が存在したが、本実施形態では、厚肉部61の上面と薄肉部62の上面とは、同一平面とされている。
つまり、基板10の一面の凹部11aの深さが応力緩和層60の厚肉部61と薄肉部62との厚みの差分に相当するものであり、厚肉部61の下部が凹部11aに入り込んでおり、この凹部11aによる段差が、そのまま厚肉部61と薄肉部62との段差を構成している。
このように、本実施形態では、応力緩和層60の表面下に厚肉部61と薄肉部62との段差を有する構成とされており、それにより、基板10の一面ここでは回路基板11の搭載面上における応力緩和層60の表面は、厚肉部61と薄肉部62とで同一高さ、つまり、厚肉部61と薄肉部62とで段差を持たずに平坦面とされている。
そして、本実施形態によれば、回路基板11の部品搭載面上にて、応力緩和層60における厚い部分である厚肉部61が突出しないので、回路基板11上への電子部品20、50の実装が容易になるなどの利点がある。
たとえば、回路基板11に実装部品20をダイボンド実装するとき、当該ダイボンド材を印刷などにより回路基板11の部品搭載面に塗布するが、このとき、応力緩和層60の厚肉部61が突出していると、印刷マスクの配置が難しくなる等、当該印刷が行いにくくなる。その点、回路基板11の部品搭載面にそのような突出部が無ければ、当該印刷性が向上し、部品の実装性の向上につながる。
(第4実施形態)
図4は、本発明の第4実施形態に係る電子装置における応力緩和層60の厚肉部61および薄肉部62、すなわち同電子装置の要部を示す概略断面図である。
上記各実施形態においては、応力緩和層60において厚肉部61と薄肉部62との間には、段差が存在し、これら両部61、62の厚さは不連続的に変化していた。それに対して、本実施形態では、図4に示されるように、応力緩和層60において、基板10の一面の外周端部寄りの部位である厚肉部61から基板10の一面の中央部寄りの部位である薄肉部62に向かって、膜厚が連続的に薄くなっている。
つまり、本実施形態においては、応力緩和層60の上面は、厚肉部61から薄肉部62に向かって傾斜したテーパ面とされており、それにより、厚肉部61から薄肉部62に向かって応力緩和層60の膜厚が連続的に薄くなっている。ここで、厚肉部61は、応力緩和層60における最大膜厚の部分であり、この最大膜厚の部分から連続的に薄くなっている部分が薄肉部62である。
そして、本実施形態によれば、モールド樹脂30に発生する応力を、応力緩和層60における基板10の一面の中央部側の端部から外周端部側の端部に向かって連続的に小さくなったものにできる。そのため、基板10の一面の中央部寄りの応力緩和層60の端部近傍で発生するモールド樹脂30の剥離を防止するという点で、より好ましい構成が実現される。
なお、上記第3実施形態においても、厚肉部61と薄肉部62との間に位置する凹部11aの側面を、凹部11aの底部側から開口部側に向かって拡がるテーパ状の傾斜面とすれば、本第4実施形態のように、厚肉部61から薄肉部62に向かって膜厚が連続的に薄くなっている構成を有する応力緩和層60が実現される。
(他の実施形態)
なお、回路基板11としては、上記実施形態のようなセラミック基板に限定されるものではなく、たとえばプリント基板などであってもよい。また、基板10の一面に搭載される電子部品の数や配置などについては、上記図示された形態以外にも、種々の形態が可能である。また、基板10とリード40との接続はワイヤボンディングでなくてもよく、たとえば、はんだやバンプなどによる接合であってもよい。
また、電子装置としては、ハーフモールド構造のものであればよく、たとえば板状の基板10としては、回路基板11とヒートシンク12との積層体に限定されるものではない。たとえば、基板10としては、複数の回路基板同士やヒートシンク同士が積層されたものであってもよい。
また、基板10としては、たとえば回路基板単体であってもよく、この場合、回路基板における電子部品が搭載される一面とは反対側の他面がモールド樹脂より露出すればよい。さらに、基板としては、回路基板単体の場合と同様に、ヒートシンク単体やリードフレームのアイランド単体であってもよい。
また、モールド樹脂30より露出する基板10の他面には、モールド樹脂30内とは別に、ICチップやコンデンサ、抵抗素子などの他の電子部品が搭載されていてもかまわない。
10 基板
11 回路基板
11a 凹部
12 ヒートシンク
20 電子部品としての実装部品
30 モールド樹脂
50 電子部品としてのボンディングワイヤ
60 応力緩和層
61 応力緩和層における基板の一面の外周端部寄りの部位としての厚肉部
62 応力緩和層における基板の一面の中央部寄りの部位としての薄肉部

Claims (3)

  1. 板状の基板(10)と、
    前記基板(10)の一面に搭載された電子部品(20、50)と、
    前記基板(10)の一面に設けられ、前記基板(10)の一面および前記電子部品(20、50)を被覆して封止するモールド樹脂(30)と、を備え、
    前記基板(10)の他面は前記モールド樹脂(30)より露出する電子装置において、
    前記基板(10)の一面のうち前記電子部品(20、50)が配置されている部位よりも外側の部位である周辺部には、前記モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)が設けられており、
    前記応力緩和層(60)は、前記基板(10)の一面のみに設けられており、
    前記基板(10)の一面の前記周辺部と前記モールド樹脂(30)とは、前記応力緩和層(60)を介して密着しており、
    前記応力緩和層(60)は、前記基板(10)の一面の外周端部寄りの部位(61)が前記基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものであることを特徴とする電子装置。
  2. 板状の基板(10)と、
    前記基板(10)の一面に搭載された電子部品(20、50)と、
    前記基板(10)の一面に設けられ、前記基板(10)の一面および前記電子部品(20、50)を被覆して封止するモールド樹脂(30)と、を備え、
    前記基板(10)の他面は前記モールド樹脂(30)より露出する電子装置において、
    前記基板(10)の一面のうち前記電子部品(20、50)が配置されている部位よりも外側の部位である周辺部には、前記モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)が設けられており、
    前記基板(10)の一面の前記周辺部と前記モールド樹脂(30)とは、前記応力緩和層(60)を介して密着しており、
    前記応力緩和層(60)は、前記基板(10)の一面の外周端部寄りの部位(61)が前記基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものであり、
    前記基板(10)の一面のうち前記応力緩和層(60)における前記基板(10)の一面の外周端部寄りの部位(61)の直下に位置する部位は、前記応力緩和層(60)における前記基板(10)の一面の中央部寄りの部位(62)の直下に位置する部位に比べて凹んだ凹部(11a)とされており、
    前記応力緩和層(60)における前記基板(10)の一面の外周端部寄りの部位(61)は、前記凹部(11a)に充填されることにより、当該外周端部寄りの部位(61)の上面と、前記中央部寄りの部位(62)の上面とは、同一平面とされていることを特徴とする電子装置。
  3. 前記応力緩和層(60)において、前記基板(10)の一面の外周端部寄りの部位(61)から前記基板(10)の一面の中央部寄りの部位(62)に向かって、膜厚が連続的に薄くなっていることを特徴とする請求項1または2に記載の電子装置。
JP2009046008A 2009-02-27 2009-02-27 電子装置 Expired - Fee Related JP5146358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009046008A JP5146358B2 (ja) 2009-02-27 2009-02-27 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009046008A JP5146358B2 (ja) 2009-02-27 2009-02-27 電子装置

Publications (2)

Publication Number Publication Date
JP2010199516A JP2010199516A (ja) 2010-09-09
JP5146358B2 true JP5146358B2 (ja) 2013-02-20

Family

ID=42823907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009046008A Expired - Fee Related JP5146358B2 (ja) 2009-02-27 2009-02-27 電子装置

Country Status (1)

Country Link
JP (1) JP5146358B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6041795B2 (ja) * 2013-12-10 2016-12-14 三菱電機株式会社 半導体装置
JP5955911B2 (ja) * 2014-08-27 2016-07-20 株式会社ジェイデバイス 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606558B2 (ja) * 1977-11-17 1985-02-19 三菱電機株式会社 電子部品の樹脂パツケ−ジ法
JP2579222Y2 (ja) * 1993-10-15 1998-08-20 サンケン電気株式会社 樹脂封止型回路装置
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP5071719B2 (ja) * 2008-02-18 2012-11-14 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2010199516A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5088138B2 (ja) 実装基板および電子機器
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9087781B2 (en) Semiconductor device and method of manufacturing the same
JP6266168B2 (ja) 半導体装置
KR100758761B1 (ko) 회로 장치 및 그 제조 방법
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
US20160043024A1 (en) Printed wiring board and semiconductor package
JP4967701B2 (ja) 電力半導体装置
JP6031642B2 (ja) パワーモジュールとその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP5146358B2 (ja) 電子装置
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP5621712B2 (ja) 半導体チップ
JP5556007B2 (ja) 電子装置
JP5035356B2 (ja) 樹脂封止型電子装置およびその製造方法
JP4942452B2 (ja) 回路装置
JP3951462B2 (ja) 電子部品実装体及びその製造方法
JP2009021338A (ja) 配線基板およびその製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2011003818A (ja) モールドパッケージ
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
KR20160084143A (ko) 전자소자 내장기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R151 Written notification of patent or utility model registration

Ref document number: 5146358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees