JP5146358B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP5146358B2 JP5146358B2 JP2009046008A JP2009046008A JP5146358B2 JP 5146358 B2 JP5146358 B2 JP 5146358B2 JP 2009046008 A JP2009046008 A JP 2009046008A JP 2009046008 A JP2009046008 A JP 2009046008A JP 5146358 B2 JP5146358 B2 JP 5146358B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stress relaxation
- relaxation layer
- mold resin
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
基板(10)の一面のうち応力緩和層(60)における基板(10)の一面の外周端部寄りの部位(61)の直下に位置する部位を、応力緩和層(60)における基板(10)の一面の中央部寄りの部位(62)の直下に位置する部位に比べて凹んだ凹部(11a)とし、応力緩和層(60)における基板(10)の一面の外周端部寄りの部位(61)を、凹部(11a)に充填することにより、当該外周端部寄りの部位(61)の上面と、当該中央部寄りの部位(62)の上面とを、同一平面としたことを特徴とする。
図1は、本発明の第1実施形態に係る電子装置を示す図であり、(a)は概略断面図、(b)は一部を切り欠きした概略平面図である。
図2は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図3は、本発明の第3実施形態に係る電子装置における応力緩和層60の厚肉部61および薄肉部62、すなわち同電子装置の要部を示す概略断面図であり、(a)は第1の例、(b)は第2の例を示す。
図4は、本発明の第4実施形態に係る電子装置における応力緩和層60の厚肉部61および薄肉部62、すなわち同電子装置の要部を示す概略断面図である。
なお、回路基板11としては、上記実施形態のようなセラミック基板に限定されるものではなく、たとえばプリント基板などであってもよい。また、基板10の一面に搭載される電子部品の数や配置などについては、上記図示された形態以外にも、種々の形態が可能である。また、基板10とリード40との接続はワイヤボンディングでなくてもよく、たとえば、はんだやバンプなどによる接合であってもよい。
11 回路基板
11a 凹部
12 ヒートシンク
20 電子部品としての実装部品
30 モールド樹脂
50 電子部品としてのボンディングワイヤ
60 応力緩和層
61 応力緩和層における基板の一面の外周端部寄りの部位としての厚肉部
62 応力緩和層における基板の一面の中央部寄りの部位としての薄肉部
Claims (3)
- 板状の基板(10)と、
前記基板(10)の一面に搭載された電子部品(20、50)と、
前記基板(10)の一面に設けられ、前記基板(10)の一面および前記電子部品(20、50)を被覆して封止するモールド樹脂(30)と、を備え、
前記基板(10)の他面は前記モールド樹脂(30)より露出する電子装置において、
前記基板(10)の一面のうち前記電子部品(20、50)が配置されている部位よりも外側の部位である周辺部には、前記モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)が設けられており、
前記応力緩和層(60)は、前記基板(10)の一面のみに設けられており、
前記基板(10)の一面の前記周辺部と前記モールド樹脂(30)とは、前記応力緩和層(60)を介して密着しており、
前記応力緩和層(60)は、前記基板(10)の一面の外周端部寄りの部位(61)が前記基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものであることを特徴とする電子装置。 - 板状の基板(10)と、
前記基板(10)の一面に搭載された電子部品(20、50)と、
前記基板(10)の一面に設けられ、前記基板(10)の一面および前記電子部品(20、50)を被覆して封止するモールド樹脂(30)と、を備え、
前記基板(10)の他面は前記モールド樹脂(30)より露出する電子装置において、
前記基板(10)の一面のうち前記電子部品(20、50)が配置されている部位よりも外側の部位である周辺部には、前記モールド樹脂(30)よりも低いヤング率を有する応力緩和層(60)が設けられており、
前記基板(10)の一面の前記周辺部と前記モールド樹脂(30)とは、前記応力緩和層(60)を介して密着しており、
前記応力緩和層(60)は、前記基板(10)の一面の外周端部寄りの部位(61)が前記基板(10)の一面の中央部寄りの部位(62)よりも膜厚が大きいものであり、
前記基板(10)の一面のうち前記応力緩和層(60)における前記基板(10)の一面の外周端部寄りの部位(61)の直下に位置する部位は、前記応力緩和層(60)における前記基板(10)の一面の中央部寄りの部位(62)の直下に位置する部位に比べて凹んだ凹部(11a)とされており、
前記応力緩和層(60)における前記基板(10)の一面の外周端部寄りの部位(61)は、前記凹部(11a)に充填されることにより、当該外周端部寄りの部位(61)の上面と、前記中央部寄りの部位(62)の上面とは、同一平面とされていることを特徴とする電子装置。 - 前記応力緩和層(60)において、前記基板(10)の一面の外周端部寄りの部位(61)から前記基板(10)の一面の中央部寄りの部位(62)に向かって、膜厚が連続的に薄くなっていることを特徴とする請求項1または2に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009046008A JP5146358B2 (ja) | 2009-02-27 | 2009-02-27 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009046008A JP5146358B2 (ja) | 2009-02-27 | 2009-02-27 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199516A JP2010199516A (ja) | 2010-09-09 |
JP5146358B2 true JP5146358B2 (ja) | 2013-02-20 |
Family
ID=42823907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009046008A Expired - Fee Related JP5146358B2 (ja) | 2009-02-27 | 2009-02-27 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5146358B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6041795B2 (ja) * | 2013-12-10 | 2016-12-14 | 三菱電機株式会社 | 半導体装置 |
JP5955911B2 (ja) * | 2014-08-27 | 2016-07-20 | 株式会社ジェイデバイス | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS606558B2 (ja) * | 1977-11-17 | 1985-02-19 | 三菱電機株式会社 | 電子部品の樹脂パツケ−ジ法 |
JP2579222Y2 (ja) * | 1993-10-15 | 1998-08-20 | サンケン電気株式会社 | 樹脂封止型回路装置 |
JP2002076197A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体装置用基板及び半導体装置 |
JP2006179538A (ja) * | 2004-12-21 | 2006-07-06 | Hitachi Ltd | 半導体パワーモジュール |
JP5071719B2 (ja) * | 2008-02-18 | 2012-11-14 | 三菱電機株式会社 | 電力用半導体装置 |
-
2009
- 2009-02-27 JP JP2009046008A patent/JP5146358B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010199516A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5088138B2 (ja) | 実装基板および電子機器 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
US9087781B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6266168B2 (ja) | 半導体装置 | |
KR100758761B1 (ko) | 회로 장치 및 그 제조 방법 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
US20160043024A1 (en) | Printed wiring board and semiconductor package | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP6031642B2 (ja) | パワーモジュールとその製造方法 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP5146358B2 (ja) | 電子装置 | |
KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
JP5621712B2 (ja) | 半導体チップ | |
JP5556007B2 (ja) | 電子装置 | |
JP5035356B2 (ja) | 樹脂封止型電子装置およびその製造方法 | |
JP4942452B2 (ja) | 回路装置 | |
JP3951462B2 (ja) | 電子部品実装体及びその製造方法 | |
JP2009021338A (ja) | 配線基板およびその製造方法 | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
JP2011003818A (ja) | モールドパッケージ | |
US7119423B2 (en) | Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument | |
KR20160084143A (ko) | 전자소자 내장기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5146358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |