JP5088138B2 - 実装基板および電子機器 - Google Patents

実装基板および電子機器 Download PDF

Info

Publication number
JP5088138B2
JP5088138B2 JP2007545204A JP2007545204A JP5088138B2 JP 5088138 B2 JP5088138 B2 JP 5088138B2 JP 2007545204 A JP2007545204 A JP 2007545204A JP 2007545204 A JP2007545204 A JP 2007545204A JP 5088138 B2 JP5088138 B2 JP 5088138B2
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
curved
wiring
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007545204A
Other languages
English (en)
Other versions
JPWO2007058096A1 (ja
Inventor
真司 渡邉
伸弘 三上
淳哉 佐藤
健一郎 藤井
勝巳 阿部
篤昌 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007545204A priority Critical patent/JP5088138B2/ja
Publication of JPWO2007058096A1 publication Critical patent/JPWO2007058096A1/ja
Application granted granted Critical
Publication of JP5088138B2 publication Critical patent/JP5088138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、配線基板に電子部品を実装した実装基板および電子機器に関し、特に、曲面化された配線基板を有する実装基板および電子機器に関する。
近年、携帯電話に代表される携帯機器が活況を呈しており、その高機能化、高性能化とともに機器のデザイン性が重要視されてきており、使い勝手や見栄えを向上させる目的で筐体形状に曲面が多用されつつある。
しかしながら、携帯機器の筐体内に実装される従来の実装基板は、半導体パッケージ等の電子部品が平坦な基板上に搭載されて構成されていることから、多様な曲面で構成された筐体内に効率よく配置することは困難であった。そのため、デザインを優先すると、機器サイズが大きくなる等の課題があることから、必然的にデザイン面で妥協せざるを得ないことが多々発生しており、筐体内の部品配置効率に優れている筐体の曲面に合わせた曲面を有する基板の実用化が強く望まれている。
一方、小型化が要求される携帯機器に適した半導体パッケージとしては、例えば、特許文献１に記載されているようなＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Package）、あるいはＷＬ-ＣＳＰ（Wafer Level Chip Size Package ）と呼ばれるパッケージの底面に接続端子として格子状にはんだボールを配した図１７に示すような半導体パッケージ（半導体装置）が挙げられ、狭占有エリアで、より多くの端子が配置できるという理由から広く使われている。
これら半導体パッケージの基板への実装方法としては、メタルマスクを使用して、基板のパッド上にクリームはんだを印刷し、半導体パッケージを搭載した後、リフローによりはんだを溶融させて機械的かつ電気的な接続を得る方法が採用されている。
特許第３３９５１６４号明細書（図１） 特開２００３−３１８２１８号公報（図２）
しかしながら、これら平坦な基板への搭載を前提とした半導体パッケージを、曲面で構成された基板上に実装する際には、半導体パッケージのサイズ、あるいは曲面の曲率に応じて、はんだ接続不良が発生するという課題を有している。
例えば、図１８に示したような凸曲面の基板２０３上への実装では、半導体パッケージ２０１の外周部ではんだボール２０２と基板２０３のパッド２０４との距離が大きくなる。また、図１９に示したような凹曲面への実装では、半導体パッケージ２０１の中心部でのはんだボール２０２と基板２０３との距離が大きくなる。図１８および図１９のように、何れの方向に曲率を持った基板２０３においても、その基板２０３の曲率が大きいほど、また半導体パッケージ２０１のサイズが大きいほど、はんだボール２０２と基板２０３のパッド２０４が接触しない端子が発生しやすくなり、はんだ接続不良に至る。
このように、従来の半導体パッケージを曲面基板へ実装する場合においては、半導体パッケージのはんだボールと基板のパッドとが接触しないことに起因したはんだ接続不良が発生することから、曲面で構成された基板に半導体パッケージを実装することはできなかった。
そこで、特許文献１のような半導体パッケージを実装する際に発生する接続不良の課題を解決する手段として、チップを基板の曲率に合わせて湾曲させ、曲面に倣わせたまま、接合することで接続不良の発生を防止する方法が特許文献２において提案されている（図２０参照）。
しかしながら、このようにチップを湾曲させた場合、チップの回路面に歪が生じることから、チップ表面に構成された微細回路が破壊される、あるいは電気特性が変化するという課題がある。特に、アナログ回路では、微小な歪によっても電気特性が大きく変化し、この電気特性変化はシステム全体の性能に影響を及ぼすことから、チップの回路面に加わる応力を最小限とすることが強く望まれている。
更に、近年では、高速化を目的とした脆弱な絶縁膜（low-k膜等）が採用されており、一般的な平面パッケージにおいても、より低応力な封止材料、あるいは構造等が検討されており、如何に低応力化を図るかが重要な課題となっている。例えば、半導体パッケージの実装工程においても、基板に実装する際に加わるリフロー熱負荷時に、如何に半導体パッケージの反りを抑制し、実装後の半導体パッケージ内のチップへ加わる応力を最小化するかといった工夫が必要とされている。
以上のように、チップを湾曲させる特許文献２に提案されている方法においては、チップに加わる応力の抑制が要求される電気的な特性変化が大きいアナログ回路や、高速動作を目的として脆弱な絶縁膜で構成された半導体パッケージ、あるいは半導体チップには適用できないという課題があった。
本発明の主な課題は、半導体パッケージを曲面基板に実装する場合において、半導体パッケージに加わる応力を抑制可能にすることである。
本発明の第１の視点においては、少なくとも一部に曲面を有する曲面基板であって、少なくとも一部に曲面を有する基材と、前記基材の少なくとも凸面側の一部に接して配設された絶縁層と、を備え、前記絶縁層は、上面が平坦に形成された台座部を有し、前記台座部内には電子部品が備えられ、前記基材の表面に対して垂直方向の前記絶縁層の厚さは、前記台座部の中央部と前記台座部の端部とにおいて異なり、前記台座部の平坦面上には、半導体パッケージ又は電子部品を搭載するための複数の第１パッド部が配設される。
本発明の第２の視点においては、少なくとも一部に曲面を有する曲面基板であって、少なくとも一部に曲面を有する基材と、前記基材の少なくとも一部に接して配設された絶縁層と、を備え、前記絶縁層は、上面が平坦に形成された台座部を有し、前記絶縁層は、前記台座部と隣り合った部位に表面が平坦な肩部を有し、前記肩部の平坦面は、前記基材の曲面部位の接線と平行であり、前記基材の表面に対して垂直方向の前記絶縁層の厚さは、前記台座部の中央部と前記台座部の端部とにおいて異なり、前記台座部の平坦面上には、半導体パッケージ又は電子部品を搭載するための複数の第１パッド部が配設される。
本発明の第３の視点においては、実装基板において、前記曲面基板と、前記曲面基板に配設された前記第１パッド部上に搭載された半導体パッケージと、を備える。
本発明の第４の視点においては、実装基板において、前記曲面基板と、前記絶縁層内に実装される半導体パッケージと、を備える。
本発明（請求項１−１３）によれば、半導体パッケージ又は電子部品と接続される基板上の第１パッド部を平面状に構成した局所的な平坦部を有する曲面基板としたことにより、半導体パッケージ又は電子部品の曲面基板上への実装を、一般的な平面状の基板に実装する場合と同様に、平面状に配されたパッドに実装することが可能となる。そのため、図１８、１９に示したような、ＢＧＡに代表される従来の一般的な半導体パッケージを曲面基板に実装する際に発生するはんだ接続不良を抑制できる。また、半導体チップを湾曲させて実装する必要もないことから、半導体パッケージ内に内包された半導体チップへの応力が発生しない曲面基板への半導体パッケージの実装が実現できる。
本発明の実施形態１に係る実装基板の構成を模式的に示した断面図である。 本発明の実施形態１に係る実装基板における曲面基板の構成を模式的に示した断面図である。 本発明の実施形態１に係る実装基板における基材の第１の曲面形状を模式的に示した（Ａ）上面図、（Ｂ）Ｘ−Ｘ´間の断面図、（Ｃ）Ｙ−Ｙ´間の断面図である。 本発明の実施形態１に係る実装基板における基材の第２の曲面形状を模式的に示した（Ａ）上面図、（Ｂ）Ｘ−Ｘ´間の断面図、（Ｃ）Ｙ−Ｙ´間の断面図である。 本発明の実施形態１に係る実装基板の第１の製造方法を模式的に示した工程断面図である。 本発明の実施形態１に係る実装基板の第２の製造方法を模式的に示した工程断面図である。 本発明の実施形態２に係る実装基板の構成を模式的に示した断面図である。 本発明の実施形態２に係る実装基板の製造方法を模式的に示した工程断面図である。 本発明の実施形態３に係る実装基板の構成を模式的に示した断面図である。 本発明の実施形態３に係る実装基板の製造方法を模式的に示した工程断面図である。 本発明の実施形態４に係る実装基板の構成を模式的に示した断面図である。 本発明の実施形態４に係る実装基板の製造方法を模式的に示した工程断面図である。 本発明の実施形態５に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。 本発明の実施形態６に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。 本発明の実施形態７に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。 本発明の実施形態８に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。 従来例１に係る半導体パッケージの構成を模式的に示した断面図である。 従来例２に係る実装基板であって曲面基板の凸面側に半導体パッケージを実装したときの断面図である。 従来例３に係る実装基板であって曲面基板の凹面側に半導体パッケージを実装したときの断面図である。 従来例４に係る半導体パッケージの製造方法を模式的に示した工程断面図である。
符号の説明
１ 実装基板
１０ 曲面基板（配線基板）
１１ 基材
１２ 配線層
１３ 絶縁層
１３ａ 台座部
１３ｂ 肩部
１３ｃ 凹部
１４ ビア
１５ 配線層
１５ａ、１５ｂ パッド部
１６ 第２絶縁層
２０ 半導体パッケージ
２１ 外部端子
３０ はんだボール
４０、４１、４２、４３、４４ プレス型
５０ 電子部品
６０ 曲面基板
６１ 配線基板
６１ａ 絶縁層
６１ｂ 配線層
６１ｃ ビア
６１ｄ 配線層
６２ 台座部
６３ 配線層（配線パターン）
６３ａ パッド部
１１０ 半導体装置
１１２ 基板
１１４ 半導体チップ
１１６ バンプ
１１８ 構造物
１２０ 接着剤
１２２ アンダーフィル
１２４ ボールバンプ
１２６ 凹陥部
１２８ 隙間
２０１ 半導体パッケージ
２０２ はんだボール
２０３ 基板
２０４ パッド
３０１ 曲面基板
３０２ チップ
３０２ａ 電極
３０３ 半田バンプ
３０３ａ チップバンプ
３０３ｂ 基板バンプ
３０４ アンダーフィル樹脂
３０５ 加熱冷却ヘッド
３０６ 吸着穴
（実施形態１）
本発明の実施形態１に係る実装基板について図面を用いて説明する。図１は、本発明の実施形態１に係る実装基板の構成を模式的に示した断面図である。図２は、本発明の実施形態１に係る実装基板における曲面基板の構成を模式的に示した断面図である。図３は、本発明の実施形態１に係る実装基板における基材の第１の曲面形状を模式的に示した（Ａ）上面図、（Ｂ）Ｘ−Ｘ´間の断面図、（Ｃ）Ｙ−Ｙ´間の断面図である。図４は、本発明の実施形態１に係る実装基板における基材の第２の曲面形状を模式的に示した（Ａ）上面図、（Ｂ）Ｘ−Ｘ´間の断面図、（Ｃ）Ｙ−Ｙ´間の断面図である。
図１を参照すると、実装基板１は、半導体パッケージ２０等の電子部品が曲面基板１０上に実装されたものである。
曲面基板１０は、少なくとも一部に曲面を有する配線基板である。曲面基板１０は、基材１１と、配線層１２と、絶縁層１３と、ビア１４と、配線層１５と、を有する。
基材１１は、絶縁材料よりなる曲面を有する基材である。基材１１は、図３に示すような一方向のみに湾曲（図３の場合は、Ｘ−Ｘ´方向のみに湾曲）した曲面を有する基材と、図４に示すような２方向に湾曲（図４の場合は、Ｘ−Ｘ´及びＹ−Ｙ´の双方向に湾曲）した曲面を有する基材とに大別でき、さらにそれぞれの曲面は一定曲率ばかりでなく自由曲線で構成された自由曲面を有するものでもよく、これらの何れかの曲面を一部又は全体に有していればよい。基材１１には、ガラスクロスに樹脂を含浸させた一般的なガラスエポキシ樹脂を用いることができるが、ガラスエポキシ樹脂に限定されるものではなく、ガラスクロスの代わりにアラミド不織布を使用してもよい。さらに、基材１１は、曲面加工性が良好な材料としてもよく、加熱により容易に軟化変形し、その形状を確保しやすい熱可塑性樹脂、例えば、液晶ポリマー等の樹脂を用いることができる。
配線層１２は、基材１１上に形成された導電層である。配線層１２には、一般的な配線材料と同様に電気抵抗の小さいＣｕの低抵抗材料を用いることができる。
絶縁層１３は、基材１１および配線層１２上に形成された絶縁層である。絶縁層１３は、所定の位置に配線層１２に通ずるビア穴を有する。絶縁層１３は、曲面部位のうち半導体パッケージ２０が搭載される部位に上面が平坦な台座部１３ａを有する。絶縁層１３には、ビルドアップ基板に一般的に使用されている半硬化状態のシート状プリプレグを用いることができ、材料には基材１１と同様に、一般的なガラスエポキシ樹脂を用いることができるが、ガラスエポキシ樹脂に限定されるものではなく、ガラスクロスの代わりにアラミド不織布を用いてもよい。台座部１３ａは、絶縁層１３を成型して構成される。台座部１３ａの厚さは、高密度実装の観点やビアの形成性の観点等から薄いほど望ましく、特にビアが形成される箇所では、その形成性から１５０μｍ以下であることが望ましい。なお、下層の配線層１２と上層の配線層１５との距離が近くなると、絶縁性やインピーダンス特性などの電気的な特性が劣化する可能性があることから、絶縁性やインピーダンス特性などの電気的な特性の観点からは最薄部においても１５μｍ以上であることが望ましい。絶縁層１３の表面（露出面）は、実装される半導体パッケージ２０の端子ピッチが狭く、はんだショート等が懸念される場合には、ソルダーレジストを形成してもよい。
ビア１４は、配線層１２と配線層１５を電気的に接続する導電部である。ビア１４には、銅等の低抵抗材料を用いることができる。
配線層１５は、絶縁層１３上に形成された導電層である。配線層１５は、台座部１３ａの平坦面上の所定の位置にパッド部１５ａを有する。パッド部１５ａは、はんだボール３０を介して、半導体パッケージ２０の対応する外部端子（図示せず）と電気的に接続されている。配線層１５には、銅等の低抵抗材料を用いることができ、絶縁層１３の台座部１３ａを含めた曲面や凹凸形状へ追従させる際の配線層１５への応力を勘案すると、クラック耐性の高い電解めっき法で形成された電解Ｃｕなどの配線材料が好適である。配線層１５は、ビア１４と一体に構成されていてもよく、ビア１４と別々に構成されていてもよい。
なお、ここでは、はんだボール３０が格子状に配列された一般的な半導体パッケージ２０を例としているが、モールド封止等でパッケージングされた半導体パッケージに限るものではなく、パッケージングされていない半導体チップや、外部端子としてガルウイングリードを備えたＱＦＰ（Quad Flat Package ）などのように、これまで一般的な平面状の基板に実装されている全ての電子部品に適用することが可能である。
次に、実施形態１に係る実装基板の第１の製造方法について図面を用いて説明する。図５は、本発明の実施形態１に係る実装基板の第１の製造方法を模式的に示した工程断面図である。
まず、基材１１上に配線層１２を形成する（図５（Ａ）参照）。ここで、配線層１２は、基材１１上に形成されたＣｕ箔やＣｕメッキの余剰部をエッチングすることによって配線パターンを形成するサブトラクティブ法や、配線形成箇所以外を絶縁樹脂でマスクした後、配線層１２をめっきで形成するアディティブ法あるいはセミアディティブ法でパターニングすることができる。
次に、基材１１および配線層１２上にシート状の絶縁層１３を形成する（図５（Ｂ）参照）。
次に、プレス加工により、絶縁層１３の台座部１３ａの成型と、基板の曲面成型とを一括で行う（図５（Ｃ）参照）。ここで、この工程での成型および硬化は、所望形状に加工されたプレス型４０によって加熱、加圧することで、絶縁層１３は、プレス型内を軟化流動し、プレス型の形状に充填された後、硬化に至るとともに、この加熱、加圧によって、基材１１も軟化変形し、所望の曲面形状が得られると同時に、絶縁層１３が硬化して局所的に平坦な面を有する台座部１３ａが形成される。この際の加熱温度は、絶縁層１３の硬化可能温度以上である必要があり、ここではプリプレグの硬化条件である１２０℃以上を適用しているが、プリプレグ材料によって最適温度は異なることから、材料に合わせた条件とする。また、金型での成型性、すなわち金型内に一様にプリプレグ内の樹脂材料が流動して充填されるためには、プリプレグの樹脂材料に流動性の高い材料を選定することが好適である。
次に、絶縁層１３にビア穴を形成し、その後、ビア１４および配線層１５を形成する（図５（Ｄ）参照）。ここで、ビア穴の形成は、硬化した絶縁層１３にレーザあるいはエッチング法によって、配線層１２が表れるまで開口する。絶縁層１３が厚いほど、ビア穴の加工性が低下することから、絶縁層１３は電気特性に影響しない範囲で薄く形成されていることが望ましい。また、ビア１４および配線層１５の形成は、絶縁層１３の上層にアディティブ法やセミアディティブ法等を用いてパターニングにより行う。ビア１４および配線層１５の形成では、Ｃｕメッキでビア穴にメッキが充填されることで配線層１２と配線層１５の電気的接続が得られることとなる。この際には、配線層１５と絶縁層１３の密着力を向上させる目的で、デスミア処理等により絶縁層１３の表面を荒らしておくことが望ましい。また、ビア１４と配線層１２との密着力を向上させるために、配線層１２のメッキが施される箇所も、絶縁層１３と同様にデスミア処理等により表面を荒らしておくことが望ましい。なお、実装される半導体パッケージ２０の端子ピッチが狭く、はんだショート等が懸念される場合には、配線層１５を形成した後に、絶縁層１３の表面にソルダーレジストを形成してもよい。
以上により、曲面基板１０ができる。その後、曲面基板１０上にはんだボール３０を介して半導体パッケージ２０を実装することで、実装基板１ができる（図５（Ｅ）参照）。
なお、ここでは、簡略化のため配線層１２、１５の２層構造の例を示しているが、図５（Ａ）の工程において、基材１１にビルドアップ工法や一括積層工法等によって積層された多層配線基板を用いることができ、多層配線基板への展開も容易に実現できる。さらに、絶縁層１３からなる台座部１３ａは基材１１の両面に同時に形成してもよく、その際には半導体パッケージ２０のパッドが平坦となるように基材１１の両面に台座部１３ａを配することができ、半導体パッケージ２０の両面実装も可能である。
次に、実施形態１に係る実装基板の第２の製造方法について図面を用いて説明する。図６は、本発明の実施形態１に係る実装基板の第２の製造方法を模式的に示した工程断面図である。
図５の第１の製造方法では、台座部１３ａを有する絶縁層１３の成型と、基板全体の曲面化とを一括で行う製造方法であったが、図６の第２の製造方法では、台座部１３ａの成型と、基板全体の曲面化とを分けている。以下、第２の製造方法について説明する。
まず、基材１１上に配線層１２を形成する（図６（Ａ）参照）。次に、基材１１および配線層１２上にシート状の絶縁層１３を形成する（図６（Ｂ）参照）。なお、ここまでは図５（Ａ）、（Ｂ）と同様である。
次に、プレス加工により、絶縁層１３の台座部１３ａの成型を行う（図６（Ｃ）参照）。ここで、半導体パッケージ２０が実装される台座部１３ａは、後工程の基板の曲面化時にパッドが平坦に配されるような曲率を持たせた形に成型される。
次に、絶縁層１３にビア穴を形成し、その後、ビア１４および配線層１５を形成する（図６（Ｄ）参照）。なお、この工程は、図５（Ｄ）と同様である。
次に、プレス型（図示せず）を用いて、加熱・加圧によって基板全体を曲面化する（図６（Ｅ）参照）。この工程で用いられるプレス型は、図５（Ｃ）に示されたプレス型４０と同様なものを用いることができる。
以上により、曲面基板１０ができる。その後、曲面基板１０上にはんだボール３０を介して半導体パッケージ２０を実装することで、実装基板１ができる（図６（Ｆ）参照）。
このように、絶縁層１３の成型工程と、基板全体の曲面化工程とを分けることは、曲面基板１０の曲率が非常に大きい場合や基板の面積が非常に大きい場合に有用である。例えば、曲面基板１０の曲率あるいは、基板面積が非常に大きい場合、図５（Ｄ）のように曲面基板１０上に配線層１５を形成する工程において、配線層１５や、ビア１４を形成するための設備（例えば、配線露光器、配線用フォトマスク、ビアの穴開けのためのレーザ装置、また配線を形成するためのエッチング層等の本工程の関連設備）や治工具が、その曲率あるいは面積に対応している必要があるが、設備や治工具の複雑化・大型化が懸念される。一方、プリプレグの成型工程と、基板全体の曲面化工程を分ければ、配線層１５やビア１４の形成に関連する設備は、半導体パッケージ実装範囲の曲率のみに対応するだけでよく、従来設備での対応が容易であるというメリットを有している。
実施形態１によれば、はんだボール３０が格子状に配列された一般的な半導体パッケージ２０を実装する場合においても、従来の曲面基板のように曲面上に形成されたパッド部上で実装する際に生じる半導体パッケージとパッド部との間隙バラツキを抑制することができ、平面基板へ実装する際と同等のはんだ付け品質を確保できる。また、曲面基板１０の曲面に合わせて半導体パッケージ２０を湾曲させる必要もないことから、半導体チップ２０の歪による電気的な特性劣化の懸念もない。
（実施形態２）
本発明の実施形態２に係る実装基板について図面を用いて説明する。図７は、本発明の実施形態２に係る実装基板の構成を模式的に示した断面図である。
実施形態２に係る実装基板１は、絶縁層１３において台座部１３ａと隣接する部位に表面が平坦な肩部１３ｂを有し、肩部１３ｂ上の配線層１５において電子部品５０を実装するためのパッド部１５ｂが形成されており、パッド部１５ｂ上に電子部品５０が実装されている。肩部１３ｂの平坦面は、曲面部位の接線と平行である。その他の構成については実施形態１と同様である。電子部品５０として、例えば、抵抗、コンデンサ、コイル等のチップ部品を用いることができ、抵抗、コンデンサ、コイル等のチップ部品以外にも、ＢＧＡ、ＣＳＰ及びＱＦＰに代表されるような他の半導体パッケージも実装可能である。
次に、実施形態２に係る実装基板の製造方法について図面を用いて説明する。図８は、本発明の実施形態２に係る実装基板の製造方法を模式的に示した工程断面図である。
まず、基材１１上に配線層１２を形成する（図８（Ａ）参照）。次に、基材１１および配線層１２上にシート状の絶縁層１３を形成する（図８（Ｂ）参照）。なお、ここまでは図５（Ａ）、（Ｂ）と同様である。
次に、プレス加工により、絶縁層１３の台座部１３ａおよび肩部１３ｂの成型と、基板の曲面成型とを一括で行い、硬化する（図８（Ｃ）参照）。ここで、肩部１３ｂの表面を基材１１の曲面への接線に近い直線を得るために、プレス型４２の形状が図５（Ｃ）のプレス型４０とは異なっている。
次に、絶縁層１３にビア穴を形成し、その後、ビア１４および配線層１５を形成する（図８（Ｄ）参照）。なお、配線層１５の形成では、半導体パッケージ用のパッド部１５ａ、および、電子部品用のパッド部１５ｂが形成される。
以上により、曲面基板１０ができる。その後、曲面基板１０上にはんだボール３０を介して半導体パッケージ２０を実装するとともに、電子部品５０を実装することで、実装基板１ができる（図８（Ｅ）参照）。
実施形態２によれば、実装基板１において、台座部１３ａの形状を図７に示したように肩部１３ｂの表面を平坦にすることで、肩部１３ｂ上にも電子部品５０を実装することができ、実装密度の高密度化を図ることができる。特に、コンデンサやコイルは電気特性への影響が大きいため、可能な限り半導体パッケージ２０の近傍に配置することが望まれており、実施形態２に係る実装基板１の構造を採用すれば、電気特性、製品の性能が向上する。また、肩部１３ｂの形状は、曲面への接線に近い直線であるほど平坦部の面積を広く確保でき、実装面積を最大現に活用できる。
（実施形態３）
本発明の実施形態３に係る実装基板について図面を用いて説明する。図９は、本発明の実施形態３に係る実装基板の構成を模式的に示した断面図である。
実施形態３に係る実装基板１では、絶縁層１３において台座部１３ａに凹部１３ｃが形成されており、台座部の上面が平坦化されているかいないかを問わず、パッド部１５ａが平坦に形成されている。つまり、実施形態１、２では台座部を平坦化することでパッド部の平坦化を図っているが、実施形態３ではパッド部１５ａの上面が平坦に配されていれば台座部１３ａは必ずしも平坦である必要はない。その他の構成については実施形態１と同様である。
次に、実施形態３に係る実装基板の製造方法について図面を用いて説明する。図１０は、本発明の実施形態３に係る実装基板の製造方法を模式的に示した工程断面図である。
まず、基材１１上に配線層１２を形成する（図１０（Ａ）参照）。次に、基材１１および配線層１２上にシート状の絶縁層１３を形成する（図１０（Ｂ）参照）。なお、ここまでは図５（Ａ）、（Ｂ）と同様である。
次に、プレス加工により、絶縁層１３の台座部１３ａおよび凹部１３ｃの成型と、基板の曲面成型とを一括で行う（図１０（Ｃ）参照）。ここで、プレス型４３には予め所望の凹凸形状が形成されている。
次に、絶縁層１３にビア穴を形成し、その後、ビア１４および配線層１５を形成する（図１０（Ｄ）参照）。以上により、曲面基板１０ができる。その後、曲面基板１０上にはんだボール３０を介して半導体パッケージ２０を実装することで、実装基板１ができる（図１０（Ｅ）参照）。
実施形態３によれば、プレス型４３の形状変更という非常に簡易な手段によって、パッド部１５ａ間の台座部１３ａに凹部１３ｃを有する構造を実現できる。そして、凹部１３ｃを有することにより、温度サイクル等の環境負荷によって、電気的接続部、例えば、はんだ、はんだとパッドとの界面等に発生する半導体パッケージ２０と曲面基板１０の熱膨張係数差に起因する応力の緩和効果が期待でき、より信頼性の高い実装構造を得ることができる。
（実施形態４）
本発明の実施形態４に係る実装基板について図面を用いて説明する。図１１は、本発明の実施形態４に係る実装基板の構成を模式的に示した断面図である。
実施形態４に係る実装基板１では、絶縁層１３の補助材料として第２絶縁層１６を台座部１３ａと基材１１の間に配設したものである。その他の構成については実施形態１と同様である。
第２絶縁層１６は、絶縁材料であれば特に材料は限定されるものではなく、熱硬化性の樹脂フィルム等が適用できる。また、フィルム材料の場合、第２絶縁層１６には、所望の供給量となるようフィルムを積層した積層体をもちいてもよい。第２絶縁層１６に用いられるより好適な材料として、熱可塑性樹脂が挙げられる。絶縁層１３の成型時の温度域で、軟化の程度が高い熱可塑性樹脂を用いることで、台座部１３ａの成型性や基板の曲面成型性の向上が期待できる。さらに、第２絶縁層１６には、加熱により溶融し、プリプレグと混じり合う材料を用いてもよく、複数の材料（例えば、熱可塑性樹脂および熱硬化性樹脂を含有したハイブリッド型樹脂）で構成されていてもよい。また、剛性が要求される場合には、第２絶縁層１６には無機材料を用いてもよい。
次に、実施形態４に係る実装基板の製造方法について図面を用いて説明する。図１２は、本発明の実施形態４に係る実装基板の製造方法を模式的に示した工程断面図である。
まず、基材１１上に配線層１２を形成する（図１２（Ａ）参照）。次に、基材１１および配線層１２上であって台座部（図１２（Ｃ）の１３ａ）と対応する位置に第２絶縁層１６を形成し、基材１１、配線層１２および第２絶縁層１６上にシート状の絶縁層１３を形成する（図１２（Ｂ）参照）。次に、プレス加工により、絶縁層１３の台座部１３ａの成型を行う（図１２（Ｃ）参照）。次に、絶縁層１３（及び位置に応じて第２絶縁層１６）にビア穴を形成し、その後、ビア１４および配線層１５を形成する（図１２（Ｄ）参照）。次に、プレス型（図示せず）を用いて、加熱・加圧によって基板全体を曲面化する（図１２（Ｅ）参照）。その後、曲面基板１０上にはんだボール３０を介して半導体パッケージ２０を実装することで、実装基板１ができる（図１２（Ｆ）参照）。
実施形態４によれば、台座部１３ａと基材１１の間に第２絶縁層１６を配設することで、曲面基板１０の曲率が大きい場合や、実装される半導体パッケージ２０のサイズが大きい場合であって、絶縁層１３のみでは台座部１３ａを形成するのに十分な量を確保できない場合に対応することができる。
（実施形態５）
本発明の実施形態５に係る実装基板について図面を用いて説明する。図１３は、本発明の実施形態５に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。
実施形態１〜４では曲面基板（配線基板）の製造工程内で絶縁層を利用して台座部を形成しているが、実施形態５では配線基板６１の製造とは別に、絶縁層６１ａ以外の絶縁材料によって台座部６２を形成したものである。実施形態５に係る実装基板１は、曲面を有する配線基板６１上に、台座部６２が配され、台座部６２上に配線基板６１の配線層６１ｄと電気的に接続する配線層６３が形成され、台座部６２の平坦面にて配線層６３に通ずるパッド部６３ａが形成されている。
ここで、配線基板６１は、一般的な製造方法によって形成された平面状の配線基板を熱プレス等の方法によって曲面加工したものを用いることができる。配線基板６１は、絶縁層６１ａ中に配線層６１ｂを有し、絶縁層６１ａ上に配線層６１ｄを有する。配線層６１ｄは、ビア６１ｃを介して配線層６１ｂと電気的に接続されている。
台座部６２は、曲面化された配線基板６１上に形成される。台座部６２は、絶縁材料であれば、有機材料である樹脂材料、ガラス等の無機材料、又はフィラーを含有した樹脂材料を用いることができ、予め図１３のような形状に樹脂成型や切削成型などの方法によって加工されたものを接着させてもよく、ペースト状あるいは液状の材料を印刷して硬化、あるいはモールディング方法等により硬化させて形成してもよい。
配線層６３は、パッド部６３ａを有し、配線基板６１の配線層６１ｄと電気的に接続されるよう台座部６２上に形成される。パッド部６３ａは、台座部６２の平坦面上に形成される。配線層６３の形成は、導電性ペーストを印刷やインクジェット方式によって描画させたのち、硬化させるという方法を用いることができる。パッド部６３ａは、はんだボール３０を介して半導体パッケージ２０の外部端子２１と電気的に接続される。
実施形態５によれば、配線基板６１の製造工程において曲面状態で配線形成や積層を行う必要がないことから、配線基板６１製造工程については従来設備や従来方法によって製造した平面状の配線基板を流用できる。
（実施形態６）
本発明の実施形態６に係る実装基板について図面を用いて説明する。図１４は、本発明の実施形態６に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。
実施形態６に係る実装基板１では、台座部６２内に電子部品５０を内蔵されている。その他の構成は実施形態５と同様である。台座部６２は、曲面化された配線基板６１上に予め他の電子部品５０（例えば、チップ抵抗、チップコンデンサ、チップコイルなど）を実装しておき、後加工によって形成される。
実施形態６によれば、台座部６２内に電子部品５０を内蔵することで、部品実装の高密度化が図れ、最終製品の小型化、薄型化に貢献できる。また、特に半導体パッケージ２０のノイズ除去目的で必要となるコンデンサは、半導体パッケージに電気的な距離が近ければ近いほど、その効果が大きくなることから、電気的な特性面でも大幅な性能向上が期待でき、高速な半導体アプリケーションなどへの適用範囲が広がるという効果も得られる。
（実施形態７）
本発明の実施形態７に係る実装基板について図面を用いて説明する。図１５は、本発明の実施形態７に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。
実施形態７に係る実装基板１では、台座部６２内に半導体パッケージ２０を実装している。製造方法としては、曲面化された配線基板６１上に半導体パッケージ２０の外部端子２１が基板面と反対側になるようにして配置しておき、ペースト状あるいは液状の絶縁材料を印刷して硬化させて台座部６２を形成し、半導体パッケージ２０および台座部６２上に導電性ペーストを印刷やインクジェット方式によって配線層６３を形成して硬化させて形成する。なお、配線層６３は、配線基板６１の配線層６１ｄ、及び、半導体パッケージ２０の外部端子２１と電気的に接続されるよう台座部６２および半導体パッケージ２０上に形成される。
このように、台座部６２内に半導体パッケージ２０を内蔵した構成にすることで、半導体パッケージ２０の実装占有体積の最小化が図れ、最終製品の小型化、薄型化に大きく貢献できる。
（実施形態８）
本発明の実施形態８に係る実装基板について図面を用いて説明する。図１６は、本発明の実施形態８に係る実装基板の構成を模式的に示した断面図であり、（Ａ）は凸面側に半導体パッケージを実装した実装基板、（Ｂ）は凹面側に半導体パッケージを実装した実装基板に関するものである。
実施形態８に係る実装基板１では、半導体パッケージ２０が台座部６２内に配置され、半導体パッケージ２０の外部端子２１上に配線層６３を介して電子部品５０が実装されている。その他の構成は実施形態７と同様である。
実施形態８によれば、より実装エリアを有効活用した高密度実装構造を得ることができる。
以上説明した通り、曲面で構成された電子機器の筐体内の部品配置効率に優れる筐体曲面に合わせた曲面基板の実装構造が実現できることから、デザイン性が重要視される電子機器への本構造の適用によって製品の付加価値を高めることができる。特に小型・薄型化が要求される携帯電話、デジタルスチルカメラ、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータ等の携帯機器への適用が有用である。

Claims (13)

  1. 少なくとも一部に曲面を有する基材と、
    前記基材の少なくとも凸面側の一部に接して配設された絶縁層と、
    を備え、
    前記絶縁層は、上面が平坦に形成された台座部を有し、
    前記台座部内には電子部品が備えられ、
    前記基材の表面に対して垂直方向の前記絶縁層の厚さは、前記台座部の中央部と前記台座部の端部とにおいて異なり、
    前記台座部の平坦面上には、半導体パッケージ又は電子部品を搭載するための複数の第１パッド部が配設される曲面基板。
  2. 少なくとも一部に曲面を有する基材と、
    前記基材の少なくとも一部に接して配設された絶縁層と、
    を備え、
    前記絶縁層は、上面が平坦に形成された台座部を有し、
    前記絶縁層は、前記台座部と隣り合った部位に表面が平坦な肩部を有し、
    前記肩部の平坦面は、前記基材の曲面部位の接線と平行であり、
    前記基材の表面に対して垂直方向の前記絶縁層の厚さは、前記台座部の中央部と前記台座部の端部とにおいて異なり、
    前記台座部の平坦面上には、半導体パッケージ又は電子部品を搭載するための複数の第１パッド部が配設される曲面基板。
  3. 前記肩部の平坦面上には、電子部品を搭載するための複数の第２パッド部が配設され、
    前記第２パッド部上に搭載された他の電子部品を備える請求項２記載の曲面基板。
  4. 前記台座部は、隣り合う前記第１パッド部間の領域に凹部を有する請求項１乃至３のいずれか一に記載の曲面基板。
  5. 前記絶縁層上に配設された第１配線と、
    前記絶縁層内に配設された第２配線と、
    前記絶縁層内に配設されるとともに前記第１配線及び前記第２配線と接続するビアと、
    を備える請求項１乃至４のいずれか一に記載の曲面基板。
  6. 前記絶縁層は、前記基材上の一部に配設された第２絶縁層と、前記第２絶縁層を含む前記基材上に配設された第１絶縁層と、を備える請求項１乃至４のいずれか一に記載の曲面基板。
  7. 前記第１絶縁層上に配設された第１配線と、
    前記第２絶縁層内に配設された第２配線と、
    前記第１絶縁層及び前記第２絶縁層内に配設されるとともに前記第１配線及び前記第２配線と接続するビアと、
    を備える請求項６記載の曲面基板。
  8. 前記絶縁層上に配設された第１配線と、
    前記基材内に配設されるとともに前記第１配線と電気的に接続される第２配線と、
    を備える請求項１記載の曲面基板。
  9. 前記絶縁層上に配設された第１配線と、
    前記基材上に配設されるとともに、前記絶縁層により一部が覆われ、かつ、前記第１配線と電気的に接続される第３配線と、
    を備える請求項１記載の曲面基板。
  10. 前記基材内に配設されるとともに前記第３配線と電気的に接続される第２配線を備える請求項９記載の曲面基板。
  11. 請求項１乃至１０のいずれか一に記載の曲面基板と、
    前記曲面基板に配設された前記第１パッド部上に搭載された半導体パッケージと、
    を備える実装基板。
  12. 請求項２記載の曲面基板と、
    前記絶縁層内に実装される半導体パッケージと、
    を備える実装基板。
  13. 前記曲面基板に配設された前記第１パッド部上に搭載された電子部品を備える請求項１２記載の実装基板。
JP2007545204A 2005-11-18 2006-11-08 実装基板および電子機器 Active JP5088138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007545204A JP5088138B2 (ja) 2005-11-18 2006-11-08 実装基板および電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005334649 2005-11-18
JP2005334649 2005-11-18
PCT/JP2006/322251 WO2007058096A1 (ja) 2005-11-18 2006-11-08 実装基板および電子機器
JP2007545204A JP5088138B2 (ja) 2005-11-18 2006-11-08 実装基板および電子機器

Publications (2)

Publication Number Publication Date
JPWO2007058096A1 JPWO2007058096A1 (ja) 2009-04-30
JP5088138B2 true JP5088138B2 (ja) 2012-12-05

Family

ID=38048483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007545204A Active JP5088138B2 (ja) 2005-11-18 2006-11-08 実装基板および電子機器

Country Status (4)

Country Link
US (3) US20090002973A1 (ja)
JP (1) JP5088138B2 (ja)
CN (1) CN101310570B (ja)
WO (1) WO2007058096A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
TWI458413B (zh) * 2011-10-05 2014-10-21 Three - dimensional surface laser guided through filling line method
US10398998B2 (en) 2011-10-13 2019-09-03 Building Creative Kids, Llc Toy couplers including a plurality of block retaining channels
USD877263S1 (en) 2011-10-13 2020-03-03 Building Creative Kids, Llc Toy coupler
US9399177B2 (en) 2011-10-13 2016-07-26 Building Creative Kids, Llc Toy couplers including a plurality of block retaining channels
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20130170106A1 (en) * 2012-01-03 2013-07-04 Peter M. Rubino Cellular telephone separation apparatus
US20140233166A1 (en) * 2013-02-19 2014-08-21 Norman E. O'Shea Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices
WO2015067466A1 (en) * 2013-11-05 2015-05-14 Koninklijke Philips N.V. Assembly and method of manufacturing an assembly
JP6601396B2 (ja) * 2014-06-27 2019-11-06 日本電気株式会社 電子機器およびその製造方法
KR102256293B1 (ko) * 2014-07-28 2021-05-26 삼성에스디아이 주식회사 배터리 팩
DE102014013564A1 (de) * 2014-09-18 2016-03-24 Hueck Folien Gmbh Verfahren zur Herstellung eines umgeformten Schaltungsträgers, sowie umgeformter Schaltungsträger
TWI517114B (zh) * 2014-09-26 2016-01-11 友達光電股份有限公司 具不同曲率設計之顯示模組
US10493371B2 (en) 2015-01-06 2019-12-03 Building Creative Kids, Llc Toy building systems including adjustable connector clips, building planks, and panels
US20160240435A1 (en) 2015-02-17 2016-08-18 Intel Corporation Microelectronic interconnect adaptor
KR101753225B1 (ko) 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
US10667396B2 (en) * 2017-08-25 2020-05-26 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
US10165689B1 (en) * 2017-08-30 2018-12-25 Xerox Corporation Method for forming circuits for three-dimensional parts and devices formed thereby
CN107579047B (zh) * 2017-09-15 2019-09-03 中国电子科技集团公司第五十八研究所 曲面基板的高可靠互连结构
FR3084556B1 (fr) * 2018-07-30 2020-11-06 Commissariat Energie Atomique Structure electronique souple et son procede d'elaboration.
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
WO2022013929A1 (ja) * 2020-07-13 2022-01-20 オリンパス株式会社 電子モジュール、撮像ユニット、内視鏡及び電子モジュールの製造方法
WO2023032093A1 (ja) * 2021-09-01 2023-03-09 オリンパスメディカルシステムズ株式会社 電子部品保持部材および内視鏡
WO2023068583A1 (ko) * 2021-10-20 2023-04-27 삼성전자 주식회사 굽힘 영역에서의 내구도가 증가된 인쇄 회로 기판 및 이를 포함하는 전자 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289186A (ja) * 1988-05-16 1989-11-21 Toyo Commun Equip Co Ltd プリント基板
JPH05110255A (ja) * 1991-10-15 1993-04-30 Mitsubishi Electric Corp 曲面多層配線板の製造方法
JPH05291428A (ja) * 1992-04-15 1993-11-05 Matsushita Electric Works Ltd 半導体装置実装用基板の製法
JPH06168985A (ja) * 1992-11-30 1994-06-14 Sharp Corp 半導体素子の実装構造
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
JPH07221433A (ja) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JPH09186042A (ja) * 1996-01-08 1997-07-15 Murata Mfg Co Ltd 積層電子部品
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2002353595A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Works Ltd 電子回路部品及びその製造方法
JP2003133693A (ja) * 2001-10-29 2003-05-09 Denso Corp 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP2005117073A (ja) * 2005-01-27 2005-04-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548451A (en) * 1984-04-27 1985-10-22 International Business Machines Corporation Pinless connector interposer and method for making the same
JPS61206292A (ja) * 1985-03-08 1986-09-12 株式会社スリ−ボンド 立体配線基盤の製造方法
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH0466117A (ja) 1990-07-05 1992-03-02 Daikin Ind Ltd 粒体の改質装置
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
JP3395164B2 (ja) 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
JP2003318218A (ja) 2002-04-24 2003-11-07 Mitsubishi Electric Corp 曲面チップ基板、その製造方法、および、バンプ形成装置
CN100401486C (zh) * 2002-08-09 2008-07-09 富士通株式会社 半导体装置及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289186A (ja) * 1988-05-16 1989-11-21 Toyo Commun Equip Co Ltd プリント基板
JPH05110255A (ja) * 1991-10-15 1993-04-30 Mitsubishi Electric Corp 曲面多層配線板の製造方法
JPH05291428A (ja) * 1992-04-15 1993-11-05 Matsushita Electric Works Ltd 半導体装置実装用基板の製法
JPH06168985A (ja) * 1992-11-30 1994-06-14 Sharp Corp 半導体素子の実装構造
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
JPH07221433A (ja) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JPH09186042A (ja) * 1996-01-08 1997-07-15 Murata Mfg Co Ltd 積層電子部品
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2002353595A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Works Ltd 電子回路部品及びその製造方法
JP2003133693A (ja) * 2001-10-29 2003-05-09 Denso Corp 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP2005117073A (ja) * 2005-01-27 2005-04-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US8625296B2 (en) 2014-01-07
US20110242780A1 (en) 2011-10-06
US20090002973A1 (en) 2009-01-01
CN101310570A (zh) 2008-11-19
WO2007058096A1 (ja) 2007-05-24
US8913398B2 (en) 2014-12-16
JPWO2007058096A1 (ja) 2009-04-30
US20140003015A1 (en) 2014-01-02
CN101310570B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
JP5088138B2 (ja) 実装基板および電子機器
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
JP3709882B2 (ja) 回路モジュールとその製造方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US8115316B2 (en) Packaging board, semiconductor module, and portable apparatus
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP3894091B2 (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JP2010262992A (ja) 半導体モジュールおよび携帯機器
JP4588046B2 (ja) 回路装置およびその製造方法
JPWO2009037833A1 (ja) 立体プリント配線板およびその製造方法ならびに電子部品モジュール
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2009135391A (ja) 電子装置およびその製造方法
JP5003202B2 (ja) 熱伝導基板とその製造方法及び回路モジュール
JP4438389B2 (ja) 半導体装置の製造方法
US20120266463A1 (en) Method for manufacturing printed circuit board
JP2009004813A (ja) 半導体搭載用配線基板
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
JP4779668B2 (ja) 積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5088138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250