JP7131740B2 - プリント回路基板及びパッケージ - Google Patents
プリント回路基板及びパッケージ Download PDFInfo
- Publication number
- JP7131740B2 JP7131740B2 JP2017215993A JP2017215993A JP7131740B2 JP 7131740 B2 JP7131740 B2 JP 7131740B2 JP 2017215993 A JP2017215993 A JP 2017215993A JP 2017215993 A JP2017215993 A JP 2017215993A JP 7131740 B2 JP7131740 B2 JP 7131740B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- layer
- insulating
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されることはない。
(プリント回路基板及)
図1は、本発明の一実施例に係るプリント回路基板を示す図である。
絶縁部20は、第1導体パターン層から第6導体パターン層120、210、310、410、510、610を互いに電気的に絶縁する。
ビア60は、高融点金属層61及び高融点金属層61の溶融点よりも低い溶融点を有する低融点金属層62を含む。
図2は、本発明の一実施例に係るパッケージを示す図である。
プリント回路基板1000については上述したので詳細な説明を省略する。
図3から図14は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。
図3から図8は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図である。
以下では、図3から図8を参照して、図9に示された第2単位基板200の製造工程を例として説明する。
第2導体パターン層210は、銅箔CFを電解メッキの給電層とするMSAP(Modified Semi-Additive Process)法を用いて形成することができる。
第2絶縁層220は、光硬化性樹脂を含むことができる。
図9及び図10は、図3から図8により製造された複数の単位基板を一括的に積層することを示す図である。
CF 銅箔
R リセス部
SF 支持部
W ワイヤ
VH ビアホール
20 絶縁部
30 シード層
40 第1表面処理層
50 第2表面処理層
60 ビア
61 高融点金属層
62 低融点金属層
100、200、300、400、500、600 単位基板
110、210、310、410、510、610 導体パターン層
120、220、320、420、520、620 絶縁層
111 第1導体パターン
111-1 載置パッド
111-2 ボンディングパッド
112 第2導体パターン
700 ダイ
800 受動素子
900 結合部材
1000 プリント回路基板
2000 パッケージ
Claims (9)
- 絶縁部と、
前記絶縁部の一面にそれぞれ埋め込まれた第1導体パターン及び第2導体パターンを含む外層導体パターン層と、
前記第1導体パターン上に形成され、前記絶縁部の一面から突出した第1表面処理層と、
前記第1導体パターンと前記第1表面処理層との間に形成され、前記絶縁部の一面から突出したシード層と、
前記第2導体パターン上に形成され、有機物を含む第2表面処理層と、
前記第1導体パターン及び前記シード層の少なくとも一方の両側部に形成されたリセス部と、
を含み、
前記第1導体パターンに形成された前記リセス部は、
前記絶縁部の一面から前記絶縁部の内部に行くほど断面積が小さくなる、プリント回路基板。 - 前記第1表面処理層は、
前記第1導体パターン及び前記シード層の少なくとも一方を形成する物質の標準還元電位よりも高い標準還元電位を有する物質を含む請求項1に記載のプリント回路基板。 - 前記第2表面処理層の少なくとも一部は、前記絶縁部に埋め込まれた請求項1または請求項2に記載のプリント回路基板。
- 前記絶縁部内部に形成された内部導体パターン層と、
前記内部導体パターン層と前記外層導体パターン層とを互いに接続させるビアをさらに含む請求項1から請求項3のいずれか1項に記載のプリント回路基板。 - 前記ビアは、
高融点金属層と、
前記高融点金属層の溶融点よりも低い溶融点を有する低融点金属層と、を含む請求項4に記載のプリント回路基板。 - 前記低融点金属層は、錫(Sn)を含む請求項5に記載のプリント回路基板。
- 前記絶縁部は、光硬化性樹脂を含む請求項1から請求項6のいずれか1項に記載のプリント回路基板。
- 絶縁部、前記絶縁部の一面にそれぞれ形成された第1パッド部及び第2パッド部を含むプリント回路基板と、
前記第1パッド部に結合するダイと、
前記第2パッド部に結合する受動素子と、を含み、
前記第1パッド部は、
前記絶縁部の一面に埋め込まれた導体パターンと、
前記導体パターン上に形成されたシード層と、
前記シード層上に形成され、前記絶縁部の一面から突出し、前記導体パターン及び前記シード層の少なくとも一方の標準還元電位よりも高い標準還元電位を有する表面処理層と、
前記導体パターンの両側部に形成されたリセス部と、
を含む、パッケージ。 - 前記第2パッド部と前記受動素子との間に介在され、前記第2パッド部と前記受動素子とを接続させ、少なくとも一部が前記絶縁部の一面に埋め込まれた結合部材をさらに含む請求項8に記載のパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160175905A KR102691326B1 (ko) | 2016-12-21 | 2016-12-21 | 인쇄회로기판 및 패키지 |
KR10-2016-0175905 | 2016-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018101776A JP2018101776A (ja) | 2018-06-28 |
JP7131740B2 true JP7131740B2 (ja) | 2022-09-06 |
Family
ID=62715676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215993A Active JP7131740B2 (ja) | 2016-12-21 | 2017-11-08 | プリント回路基板及びパッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7131740B2 (ja) |
KR (1) | KR102691326B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114464597A (zh) * | 2022-02-18 | 2022-05-10 | 西安微电子技术研究所 | 一种提高结合力的金属布线层结构及制备方法 |
CN115190701B (zh) * | 2022-05-13 | 2023-06-02 | 广州广芯封装基板有限公司 | 一种埋入式线路封装基板及其加工方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311705A (ja) | 2003-04-07 | 2004-11-04 | Ibiden Co Ltd | 多層プリント配線板 |
JP2010123829A (ja) | 2008-11-21 | 2010-06-03 | Panasonic Corp | プリント配線板とその製造方法 |
JP2011243714A (ja) | 2010-05-18 | 2011-12-01 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP2013073994A (ja) | 2011-09-27 | 2013-04-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004335505A (ja) * | 2003-04-30 | 2004-11-25 | Ibiden Co Ltd | 多層プリント配線板 |
KR101103301B1 (ko) | 2009-12-10 | 2012-01-11 | 엘지이노텍 주식회사 | 다층인쇄회로기판 및 그 제조방법 |
JP2015195308A (ja) * | 2014-03-31 | 2015-11-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP2016046378A (ja) * | 2014-08-22 | 2016-04-04 | イビデン株式会社 | プリント配線板の製造方法 |
-
2016
- 2016-12-21 KR KR1020160175905A patent/KR102691326B1/ko active IP Right Grant
-
2017
- 2017-11-08 JP JP2017215993A patent/JP7131740B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311705A (ja) | 2003-04-07 | 2004-11-04 | Ibiden Co Ltd | 多層プリント配線板 |
JP2010123829A (ja) | 2008-11-21 | 2010-06-03 | Panasonic Corp | プリント配線板とその製造方法 |
JP2011243714A (ja) | 2010-05-18 | 2011-12-01 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP2013073994A (ja) | 2011-09-27 | 2013-04-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20180072395A (ko) | 2018-06-29 |
KR102691326B1 (ko) | 2024-08-05 |
JP2018101776A (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
US7790270B2 (en) | Wiring board and semiconductor device | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2005045013A (ja) | 回路モジュールとその製造方法 | |
KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
JP7131740B2 (ja) | プリント回路基板及びパッケージ | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP7472412B2 (ja) | 多層プリント回路基板 | |
KR20150135046A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
CN116259604A (zh) | 电子封装件及其制法 | |
KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP7163549B2 (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
CN109219230B (zh) | 多层印刷电路板 | |
KR101015762B1 (ko) | 반도체 패키지의 제조 방법 | |
KR102691317B1 (ko) | 인쇄회로기판 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR101184784B1 (ko) | 전자부품 내장기판 제조방법 및 전자부품 내장기판 | |
TW201140776A (en) | Substrate for a semiconductor package and manufacturing method thereof | |
KR101730468B1 (ko) | 범프가 포함된 인쇄회로기판 및 그 제조방법 | |
KR101080497B1 (ko) | 부품실장형 인쇄회로기판 제조방법 | |
KR20100126991A (ko) | 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220616 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220616 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220624 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7131740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |