KR101184784B1 - 전자부품 내장기판 제조방법 및 전자부품 내장기판 - Google Patents

전자부품 내장기판 제조방법 및 전자부품 내장기판 Download PDF

Info

Publication number
KR101184784B1
KR101184784B1 KR1020110100220A KR20110100220A KR101184784B1 KR 101184784 B1 KR101184784 B1 KR 101184784B1 KR 1020110100220 A KR1020110100220 A KR 1020110100220A KR 20110100220 A KR20110100220 A KR 20110100220A KR 101184784 B1 KR101184784 B1 KR 101184784B1
Authority
KR
South Korea
Prior art keywords
electronic component
conductive
temporary
bumps
forming
Prior art date
Application number
KR1020110100220A
Other languages
English (en)
Inventor
이두환
정태성
이진원
김문일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110100220A priority Critical patent/KR101184784B1/ko
Priority to US13/607,971 priority patent/US20130081863A1/en
Application granted granted Critical
Publication of KR101184784B1 publication Critical patent/KR101184784B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자부품 내장기판 제조방법 및 전자부품 내장기판에 관한 것이다. 본 발명의 실시예에 따라, 프리프레그 시트를 관통하여 돌출하는 도전성 임시 범프를 형성하는 단계; 돌출된 임시 범프 상에 전자부품을 실장하여 접착시키는 단계; 접착된 전자부품 층의 상부에 프리프레그 시트를 적층하고 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시켜 임베디드 기판을 형성하는 단계; 금속 시트의 일부 영역을 제거하고 금속 시트 영역의 제거에 따라 노출된 임시 범프를 제거하여 콘택 홈을 형성하는 단계; 및 콘택 홈에 도전성 금속을 채우고 회로 패턴을 형성하는 단계; 를 포함하여 이루어지는 전자부품 내장기판 제조방법이 제안된다. 또한, 전자부품 내장기판이 제안된다.

Description

전자부품 내장기판 제조방법 및 전자부품 내장기판{METHOD FOR MANUFACTURING SUBSTRATE WITH BUILT-IN ELECTRONIC COMPONENT AND SUBSTRATE WITH BUILT-IN ELECTRONIC COMPONENT}
본 발명은 전자부품 내장기판 제조방법 및 전자부품 내장기판에 관한 것이다. 구체적으로는 전자부품과 기판의 회로 연결을 위한 공정을 간소화한 전자부품 내장기판 제조방법 및 그에 따라 제조되는 전자부품 내장기판에 관한 것이다.
모바일기기 등의 각종 전자기기에서 소형화 및 박형화가 진행됨에 따라, 전자기기에 사용되는 배선기판이나 그에 탑재되는 전자부품도 소형화가 진행되고, 또한 고밀도 실장이 진행되고 있다. 최근, 전자부품이 기판 안에 삽입된 전자부품 내장기판도 개발되어 오고 있는데, 이러한 전자부품 내장기판은 전자부품을 기판 내에 내장함으로써, 여분 표면적 확보에 따른 다중 기능, 신호전달 경로의 최소화에 따른 고주파 저손실/고효율 및 소형화의 기대를 만족시킬 수 있다.
전자부품 내장기판의 경쟁력은 부품 전극재료의 다양성, 미세 피치(Fine Pitch) 대응능력, 수율 및 공정의 현실성, 신뢰성 확보 및 공정으로 인한 비용 상승 범위 등의 기판 공정적인 측면과 설계 자유도 및 전기적/기계적 성능향상 등의 고객가치적인 측면이 고려되어야 한다.
종래기술에 따른 전자부품 내장기판의 제조방법을 간단히 살펴본다.
우선, 기판의 제작 도중에 전자부품을 기판에 실장하여 절연층 등을 적층하여 전자부품이 내장되도록 매립한다. 다음으로, 내장된 부품과 기판 회로 간의 전기적 연결을 위해 레이저를 이용하여 비아를 형성하고, 도금 등으로 비아의 내부에 도전성 재료를 충전하고, 기판의 배선과 전자부품의 외부 단자 전극을 전기적으로 접속하고 회로패턴을 형성한다.
즉, 종래에는 Al 등의 일반 전극을 갖는 미세 피치의 전자부품의 전극에 대해 부가적인 처리가 반드시 필요하였고, 이를 웨이퍼 공법에 의해 재배선 및/또는 전극배치 등의 부가적인 공정을 수행한 전자부품을 기판에 내장하는 공법을 채택하는 것이 일반적이었다.
종래의 전술한 전자부품에 대한 부가적인 공정은 비용적 및 공정적인 측면에서 문제가 되므로, 이러한 점들에 대해 개선될 필요가 있다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, 전자부품과 기판의 회로 연결을 위한 공정을 간소화하고 비용을 줄일 수 있는 전자부품 내장 기술을 제공하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 프리프레그 시트를 관통하여 돌출하는 도전성 임시 범프를 형성하는 단계; 돌출된 임시 범프 상에 전자부품을 실장하여 접착시키는 단계; 접착된 전자부품 층의 상부에 프리프레그 시트를 적층하고 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시켜 임베디드 기판을 형성하는 단계; 금속 시트의 일부 영역을 제거하고 금속 시트 영역의 제거에 따라 노출된 임시 범프를 제거하여 콘택 홈을 형성하는 단계; 및 콘택 홈에 도전성 금속을 채우고 회로 패턴을 형성하는 단계; 를 포함하여 이루어지는 전자부품 내장기판 제조방법이 제안된다.
또한, 본 발명의 하나의 예에 따르면, 임시 범프를 형성하는 단계에서는, 비아가 형성된 프리프레그 시트에 비아를 관통하여 돌출하는 도전성 임시 범프를 형성할 수 있다.
또 하나의 예에서, 임시 범프를 형성하는 단계에서는, 도전성 물질의 페이스트를 프리프레그 시트에 스크린 인쇄하여 비아를 관통시켜 돌출시키거나 도전성 임시 범프를 지그에 고정하고 비아를 관통시켜 돌출시킴으로써 임시 범프를 형성할 수 있다.
또한, 본 발명의 또 하나의 예에 따르면, 임시 범프를 형성하는 단계에서는, 말단이 가늘고 테이퍼드(tapered)된 도전성 임시 범프를 지그에 고정시킨 프리프레그 시트를 관통시켜 돌출시킴으로써 임시 범프를 형성할 수 있다.
본 발명의 또 하나의 예에 따르면, 전자부품을 실장하여 접착시키는 단계에서는 돌출된 임시 범프 상에 실장된 전자부품을 가압하거나, 임시 범프를 가열하거나, 실장된 전자부품을 가압하고 임시 범프를 가열하여 접착시킬 수 있다.
이때, 전자부품은 다수의 전극 패드가 형성된 칩 부품을 포함할 수 있고, 전극 패드가 임시 범프 상에 접착되고, 전극 패드는 Al, Ni, Cu, Au 등의 재질을 포함할 수 있다.
또한, 본 발명의 하나의 예에 따르면, 임베디드 기판을 형성하는 단계는: 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시키는 단계; 및 압착 후 외형을 절단하여 임베디드 기판을 형성하는 단계; 를 포함할 수 있다.
그리고 본 발명의 하나의 예에 따르면, 전자부품은 다수의 전극 패드가 형성된 칩 부품을 포함할 수 있고, 콘택 홈을 형성하는 단계는: 금속 시트의 일부 영역을 제거하는 단계; 및 적어도 칩 부품의 전극 패드 위치에 상응하는 제거된 영역에서 노출된 임시 범프를 레이저 가공 또는 디스미어(desmear) 공정으로 제거하여 콘택 홈을 형성하는 단계; 를 포함할 수 있다.
또한, 하나의 예에서, 레이저 가공 또는 디스미어 공정에서 콘택 홈을 형성하는 내부 면 중 적어도 전극 패드와 접촉하는 면에 임시 범프의 잔여물이 일부 남도록 임시 범프를 제거할 수 있다. 나아가, 또 하나의 예에서, 전극 패드와 접촉하는 면 및 콘택 홈을 형성하는 측벽에 임시 범프의 잔여물이 일부 남겨질 수 있다.
또한, 콘택 홈을 형성하는 단계는 금속 시트의 일부 영역을 제거하는 단계 이후에 칩 부품의 전극 패드 위치 이외의 제거된 영역에서 노출된 임시 범프를 레이저 가공에 의해 제거하여 콘택 홈을 형성하는 단계를 더 포함할 수 있고, 칩 부품의 전극 패드 위치에 상응하는 제거된 영역에서 노출된 임시 범프를 디스미어(desmear) 공정으로 제거하여 콘택 홈을 형성할 수 있다.
나아가, 또 하나의 예에서, 금속 시트의 일부 영역을 제거하는 단계에서 제거된 영역은 임시 범프 위치에 상응하는 영역 및 임시 범프 위치를 벗어난 영역을 포함할 수 있고, 칩 부품의 전극 패드 위치 이외의 제거된 영역에서 콘택 홈을 형성하는 단계는 임시 범프 위치를 벗어난 영역에서 노출된 압착 형성된 임베디드 기판의 프리프레그 시트 층을 제거하여 칩 부품 외의 전자부품의 도전성 패드와 접촉하는 콘택 홈을 형성하는 단계를 더 포함할 수 있다.
여기서, 본 발명의 또 하나의 예에 따르면, 콘택 홈에 채워지는 도전성 금속은 Cu를 포함하는 재질일 수 있다.
또한, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 프리프레그 시트를 관통하여 돌출하는 도전성 범프를 형성하는 단계; 돌출된 도전성 범프 상에 전자부품을 실장하여 전자부품의 도전성 패드와 도전성 범프를 접착시키는 단계; 접착된 전자부품 층의 상부에 프리프레그 시트를 적층하고 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시켜 임베디드 기판을 형성하는 단계; 금속 시트의 일부 영역을 제거하고 금속 시트 영역의 제거에 따라 노출된 임베디드 기판의 프리프레그 시트 층을 제거하여 콘택 홈을 형성하는 단계; 및 콘택 홈에 도전성 금속을 채우고 회로 패턴을 형성하는 단계; 를 포함하여 이루어지는 전자부품 내장기판 제조방법이 제안된다.
본 발명의 또 하나의 예에 따르면, 도전성 패드와 도전성 범프를 접착시키는 단계에서는 도전성 범프를 가열하고 돌출된 도전성 범프 상에 실장된 전자부품을 가압하여 접착시킬 수 있다.
또한, 본 발명의 하나의 예에 따르면, 콘택 홈을 형성하는 단계는: 도전성 범프의 위치를 벗어난 금속 시트의 일부 영역을 제거하는 단계; 및 도전성 범프의 위치를 벗어난 영역에서 노출된 임베디드 기판의 프리프레그 시트 층을 레이저 가공하여 제거하고 전자부품의 도전성 패드와 접촉하는 콘택 홈을 형성하는 단계; 를 포함할 수 있다.
게다가, 본 발명의 또 하나의 예에 따르면, 도전성 범프 및 콘택 홈에 채워지는 도전성 금속은 동일하게 Cu를 포함하는 재질일 수 있다.
그리고 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 다수의 전극 패드가 형성된 칩 부품을 포함하는 전자부품; 전자부품을 둘러싸도록 절연성의 프리프레그 시트가 압착되어 형성되되 압착된 시트 층 외부에서 전자부품의 전극 패드로 접촉되는 콘택 홈이 형성된 프리프레그 압착 층; 프리프레그 압착 층에 콘택 홈을 형성하기 위한 임시 범프를 형성한 후 제거되되 콘택 홈을 형성하는 내부 면 중 적어도 전극 패드와 접촉하는 면에 일부 남겨진 제1 도전성 물질; 콘택 홈에 채워진 제2 도전성 금속; 및 프리프레그 압착 층 하부 또는 상하부에 형성되되 제2 도전성 금속과 동일한 재질의 회로 패턴; 을 포함하여 이루어지는 전자부품 내장기판이 제안된다.
또한, 본 발명의 또 하나의 예에 따르면, 전극 패드의 재질은 Al, Ni, Cu, Au 등을 포함할 수 있고, 제1 도전성 물질은 Al 또는 Cu를 포함할 수 있고, 제2 도전성 금속은 Cu를 포함할 수 있다.
본 발명의 실시예에 따라, 전자부품과 기판의 회로 연결을 위한 공정을 간소화하고 비용을 줄일 수 있다.
즉, 본 발명의 실시예에 따라 기판에 내장될 전자부품의 원가를 낮출 수 있다. 예컨대, 하나의 실시에에 따라, 재배선 등의 웨이퍼 후속공정의 일부를 생략할 수 있고, 기판에 내장될 수동부품은 최종 표면전극이 도금 대신에 내부전극 상태인 페이스트 상태로도 가능할 수 있다. 또한, 칩 부품의 경우 Al 전극 패드 또는 와이어본딩(W/B) 패드 상태의 부품을 사용할 수 있다.
또한, 본 발명의 하나의 실시예에 따라, 미세 피치 제약에서 상대적으로 자유로울 수 있다. 예컨대, 레이저 선가공으로 인해 공차를 줄일 수 있고, 미세 피치 I/O에 대한 공정이 가능해진다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1a 내지 1f는 본 발명의 하나의 실시예에 따른 전자부품 내장기판 제조방법을 개략적으로 나타내는 도면이다.
도 2a 내지 2c는 본 발명의 하나의 실시예에 따라 도 1a의 실시 단계를 구체화한 도면이다.
도 3a 내지 3c는 본 발명의 하나의 실시예에 따라 도 1b의 실시 단계를 구체화한 도면이다.
도 4a 내지 4c는 본 발명의 하나의 실시예에 따라 도 1e의 실시 단계를 구체화한 도면이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다. 그리고 '상에', '위에', '상부에', '아래에', '하부에' 등으로 언급되는 경우에도 그 기준이 되는 대상과 '직접(적으로) 접촉'되어 있다는 언급이 없는 이상, '직접(적으로) 접촉'되는 형태로 또는 사이에 다른 구성요소가 개재되는 형태로 존재할 수 있다. 또한, '상에', '위에', '상부에', '아래에', '하부에' 등의 상대적 용어들은 기준 구성요소에 대한 어떤 다른 구성요소의 관계를 기술하기 위해 사용될 수 있으며, 이때, 기준 구성요소의 방향이 뒤집어지거나 바뀌는 경우 그에 따른 대응되는 상대적인 방향 개념으로도 해석되고 사용될 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 또한, 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 이상적인 예시도로서, 막 또는 층이나 영역 등의 크기, 두께 등은 기술적 내용의 효과적인 설명을 위해 과장되게 표현될 수 있고, 비례적이지 않을 수 있다. 나아가, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
우선, 본 발명의 제1 실시예들에 따른 전자부품 내장기판 제조방법을 도면을 참조하여 구체적으로 살펴본다.
도 1a 내지 1f는 본 발명의 하나의 실시예에 따른 전자부품 내장기판 제조방법을 개략적으로 나타내는 도면이다. 도 2a 내지 2c는 본 발명의 하나의 실시예에 따라 도 1a의 실시 단계를 구체화한 도면이다. 도 3a 내지 3c는 본 발명의 하나의 실시예에 따라 도 1b의 실시 단계를 구체화한 도면이다. 도 4a 내지 4c는 본 발명의 하나의 실시예에 따라 도 1e의 실시 단계를 구체화한 도면이다.
도 1a 내지 1f를 참조하면, 본 발명의 하나의 실시예에 따른 전자부품 내장기판 제조방법은 임시 범프(20)를 형성하는 단계(도 1a 참조), 전자부품(30)을 실장하여 접착시키는 단계(도 1b 참조), 임베디드 기판을 형성하는 단계(도 1c 및 1d 참조), 콘택 홈(51)을 형성하는 단계(도 1e 참조) 및 회로 패턴(50')을 형성하는 단계(도 1f 참조)를 포함하여 이루어진다. 본 실시예를 설명함에 있어서, 각 구성에 기재된 도면부호는 해당 도면에 기재되지 않은 경우 다른 도면에 기재된 도면부호일 수 있다.
우선, 도 1a를 참조하면, 프리프레그 시트(10)를 관통하여 돌출하는 도전성 임시 범프(bump)(20)가 형성된다. 프리프레그(prepreg)는 섬유 강화 복합재료용의 중간 기재로, 예컨대 PCB에서 층간 절연물질의 적층성형 전 재료이다. 하나의 예에서, 프리프레그 시트(10)는 절연성이다. 예컨대, 프리프레그 시트(10)의 재질은 B 스테이지 레진, 에폭시 및 글라스 패브릭을 포함할 수 있다. 프리프레그 시트(10)는 추후 공정에서 압착되어 절연층(10')을 형성한다. 본 발명에 따라, 임시 범프(20)가 프리프레그 시트(10)에 의해 고정되게 된다.
하나의 예에서, 임시 범프(20)를 형성하는 도전성 물질은 전자부품(30)의 도전성 패드(도 1b의 31 참조)와 열적, 화학적 또는 물리적 접착 후에도 전기적으로 도통될 수 있어야 한다. 또한, 하나의 예에서, 임시 범프(20)를 형성하는 도전성 물질은 콘택 홈(51)을 형성하는 단계에서 임시 범프(20)가 제거되는 경우에 적어도 전자부품(30)의 도전성 패드 표면에 일부 남겨지고, 남겨진 잔여물(도 1f의 20' 참조)은 회로 패턴(도 1f의 50' 참조)을 형성하는 단계에서 채워지는 도전성 금속(도 1f의 51' 참조)과의 우수한 접착성을 가질 수 있어야 한다. 예컨대, 하나의 예에서, 도전성 물질은 Al, Cu 등을 포함할 수 있으나, 이에 한정되지 않고, 공지의 물질로 전술한 물성을 가지면 족할 것이다.
또한, 도 2a 내지 2c를 참조하여 본 발명의 또 하나의 실시예를 살펴보면, 도 1a에 도시된 임시 범프(20)를 형성하는 단계에서는 비아(도 2b의 10a 참조)가 형성된 프리프레그 시트(10)에 비아(10a)를 관통하여 돌출하는 도전성 임시 범프(20)가 형성될 수 있다. 도 2a는 프리프레그 시트(10)가 지그(15)에 의해 팽팽하게 고정되어 있는 것을 나타내고, 도 2b는 지그(15)에 의해 고정된 프리프레그 시트(10)에 비아(10a)가 형성되는 것을 나타낸다. 이때, 비아(10a)는 프리프레그 시트(10)에 레이저 등의 기구에 의해 형성될 수 있다. 또한, 이때, 비아(10a)는 임시 범프(20) 상에 실장될 칩 부품(30a) 등의 전자부품(30)의 도전성 패드(31)보다 작게 가공된다. 또한, 프리프레그 시트(10) 상에 형성되는 비아(10a)는 임시 범프(20) 상에 실장될 전자부품(30)의 전극 패드 또는 도전성 패드(31)의 간격에 따라 정해진다. 도 2c는 프리프레그 시트(10)의 비아(10a)를 관통하여 돌출된 임시 범프(20)를 나타내고 있다.
하나의 예를 살펴보면, 도 2a 내지 2c의 공정이 순차적으로 진행될 수 있고, 또는 도시되지 않았으나, 임시 범프(20)를 형성하는 도전성 물질이 프리프레그 시트(10)를 관통하여 돌출된 이후에 프리프레그 시트(10)를 지그(15)에 고정시킬 수도 있다. 프리프레그 시트(10)의 고정 지그(15)는 프리프레그 시트(10)의 상부 또는 하부에 위치될 수 있다.
이때, 또 하나의 예에서, 도 1a 또는 도 2c의 임시 범프(20)를 형성하는 단계에서는 도전성 물질의 페이스트는 프리프레그 시트(10)에 스크린 인쇄되어 비아(10a)를 관통하여 돌출되거나 혹은 도전성 임시 범프(20)가 지그(도시되지 않음)에 고정되어 비아(10a)를 관통하여 돌출됨으로써 임시 범프(20)가 형성될 수 있다. 이때, 하나의 예에서, 도전성 물질은 추후 전자부품(도 1b의 30 참조)의 전극 패드(도 1b의 31 참조), 예컨대 Al 또는 Cu 등의 재질의 전극 패드, 또는 UBM(Under Bump Metallization)과의 물리적, 화학적 또는 두 가지 메커니즘의 복합적인 원인으로 전자부품(30)과 접촉 시 그 위치가 쉽게 고정될 수 있어야 할 것이다.
또한, 하나의 예에서, 도전성 물질의 임시 범프(20)는 최종 제품 단계에서 남아있지 않고 도전성이 우수한 도전성 금속, 예컨대 Cu 등의 도금으로 대체될 수 있다. 한편, 범프를 형성하는 도전성 물질이 도전성에 큰 문제가 없다면, 최종 제품 단계에서 도전성 물질로 이루어진 범프를 대체함이 없이 그대로 남겨둘 수도 있고, 이러한 실시예는 추후 본 발명의 제2 실시예에서 설명될 것이다.
또한, 도시되지 않았으나, 본 발명의 또 하나의 예에 따르면, 도 1a의 임시 범프(20)를 형성하는 단계에서는, 말단이 가늘고 테이퍼드(tapered)된 도전성 임시 범프(20)가 지그(15)에 고정되어 프리프레그 시트(10)를 관통하여 돌출됨으로써 임시 범프(20)가 형성될 수 있다. 본 실시예에 의하면, 프리프레그 시트(10) 상에 별도로 비아(10a)를 가공할 필요가 없다.
다음으로, 도 1b를 참조하면, 돌출된 임시 범프(20) 상에 전자부품(30)이 실장된다. 이 단계에서, 전자부품(30)의 도전성 패드들(31)이 돌출된 임시 범프(20)에 접착된다. 하나의 예에 따르면, 전자부품(30)은 다수의 전극 패드(31)가 형성된 칩 부품(30a)을 포함할 수 있다. 또한, 임시 범프(20) 상에 실장되는 전자부품(30)은 칩 부품(30a)뿐만 아니라 수동소자(30b)나 비아홀이나 회로 패턴이 형성된 기판(30c)을 포함할 수 있다. 이때, 임시 범프(20)와 접촉되는 전자부품(30)의 영역은 도전성 패드(31)일 수 있다. 본 발명에서 도전성 패드라 함은 칩 부품(30a)이나 수동소자(30b)의 전극 패드 또는 UBM, 게다가 전자부품(30)으로서의 기판(30c)의 상부 또는/및 하부의 회로패턴을 포함하는 의미로 사용된다. 또한, 본 발명에서 전자부품(30)으로서의 기판(30c)의 상부 또는/및 하부의 회로패턴은 도전성 패드(31)일 뿐만 아니라 하나의 전극 패드일 수 있다. 하나의 예에서, 칩 부품(30a)의 경우, 칩 부품(30a)의 전극 패드(31)가 임시 범프(20) 상에 접착된다. 또한, 하나의 예에서, 칩 부품(30a)의 전극 패드(31)는 Al, Ni, Cu, Au 등의 재질을 포함할 수 있다.
또한, 도 3a 내지 3c를 참조하여 도 1b의 전자부품(30)을 실장하여 접착시키는 단계를 구체적으로 살펴본다. 도 3a는 도 1a 또는 도 2c의 지그(15)가 고정되고 임시 범프(20)가 형성된 프리프레그 시트(10)가 기판 거치대(100)에 준비된 것을 나타내고 있다. 이때, 임시 범프(20)의 하부에는 이형제가 도포되어 기판 거치대(100)에 올려질 수 있다. 또는, 임시 범프(20)의 접착력과 무관하에 기판 거치대(100)에 올려질 수 있다. 도 3b는 전자부품(30)이 임시 범프(20) 상에 실장되는 것을 나타내고 있다. 도 3b 및 3c에서 도면부호 30a는 전자부품(30)의 하나의 예로 칩 부품을 나타내고 있고, 도면부호 30b는 전자부품(30)의 예로 수동소자를 나타내고 있다. 수동소자(30b)의 경우 일반적인 주석(Tin) 도금의 외부전극이 아닌, 내부전극(통상적으로 Ni, Pd 또는 Cu 페이스트) 상태 또는 솔더링에 필요한 전극 대신에 도금된 Cu 등의 외부전극 상태로 실장되어 전극이 임시 범프(20)에 접촉될 수 있다. 또한, Cu 등의 재질의 전극 페이스트만 있는 상태로 실장될 수도 있고, 이 경우 후속 도금공정이 수행될 수 있다. 도면부호 30c는 전자부품(30)의 예로 비아홀이 형성된 기판을 나타내고 있다. 도 3c는 실장된 전자부품(30)의 하부의 도전성 패드 또는 전극 패드(31)와 임시 범프(20)가 가압, 가열 또는 가압 및 가열에 의해 접착되는 것을 나타내고 있다.
도 3c를 참조하여, 본 발명의 또 하나의 예를 살펴보면, 도 1b의 전자부품(30)을 실장하여 접착시키는 단계에서는 돌출된 임시 범프(20) 상에 실장된 전자부품(30)을 가압하거나, 임시 범프(20)를 가열하거나, 실장된 전자부품(30)을 가압하고 임시 범프(20)를 가열하여 접착시킬 수 있다. 예컨대, 가열하는 경우, 프리프레그 시트(10)도 가열되어 임시 범프(20)를 접착시켜 그 일부 부위를 고정시킬 수 있다.
다음으로, 도 1c 및 1d를 참조하면, 접착된 전자부품 층의 상부에 프리프레그 시트(10)가 적층된다. 이러한 시트 적층체의 하부 또는 상하부에 금속 시트(50)가 적층되고 전체를 압착시켜 임베디드 기판을 형성한다. 이때, 금속 시트(50)에는 최종 제품 단계에서 회로패턴(도 1f의 50' 참조)이 형성된다. 또한, 본 과정에서, 압착과 동시에 가열하여 전자부품(30)의 사이로 프리프레그 시트(10)가 녹아 들게 된다. 본 과정에 따라 프리프레그는 임시 범프(20)를 고정시키는 수단으로 사용됨과 동시에 제거되지 않고 최종 제품에서 남아 절연층(10')을 형성하게 된다. 하나의 예에서, 전자부품 층의 상부에 프리프레그 시트(10)가 적층된 적층체의 상부 및 하부에 금속 시트(50)가 적층될 수 있다. 또는, 다른 예에서, 전자부품 층의 상부에 프리프레그 시트(10)가 적층된 적층체의 하부에만 금속 시트(50)가 적층되고 상부에는 절연층(도시되지 않음)만이 적층될 수도 있다.
도 1c 및 1d를 참조하여 하나의 예를 살펴보면, 임베디드 기판을 형성하는 단계는 적층체의 하부 또는 상하부에 금속 시트(50)를 적층하고 압착시키는 단계(도 1c 참조) 및 압착 후 외형을 절단하여 임베디드 기판을 형성하는 단계(도 1d 참조)를 포함할 수 있다. 도 1c를 참조하면, 금속 시트(50)를 적층하고 압착시키는 단계에서 수직 방향의 압력이 가해지고 동시에 적층체가 가열될 수 있다. 도 1d를 참조하면, 압착 후 프리프레그 시트는 절연층(10')으로 성형되고, 성형된 후 프리프레그 시트를 고정했던 지그(15) 부분의 안쪽을 절삭하는 라우팅(routing) 공정이 수행된다. 본 과정에 따라 전자부품(30)이 기판 내부에 내장되게 된다.
다음으로, 도 1e를 참조하면, 금속 시트의 일부 영역(도 4a의 50a은 금속시트가 제거된 영역을 도시함)이 제거된다. 또한, 금속 시트 영역의 제거(50a) 및 임시범프의 제거공정에 따라 노출된 임시 범프(20)가 제거되고, 그에 따라 콘택 홈(51)이 형성된다. 콘택 홈(51)은 최종 제품의 회로패턴(도 1f의 50' 참조)과 전자부품(30)의 도전성 패드 또는 전극 패드(31)를 연결하기 위한 것이다.
또한, 도 4a 내지 4c를 참조하여, 도 1e의 콘택 홈(51)을 형성하는 단계를 구체적으로 살펴본다. 이때, 전자부품(30)은 다수의 전극 패드(31)가 형성된 칩 부품(30a)을 포함하고 있다. 도 4a 내지 4c를 참조하면 하나의 예에서, 도 1e의 콘택 홈(51)을 형성하는 단계는 금속 시트의 일부 영역(50a은 금속시트가 제거된 영역을 도시함)을 제거하는 단계(도 4a 참조) 및 적어도 칩 부품(30a)의 전극 패드 위치에 상응하는 제거된 영역(50a)에서 노출된 임시 범프(20)를 레이저 가공 또는 디스미어(desmear) 공정으로 제거하여 콘택 홈(51, 51a, 51b)을 형성하는 단계(도 4c 참조)를 포함할 수 있다. 임시 범프(20)를 제거하는 이유는 임시 범프(20) 보다 도전성이 좋은 도전성 금속(도 1f의 51' 참조)으로 대체하여 전류 전송효율을 높이기 위한 것이다. 금속 시트의 일부 영역은, 예컨대, 레이저 스키빙(skiving) 또는 윈도우 오픈(window open) 노광 방식으로 제거될 수 있다.
구체적으로, 도 4a를 참조하면, 콘택 홈(51)이 형성될 금속 시트의 일부 영역(50a은 금속시트가 제거된 영역을 도시함)이 제거된다. 콘택 홈(51, 51a, 51b)이 형성될 영역은 임시 범프 위치에 상응하는 영역일 수 있다. 또한, 하나의 예에서, 도 4a에 도시된 바와 같이 임시 범프(20)의 위치뿐만 아니라 임시 범프(20)에서 벗어난 위치에 상응하는 영역, 예컨대 도 4a에서 상부 금속 시트의 일부 영역(50a은 금속시트가 제거된 영역을 도시함)에서도 금속 시트(50)가 제거될 수 있다. 이때, 하나의 예에 따르면, 예컨대, 레이저 스키빙(skiving) 또는 윈도우 오픈(window open) 노광 방식으로 제거된다. 레이저 스키빙의 경우 예컨대 야기(Yag) 레이저를 이용하여 금속 시트 영역을 박리할 수 있다. 또한, 노광 방식의 경우 반도체 기술에서 통상 사용하는 방식과 유사하게 금속 시트 영역을 제거할 수 있다. 이때, 예컨대, 레이저 스키빙(skiving) 또는 윈도우 오픈(window open) 노광 방식으로 금속 시트의 일부 영역을 제거(50a)하는 경우, 임시 범프(20)의 일부가 가공되어도 무방하다.
또한, 도 4c를 참조하면,금속 시트가 제거된 영역(50a) 중 적어도 칩 부품(30a)의 전극 패드 위치에 상응하는 영역에서 노출된 임시 범프(20)가 제거되어 콘택 홈(51a)이 형성된다. 이때, 노출된 임시 범프(20)의 제거는 레이저 가공 또는 디스미어(desmear) 공정에서 이루어질 수 있다. 또한, 하나의 예에서, 적어도 칩 부품(30a)의 전극 패드 위치에 상응하는 영역에서 노출된 임시 범프(20)는 디스미어 공정에 의해 제거될 수 있다. 본 실시예에서 디스미어 공정이 수행되는 경우 임시 범프(20)를 화학적으로 제거하여 형성된 콘택 홈(51a)에 도전성 금속(도 1f의 51' 참조)을 도금 등을 통해 채움으로써 제품의 전기적 특성을 강화할 수 있다. 이때, 디스미어 공정에서 콘택 홈(51a)의 내벽에 얇은 임시 범프의 잔여물(20')을 남겨 조도(Roughness)를 형성함으로써 추후 도전성 금속(도 1f의 51' 참조)의 도금에 의한 밀착력을 강화할 수 있다.
또한, 도 1e 또는 4c를 참조하면, 하나의 예에서, 레이저 가공 또는 디스미어 공정에서 콘택 홈(51, 51a)을 형성하는 내부 면 중 적어도 전극 패드(31)와 접촉하는 면에 임시 범프의 잔여물(20')이 일부 남도록 임시 범프(20)를 제거할 수 있다. 이에 따라, 추후 공정에서의 도전성 금속(도 1f의 51' 참조)과 전극 패드(31)와의 접촉이 강화될 수 있다. 이때, 하나의 예에서, 남아 있는 잔여물(20')은 예컨대 레이저 가공 시에 증발하여 사라지지 않도록, 수 μm 이상의 두께로 남아 있을 수 있다. 수 μm 이상의 두께로 남아 있는 경우, 추후 공정에서 도전성 금속(도 1f의 51' 참조)의 도금 시 도금에 견딜 수 있다. 하나의 예에서, 임시 범프(20)를 형성하는 도전성 물질의 페이스트가 전자부품(30)의 전극패드(도 1b의 31 참조) 표면에서 열화학반응으로 계면에 접촉하게 되고, 추후 나머지 접촉 계면 상의 잔여 임시 범프(20')를 제외한 임시 범프(20)를 제거하고 그 공간에 도금 등을 통해 도전성이 높은 도전성 금속(도 1f의 51' 참조)을 채울 수 있다. 하나의 예에서, 전자부품(30)과의 접착시에 기계적 또는 열적 가압 공정을 통해 접촉 계면에서의 접착력을 높임으로써, 본 임시 범프 제거공정에서 임시 범프(20)의 잔여물(20')이 적어도 접촉 계면 상에 남도록 할 수 있다.
나아가, 또 하나의 예에서, 도 1e 및 4c에 도시된 바와 같이, 전극 패드(31)와 접촉하는 면 및 콘택 홈(51, 51a)을 형성하는 측벽에 도전성 물질의 임시 범프의 잔여물(20')이 일부 남겨질 수 있다. 또한, 이때, 하나의 예에서, 잔여물(20')은 콘택 홈(51, 51a)의 내벽에 수 μm 이상의 두께로 남아 있을 수 있다.
또한, 도 4a 내지 4c를 참조하여, 도 1e의 콘택 홈(51)을 형성하는 단계를 구체적으로 살펴보면, 또 하나의 예에서, 도 1e의 콘택 홈(51)을 형성하는 단계는 금속 시트의 일부 영역을 제거하는 단계(도 4a 참조) 이후에 칩 부품(30a)의 전극 패드 위치 이외의 제거된 영역(50a)에서 노출된 임시 범프(20)를 레이저 가공에 의해 제거하여 콘택 홈(51b)을 형성하는 단계(도 4b 참조)를 더 포함할 수 있다. 도 4b는 도 4a에서 하부에 임시 범프(20)가 형성된 금속 시트 영역이 제거(50a)된 후 칩 부품(30a)의 전극 패드 위치에 상응하는 부분을 제외한 나머지 임시 범프(20)가 제거된 것을 나타내고 있다. 또한, 이때, 하나의 실시예에서, 도 4c에 도시된 바를 참조하면, 칩 부품(30a)의 전극 패드 위치에 상응하는 제거된 영역(50a)에서 노출된 임시 범프(20)는 디스미어(desmear) 공정으로 제거되어 콘택 홈(51, 51a)이 형성될 수 있다.
나아가, 도 4a 및 4b를 참조하면, 또 하나의 예에서, 금속 시트의 일부 영역을 제거하는 단계에서 제거된 영역(50a)은 임시 범프 위치에 상응하는 영역 및 임시 범프 위치를 벗어난 영역을 포함할 수 있다. 도 4a는 금속 시트의 제거 영역(50a) 중 하부의 임시 범프(20)가 노출된 영역과 상부의 임시 범프 위치를 벗어난 영역을 나타내고 있다. 또한, 도 4b를 참조하면, 하나의 예에서, 칩 부품(30a)의 전극 패드 위치 이외의 제거된 영역(50a)에서 콘택 홈(51)을 형성하는 단계는 임시 범프 위치를 벗어난 영역에서 노출된 압착 형성된 임베디드 기판의 프리프레그 시트 층을 제거하여 칩 부품(30a) 외의 전자부품(30)의 도전성 패드(도 1b의 31 참조)와 접촉하는 콘택 홈(51c)을 형성하는 단계를 더 포함할 수 있다. 도 4b에서 하부에는 칩 부품(30a)의 전극 패드 위치 이외의 임시 범프 위치에 상응하는 영역에서 임시 범프(20)가 제거된 콘택 홈(51b)이 도시되어 있고, 도 4b에서 상부에 임시 범프 위치를 벗어난 영역에서 노출된 압착 형성된 임베디드 기판의 프리프레그 시트 층이 제거된 콘택 홈(51c)이 도시되어 있다.
그리고 도 1f를 참조하면, 콘택 홈(51)에 도전성 금속(51')이 채워지고 회로 패턴(50')이 형성된다. 이때, 하나의 예에서, 콘택 홈(51)에 채워지는 도전성 금속(51')은 도 1c의 압착 단계에서 적층된 금속 시트(50)와 동일 물질로 이루어질 수 있다. 하나의 예에서, 도전성 금속(51')은 도금 또는 기타의 방법에 의해 콘택 홈(51)에 채워질 수 있다. 본 단계에서, 예컨대, 콘택 홈(51)에 도전성 금속(51')의 도금 공정 및 회로 패턴(50') 형성공정을 통해 내장기판이 완성될 수 있다.
보다 구체적으로, 하나의 예에서, 콘택 홈(51)에 채워지는 도전성 금속(51')은 Cu를 포함하는 재질일 수 있다.
본 발명의 실시예에 따라, 하나의 예에서, 재배선 등의 웨이퍼 후속공정의 일부를 생략할 수 있고, 기판에 내장될 수동부품은 최종 표면도금이 페이스트 상태로도 가능할 수 있고, 칩 부품의 경우 Al 전극 패드 또는 와이어본딩(W/B) 패드 상태의 부품을 사용할 수 있으므로, 기판에 내장될 전자부품의 원가를 낮출 수 있다. 또한, 하나의 예에서, 레이저 선가공으로 인해 공차를 없앨 수 있고, 비아 사이즈를 최소 50um으로 가정할 때, 100um 부근의 피치 I/O에 대해서도 공정 가능성이 높아진다.
다음으로, 본 발명의 제2 실시예에 따른 전자부품 내장기판 제조방법을 구체적으로 살펴본다. 본 실시예는 도 1a 내지 1f를 참조하여 설명될 것이나, 이때, 도면부호 20으로 도시된 임시 범프가 사용되지 않고, 최종 제품단계에서 회로패턴(50')과 전자부품(30)의 전극 패드(도 1b의 31 참조)를 연결하는 범프가 사용됨에 유의하여야 할 것이다. 또한, 도 1e에 도시된 바와 달리 임시 범프(20)가 형성되었던 자리를 제외한 영역에서만 예컨대, 도 1e의 상부에서만 전자부품(30)과 연결하기 위한 콘택 홈(51a)을 형성하기 위해 임베디드 기판의 프리프레그 시트 층이 제거됨에 유의하여야 할 것이다.
본 발명의 하나의 실시예에 따르면, 전자부품 내장기판 제조방법은 도전성 범프를 형성하는 단계, 전자부품(30)의 도전성 패드(31)와 도전성 범프를 접착시키는 단계, 임베디드 기판을 형성하는 단계, 콘택 홈(51)을 형성하는 단계 및 회로 패턴(50')을 형성하는 단계를 포함하여 이루어진다.
본 실시예에서는 도 1a에 도시된 바와 달리 임시 범프가 아니라 임시 범프 자리에 도전성 범프가 형성된다. 이때, 도 1a의 도면부호 20은 도전성 범프를 도시하는 것으로 이해될 수 있다. 즉, 도전성 범프는 프리프레그 시트(10)를 관통하여 돌출하도록 형성된다. 보다 구체적인 설명은 전술한 제1 실시예에서의 임시 범프 형성과정을 참고하도록 하고, 다만, 임시 범프가 아닌 최종 제품 단계에서도 남는 도전성 범프가 사용됨에 유의할 것이다.
도 1b를 참조하면, 임시 범프가 아닌 도전성 범프(도면부호 20 참조) 상에 전자부품(30)이 실장된다. 즉, 돌출된 도전성 범프 상에 전자부품(30)이 실장되어 전자부품(30)의 도전성 패드(31)와 도전성 범프가 접착된다. 보다 구체적인 설명은 전술한 제1 실시예에서의 전자부품(30) 실장 및 접착 과정을 참고하도록 하고, 이때, 임시 범프가 아닌 최종 제품 단계에서도 남는 도전성 범프 상에 전자부품(30)이 실장되고 접착될 것이다. 이때, 도 1b의 도면부호 20은 도전성 범프를 도시하는 것으로 이해될 수 있다.
도 1c 및 1d를 참조하면, 접착된 전자부품 층의 상부에 프리프레그 시트(10)가 적층되고 적층체의 하부 또는 상하부에 금속 시트(50)가 적층된다. 적층된 적층체가 압착되어 임베디드 기판이 형성된다. 보다 구체적인 설명은 전술한 제1 실시예를 참조하도록 한다. 다만, 이때, 도 1c 및 1d에서 임시 범프가 아닌 최종 단계에서도 남는 도전성 범프가 적용됨에 유의할 것이다.
또한, 하나의 예에 따르면, 도전성 패드(31)와 도전성 범프를 접착시키는 단계에서는 도전성 범프를 가열하고 돌출된 도전성 범프 상에 실장된 전자부품(30)을 가압하여 접착시킬 수 있다.
다음으로, 본 실시예서는 금속 시트의 일부 영역이 제거된다(도 4a에서 상부에 도시된 50a 참조). 또한, 금속 시트 영역의 제거에 따라 노출된 임베디드 기판의 프리프레그 시트 층이 제거된다. 그에 따라 콘택 홈(51c)이 형성되게 된다. 도 1e에 도시된 바와 달리, 본 과정은 임시 범프가 형성되었던 자리를 제외한 영역에서만 예컨대, 도 1e의 상부에서만 전자부품(30)과 연결하기 위한 콘택 홈(51c)을 형성하기 위해 임베디드 기판의 프리프레그 시트 층이 제거될 것이다.
또한, 하나의 예에 따르면, 콘택 홈(51c)을 형성하는 단계는 도전성 범프의 위치를 벗어난 금속 시트의 일부 영역을 제거(도 4a에서 상부에 도시된 50a 참조)하는 단계 및 도전성 범프의 위치를 벗어난 영역에서 노출된 임베디드 기판의 프리프레그 시트 층을 레이저 가공하여 제거하고 전자부품(30)의 도전성 패드(도 1b의 31 참조)와 접촉하는 콘택 홈(51c)을 형성하는 단계를 포함할 수 있다. 이때, 도전성 범프의 위치를 벗어난 금속 시트의 일부 영역은, 예컨대, 레이저 스키빙(skiving) 또는 윈도우 오픈(window open) 노광 방식으로 제거될 수 있다.
다음으로, 도 1f를 참조하면, 콘택 홈(51c)에 도전성 금속(51')이 채워지고 회로 패턴(50')이 형성된다. 본 실시예에서, 도 1a 내지 1d에서 임시 범프(20)가 형성된 자리는 최종 단계에서 남는 도전성 범프가 배치되어 있으므로, 도전성 금속(51')이 채워지는 콘택 홈(51c)은 도전성 범프가 배치되지 않은 위치에서 전자부품(30)과 최종 회로패턴(50') 사이에 연결되기 위한 콘택 홈(51c)에 한정될 것이다.
본 발명의 또 하나의 예에 따르면, 도전성 범프 및 콘택 홈(51c)에 채워지는 도전성 금속(51')은 동일하게 Cu를 포함하는 재질일 수 있다.
다음으로, 본 발명의 제3 실시예에 따른 전자부품 내장기판을 도면을 참조하여 살펴본다. 도 1f는 본 발명의 실시예에 따른 전자부품 내장기판을 개략적으로 나타내고 있다.
도 1f를 참조하면, 하나의 실시예에 따른 전자부품 내장기판은 전자부품(30), 프리프레그 압착 층(10'), 제1 도전성 물질(도 1e의 20' 참조), 제2 도전성 금속(51') 및 회로 패턴(50')을 포함하여 이루어진다.
본 실시예에서, 전자부품(30)은 다수의 전극 패드(도 1b의 31 참조)가 형성된 칩 부품(30a)을 포함하고 있다. 또한, 하나의 예에 따르면, 전극 패드(도 1b의 31 참조)의 재질은 Al, Ni, Cu, Au 등을 포함할 수 있다.
프리프레그 압착 층(10')은 전자부품(30)을 둘러싸도록 절연성의 프리프레그 시트(도 1a 내지 1e의 10 참조)가 압착되어 형성되어 있다. 이때, 프리프레그 압착 층(10')은 압착된 시트 층 외부에서 전자부품(30)의 전극 패드(도 1b의 31 참조)로 접촉되는 콘택 홈(도 1e의 51 참조)이 형성되어 있다.
제1 도전성 물질(도 1e의 20' 참조)은 프리프레그 압착 층에 콘택 홈(도 1e의 51 참조)을 형성하기 위한 임시 범프(도 1a 내지 1d의 20 참조)를 형성한 후 제거되되 콘택 홈(도 1e의 51 참조)을 형성하는 내부 면 중 적어도 전극 패드(도 1b의 31 참조)와 접촉하는 면에 일부 남겨진다. 또한, 하나의 예에 따르면, 제1 도전성 물질(도 1e의 20' 참조)은 Al 또는 Cu를 포함할 수 있다.
제2 도전성 금속(51')은 콘택 홈(도 1e의 51 참조)에 채워진다. 또한, 하나의 예에 따르면, 제2 도전성 금속은 Cu를 포함할 수 있다.
회로 패턴(50')은 프리프레그 압착 층(10') 하부 또는 상하부에 형성된다. 이때, 제2 도전성 금속(51')과 동일한 재질로 형성된다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 프리프레그 시트 10a : 비아
10' : 성형된 절연층 또는 프리프레그 압착 층 15 : 지그
20 : 임시 범프 20' : 임시 범프의 잔여물
30 : 전자부품 31 : 도전성 패드 또는 전극 패드
50 : 금속 시트 50' : 회로 패턴
51 : 콘택 홈 51' : 임시범프 위치의 도전체
100 : 기판 거치대

Claims (19)

  1. 프리프레그 시트를 관통하여 돌출하는 도전성 임시 범프를 형성하는 단계;
    상기 돌출된 임시 범프 상에 전자부품을 실장하여 접착시키는 단계;
    상기 접착된 전자부품 층의 상부에 프리프레그 시트를 적층하고 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시켜 임베디드 기판을 형성하는 단계;
    상기 금속 시트의 일부 영역을 제거하고 상기 금속 시트 영역의 제거에 따라 노출된 상기 임시 범프를 제거하여 콘택 홈을 형성하는 단계; 및
    상기 콘택 홈에 도전성 금속을 채우고 회로 패턴을 형성하는 단계; 를 포함하여 이루어지는 전자부품 내장기판 제조방법.
  2. 청구항 1에 있어서,
    상기 임시 범프를 형성하는 단계에서는,
    비아가 형성된 상기 프리프레그 시트에 상기 비아를 관통하여 돌출하는 도전성 임시 범프를 형성하는,
    전자부품 내장기판 제조방법.
  3. 청구항 2에 있어서,
    상기 임시 범프를 형성하는 단계에서는,
    도전성 물질의 페이스트를 상기 프리프레그 시트에 스크린 인쇄하여 상기 비아를 관통시켜 돌출시키거나 상기 도전성 임시 범프를 지그에 고정시켜 상기 비아를 관통시켜 돌출시키는,
    전자부품 내장기판 제조방법.
  4. 청구항 1에 있어서,
    상기 임시 범프를 형성하는 단계에서는,
    말단이 가늘고 테이퍼드(tapered)된 상기 도전성 임시 범프를 지그에 고정시켜 상기 프리프레그 시트를 관통시켜 돌출시키는,
    전자부품 내장기판 제조방법.
  5. 청구항 1에 있어서,
    상기 전자부품을 실장하여 접착시키는 단계에서는
    상기 돌출된 임시 범프 상에 실장된 상기 전자부품을 가압하거나, 상기 임시 범프를 가열하거나, 상기 실장된 전자부품을 가압하고 상기 임시 범프를 가열하여 접착시키는,
    전자부품 내장기판 제조방법.
  6. 청구항 1에 있어서,
    상기 전자부품은 다수의 전극 패드가 형성된 칩 부품을 포함하고,
    상기 전극 패드가 상기 임시 범프 상에 접착되고,
    상기 전극 패드는 Al, Ni, Cu, Au 재질 중 어느 하나를 포함하는,
    전자부품 내장기판 제조방법.
  7. 청구항 1에 있어서,
    상기 임베디드 기판을 형성하는 단계는:
    상기 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시키는 단계; 및
    상기 압착 후 외형을 절단하여 상기 임베디드 기판을 형성하는 단계; 를 포함하는,
    전자부품 내장기판 제조방법.
  8. 청구항 1에 있어서,
    상기 전자부품은 다수의 전극 패드가 형성된 칩 부품을 포함하고,
    상기 콘택 홈을 형성하는 단계는:
    상기 금속 시트의 일부 영역을 제거하는 단계; 및
    적어도 상기 칩 부품의 전극 패드 위치에 상응하는 상기 제거된 영역에서 노출된 상기 임시 범프를 레이저 가공 또는 디스미어(desmear) 공정으로 제거하여 상기 콘택 홈을 형성하는 단계; 를 포함하는,
    전자부품 내장기판 제조방법.
  9. 청구항 8에 있어서,
    상기 레이저 가공 또는 디스미어 공정에서 상기 콘택 홈을 형성하는 내부 면 중 적어도 상기 전극 패드와 접촉하는 면에 상기 임시 범프의 잔여물이 일부 남도록 상기 임시 범프를 제거하는,
    전자부품 내장기판 제조방법.
  10. 청구항 9에 있어서,
    상기 전극 패드와 접촉하는 면 및 상기 콘택 홈을 형성하는 측벽에 상기 임시 범프의 잔여물이 일부 남겨지는,
    전자부품 내장기판 제조방법.
  11. 청구항 8에 있어서,
    상기 콘택 홈을 형성하는 단계는 상기 금속 시트의 일부 영역을 제거하는 단계 이후에 상기 칩 부품의 전극 패드 위치 이외의 상기 제거된 영역에서 노출된 상기 임시 범프를 레이저 가공에 의해 제거하여 콘택 홈을 형성하는 단계를 더 포함하고,
    상기 칩 부품의 전극 패드 위치에 상응하는 상기 제거된 영역에서 노출된 상기 임시 범프를 상기 디스미어(desmear) 공정으로 제거하여 상기 콘택 홈을 형성하는,
    전자부품 내장기판 제조방법.
  12. 청구항 11에 있어서,
    상기 금속 시트의 일부 영역을 제거하는 단계에서 제거된 영역은 상기 임시 범프 위치에 상응하는 영역 및 상기 임시 범프 위치를 벗어난 영역을 포함하고,
    상기 칩 부품의 전극 패드 위치 이외의 상기 제거된 영역에서 상기 콘택 홈을 형성하는 단계는 상기 임시 범프 위치를 벗어난 영역에서 노출된 상기 압착 형성된 임베디드 기판의 상기 프리프레그 시트 층을 제거하여 상기 칩 부품 외의 전자부품의 도전성 패드와 접촉하는 콘택 홈을 형성하는 단계를 더 포함하는,
    전자부품 내장기판 제조방법.
  13. 청구항 1에 있어서,
    상기 콘택 홈에 채워지는 상기 도전성 금속은 Cu를 포함하는 재질인,
    전자부품 내장기판 제조방법.
  14. 프리프레그 시트를 관통하여 돌출하는 도전성 범프를 형성하는 단계;
    상기 돌출된 도전성 범프 상에 전자부품을 실장하여 상기 전자부품의 도전성 패드와 상기 도전성 범프를 접착시키는 단계;
    상기 접착된 전자부품 층의 상부에 프리프레그 시트를 적층하고 적층체의 하부 또는 상하부에 금속 시트를 적층하고 압착시켜 임베디드 기판을 형성하는 단계;
    상기 금속 시트의 일부 영역을 제거하고 상기 금속 시트 영역의 제거에 따라 노출된 상기 임베디드 기판의 상기 프리프레그 시트 층을 제거하여 콘택 홈을 형성하는 단계; 및
    상기 콘택 홈에 도전성 금속을 채우고 회로 패턴을 형성하는 단계; 를 포함하여 이루어지는 전자부품 내장기판 제조방법.
  15. 청구항 14에 있어서,
    상기 도전성 패드와 상기 도전성 범프를 접착시키는 단계에서는
    상기 도전성 범프를 가열하고 상기 돌출된 도전성 범프 상에 실장된 전자부품을 가압하여 접착시키는,
    전자부품 내장기판 제조방법.
  16. 청구항 14에 있어서,
    상기 콘택 홈을 형성하는 단계는:
    상기 도전성 범프의 위치를 벗어난 상기 금속 시트의 일부 영역을 제거하는 단계; 및
    상기 도전성 범프의 위치를 벗어난 영역에서 노출된 상기 임베디드 기판의 상기 프리프레그 시트 층을 레이저 가공하여 제거하고 상기 전자부품의 도전성 패드와 접촉하는 콘택 홈을 형성하는 단계; 를 포함하는,
    전자부품 내장기판 제조방법.
  17. 청구항 14에 있어서,
    상기 도전성 범프 및 상기 콘택 홈에 채워지는 상기 도전성 금속은 동일하게 Cu를 포함하는 재질인,
    전자부품 내장기판 제조방법.
  18. 다수의 전극 패드가 형성된 칩 부품을 포함하는 전자부품;
    상기 전자부품을 둘러싸도록 절연성의 프리프레그 시트가 압착되어 형성되되 상기 압착된 시트 층 외부에서 상기 전자부품의 전극 패드로 접촉되는 콘택 홈이 형성된 프리프레그 압착 층;
    상기 프리프레그 압착 층에 상기 콘택 홈을 형성하기 위한 임시 범프를 형성한 후 제거되되 상기 콘택 홈을 형성하는 내부 면 중 적어도 상기 전극 패드와 접촉하는 면에 일부 남겨진 제1 도전성 물질;
    상기 콘택 홈에 채워진 제2 도전성 금속; 및
    상기 프리프레그 압착 층 하부 또는 상하부에 형성되되 상기 제2 도전성 금속과 동일한 재질의 회로 패턴; 을 포함하여 이루어지는 전자부품 내장기판.
  19. 청구항 18에 있어서,
    상기 전극 패드의 재질은 Al, Ni, Cu, Au 재질 중 어느 하나를 포함하고,
    상기 제1 도전성 물질은 Al 또는 Cu를 포함하고,
    상기 제2 도전성 금속은 Cu를 포함하는,
    전자부품 내장기판.
KR1020110100220A 2011-09-30 2011-09-30 전자부품 내장기판 제조방법 및 전자부품 내장기판 KR101184784B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110100220A KR101184784B1 (ko) 2011-09-30 2011-09-30 전자부품 내장기판 제조방법 및 전자부품 내장기판
US13/607,971 US20130081863A1 (en) 2011-09-30 2012-09-10 Substrate with built-in electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100220A KR101184784B1 (ko) 2011-09-30 2011-09-30 전자부품 내장기판 제조방법 및 전자부품 내장기판

Publications (1)

Publication Number Publication Date
KR101184784B1 true KR101184784B1 (ko) 2012-09-24

Family

ID=47113935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100220A KR101184784B1 (ko) 2011-09-30 2011-09-30 전자부품 내장기판 제조방법 및 전자부품 내장기판

Country Status (2)

Country Link
US (1) US20130081863A1 (ko)
KR (1) KR101184784B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200068711A1 (en) * 2016-11-23 2020-02-27 Intel IP Corporation Component terminations for semiconductor packages

Also Published As

Publication number Publication date
US20130081863A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
JP4345808B2 (ja) 半導体装置の製造方法
KR100763345B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2005045013A (ja) 回路モジュールとその製造方法
KR20080093910A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20100232127A1 (en) Wiring board composite body, semiconductor device, and method for manufacturing the wiring board composite body and the semiconductor device
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP4835264B2 (ja) 部品内蔵回路モジュール基板
JP5505307B2 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP4266717B2 (ja) 半導体装置の製造方法
KR101184784B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP2010118436A (ja) 部品内蔵モジュールの製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP7131740B2 (ja) プリント回路基板及びパッケージ
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
TWI420989B (zh) 印刷電路板及其製造方法
KR101004216B1 (ko) 초슬림 회로 기판이 접합된 칩 내장형 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee