JP5505307B2 - 機能素子内蔵基板及びその製造方法、並びに電子機器 - Google Patents

機能素子内蔵基板及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP5505307B2
JP5505307B2 JP2010532900A JP2010532900A JP5505307B2 JP 5505307 B2 JP5505307 B2 JP 5505307B2 JP 2010532900 A JP2010532900 A JP 2010532900A JP 2010532900 A JP2010532900 A JP 2010532900A JP 5505307 B2 JP5505307 B2 JP 5505307B2
Authority
JP
Japan
Prior art keywords
functional element
insulating layer
reinforcing material
substrate
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010532900A
Other languages
English (en)
Other versions
JPWO2010041621A1 (ja
Inventor
嘉樹 中島
新太郎 山道
克 菊池
健太郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010532900A priority Critical patent/JP5505307B2/ja
Publication of JPWO2010041621A1 publication Critical patent/JPWO2010041621A1/ja
Application granted granted Critical
Publication of JP5505307B2 publication Critical patent/JP5505307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

（関連出願についての記載）
本発明は、日本国特許出願：特願２００８−２５９７８３号（２００８年１０月６日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、機能素子を基板に内蔵した機能素子内蔵基板及びその製造方法、並びに電子機器に関し、特に、機能素子を覆う絶縁層中に補強材が埋設された機能素子内蔵基板及びその製造方法、並びに素子内蔵基板を有する電子機器に関する。
近年、電子機器の高性能化及び小型化に伴い、電子機器に組み込まれる部品の高密度実装化が急速に進んでいる。部品の高密度実装化の一例として、半導体チップ、コンデンサ等の機能素子を基板に内蔵した機能素子内蔵基板がある。機能素子内蔵基板は、機能素子と基板の熱膨張率の差により基板に反りが発生する場合がある。基板の反りを回避する手段として、補強材を用いたものがあり、従来においては、以下のものが開示されている。
特許文献１では、半導体チップを内蔵した配線基板であって、前記半導体チップが埋設された絶縁層と、前記半導体チップに接続される配線と、を有し、前記絶縁層の第１の側と、当該第１の側と反対側の第２の側とに、それぞれ当該絶縁層を補強する補強層が形成されたものが開示されている。
また、特許文献２では、内層にチップ部品が内蔵されたプリント配線板であって、少なくとも当該チップ部品の上部に位置する絶縁層が、補強基材と絶縁樹脂からなるリジッドな絶縁基板を積層したものからなるものが開示されている。
また、特許文献３では、第１の電気絶縁性基材と、第１の電気絶縁性基材の両面に形成された配線パターンからなる回路基板と、回路基板に実装された回路部品と、回路基板より、熱膨張係数の低い矯正材と、回路部品を内蔵し、回路基板と熱膨張係数の低い矯正材とを接合する第２の電気絶縁性基材とからなるものが開示されている。
また、特許文献４では、半導体チップが内蔵された配線基板であって、半導体チップが埋設される絶縁層と、半導体チップに接続される配線構造と、を有し、絶縁層に、絶縁層を補強する補強構造体が埋設されたものが開示されている。
特開２００６−３３９４２１号公報 特開２００７−０４９００４号公報 特開２００６−３５１８１９号公報 特開２００６−２６１２４６号公報
なお、上記特許文献の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
しかしながら、従来の機能素子内蔵基板には、以下の問題点がある。
第１の問題点は、基板を一定以上に薄化できない点である。有機樹脂を基材とした基板に機能素子を内蔵する際に、機能素子がシリコンや、セラミック等からなる場合には、機能素子と有機樹脂からなる基板との間の線形熱膨張率の差により、樹脂を硬化する工程で基板に応力が発生する。これを抑制するために、補強材を含む層を、機能素子を埋設した層の上または下、或いは上下両方に設ける必要があり、補強材を含む層は一定以上の厚みを確保する必要がある。このため、基板を一定以上に薄化できない。例えば、特許文献１に記載の基板では、半導体チップ（機能素子）が埋設された絶縁層の第１の側と第２の側の両側に補強層を形成しているが、熱ストレスに対応するため、補強層の厚みを保つ必要があり、基板を一定以上薄くすることができない。また、特許文献３に記載の基板では、回路基板、第２の電気絶縁性材料（絶縁層）、矯正材の積層構造となっているため、基板を一定以上薄くすることができない。
第２の問題点は、基板の薄化の効果が低下したり、基板の反りの低減の効果が低下する点である。つまり、第１の問題点を避けるため、機能素子を埋設した層にのみ補強材を設ける場合、補強材が機能素子と同一平面上に無い場合には一定以上の厚みが必要となり、基板の薄化の効果が低下する。また、補強材が機能素子と同一平面上にある場合には機能素子の端部と補強材との間隙において応力が集中して構造的に弱くなり、反りの低減の効果が低下する。例えば、特許文献４に記載の基板では、絶縁層中には、当該絶縁層を補強する補強構造体（補強材）と、半導体チップ（機能素子）とが埋設されているが、半導体チップと補強構造体が同一平面上に形成されているため、半導体チップと補強構造体の間隙に応力が集中して構造的に弱くなり、反りを抑制することができない。
第３の問題点は、第２の問題点として指摘した前記の構造的に弱い部分である前記間隙を解消するため、前記補強材と前記機能素子を側面において密着させる場合、補強材が金属である場合には、機能素子と密着している部分で導通が起こり、機能素子が正常に動作しなくなる等の不具合が発生する点である。例えば、特許文献４に記載の基板では、構造的に弱い部分である半導体チップ（機能素子）と補強構造体（補強材）の間隙を解消するため、半導体チップと補強構造体を接触させる場合、補強構造体が金属である場合には、半導体チップと密着している部分で導通が起こり、半導体チップが正常に動作できなくなる等の不具合が発生する。また、半導体チップと補強構造体を側面で密着させること、つまり、補強構造体と半導体チップの間隙を厳密に０とすることは、一般に補強構造体を成型する際の精度はおよそ半導体チップの回路面の縦または横の長さの１００００分の１程度であることから、非常に困難である。よって補強構造体と半導体チップを半導体チップの回路面の法線方向から俯瞰して、半導体チップの端部において、少なくとも一部分は重なっている状態にしなければならないが、この時、半導体チップと補強構造体の重なる部分の範囲を精密に制御しなければ、補強構造体と半導体チップが重なっている部分と、同重なっていない部分における半導体チップに加えられる応力の違いから、半導体チップの破壊が起こり、半導体チップが正常に動作できなくなる等の不具合が発生する。
第４の問題点は、補強材が補強繊維等のコア材や高弾性材である場合には、機能素子と補強材の重なる部分の範囲を精密に制御しなければ、機能素子の破壊や、電極端子への干渉が起こり、機能素子が正常に動作しなくなる等の不具合が発生する点である。
また、従来の機能素子内蔵基板の製造方法には、以下の問題点がある。
第５の問題点は、線形熱膨張率の差を回避するために補強材を含む層を積層する場合、補強材を含む層及び機能素子を埋設した絶縁層について、一方を支持板の上に積層して熱硬化させた後、もう一方を積層して熱硬化させ、更にその後、支持板を除去することが必要なため、工程数が一定以上必要となり、製造にコストと時間がかかる点である。例えば、特許文献１に記載の基板では、支持基板の上に第１の補強層、半導体チップ（機能素子）を埋設した絶縁層、第２の補強層を順に積層する工程であるため、工程数が一定以上必要となり、製造にコストがかかる。また、特許文献２に記載の基板では、補強基材と絶縁樹脂からなるリジッドな絶縁基板を積層した構成となっているため、製造にコストと時間がかかる。
第６の問題点は、機能素子を埋設した絶縁層のみに補強材を設ける場合、補強材が金属であると、機能素子を埋設した絶縁層を挟む二つの導体配線層が存在し、該二つの導体配線層を電気的に接続する場合、機能素子を埋設した絶縁層を貫通するビアを設ける必要があるが、該金属の補強材に対し該ビアの直径よりも大きな開口を予め形成しておく必要があるため、工定数が一定以上必要となり、製造にコストがかかる点である。例えば、特許文献４に記載の基板では、補強構造体（補強材）が金属である場合には、半導体チップ（機能素子）を埋設する絶縁層を挟む二つの導体配線層が存在し、該二つの導体配線層を電気的に接続する場合、機能素子を埋設した絶縁層を貫通するビアを設ける必要があるが、該金属の補強材に対し該ビアの直径よりも大きな開口を予め形成しておく必要があるため、工定数が一定以上必要となり、製造にコストがかかる問題点があった。
本発明の第１の課題は、薄化を実現し、機能素子の正常動作を維持しつつ、線形熱膨張率の差による基板の反りを抑制することができる機能素子内蔵基板を提供することである。
本発明の第２の課題は、製造工程を簡略化することで製造にかかるコストを低減させることができる機能素子内蔵基板の製造方法を提供することである。
本発明の第１の視点においては、基材上に、１つ以上の機能素子と、前記機能素子を埋設する絶縁層と、を備える機能素子内蔵基板であって、前記絶縁層には、前記機能素子の側方において、基板全面に亘って補強材が埋設されており、前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする。
本発明の第２の視点においては、電子機器において、前記機能素子内蔵基板を実装されていることを特徴とする。
本発明の第３の視点においては、機能素子内蔵基板の製造方法において、機能素子を基材上に搭載する工程と、補強材を含む絶縁層において前記機能素子と対応する位置に開口部を形成する工程と、前記開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記絶縁層を積層する工程と、を含み、前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする。
本発明の第４の視点においては、機能素子内蔵基板の製造方法において、補強材を含む絶縁層において機能素子と対応する位置に開口部を形成する工程と、前記機能素子よりも基材側に前記絶縁層を配置し、前記開口部と前記機能素子を位置合わせして、前記絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、を含み、前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする。
本発明の第５の視点においては、機能素子内蔵基板の製造方法において、補強材を含む第１絶縁層において機能素子と対応する位置に第１開口部を形成する工程と、補強材を含む第２絶縁層において機能素子と対応する位置に第２開口部を形成する工程と、前記機能素子よりも基材側に前記第１絶縁層を配置し、前記第１開口部と前記機能素子を位置合わせして、前記第１絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、前記第２開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記第２絶縁層を積層する工程と、を含み、前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする。
本発明の機能素子内蔵基板によれば、主に有機樹脂を基材とする機能素子内蔵基板において、構造的に弱くなる機能素子と補強材の間隙が無くなり、更に強化されることにより、機能素子と有機樹脂の線形熱膨張率の差異等による基板の反りの起点となる、機能素子と補強材の接続部を補強することができ、反りを防止することができる。
また、本発明の機能素子内蔵基板によれば、一般に機能素子上に電極端子が存在するのは、機能素子の回路面の縦または横の長さの１０分の１程度より内側であり、且つ、一般に補強材を成型する際の精度は凡そ機能素子の回路面の縦または横の長さの１００００分の１程度であることから、補強材が、機能素子の端から、機能素子の回路面の縦または横の長さの１００００分の１から１０分の１程度で機能素子の端部と重なっていることとすれば、該補強材を実現可能な精度で成型でき、かつ補強材の機能素子の電極端子への干渉も防止できる。
更に、本発明の機能素子内蔵基板によれば、実験により、機能素子の回路面の縦または横の長さの１０分の１程度以下の長さで、該補強材と該機能素子が該機能素子の周縁部で重なっている場合、機能素子の破壊は低減できることが確認されているため、上記の長さ制限の範囲においては、該補強材と該機能素子の重なりによる該機能素子の破壊も低減できる。
本発明の機能素子内蔵基板の製造方法によれば、補強材が、機能素子の回路面で一部重なって密着しているため、機能素子内蔵基板の製造工程において、機能素子の周縁部を押さえつける効果があり、製造工程中の機能素子の線形熱膨張係数差による反りを低減させることができる。また、支持板を除去したり、大きな開口を予め形成しておく必要がないため、製造工程が簡略化され、製造にかかるコストを低減させることができる。
本発明の実施例１に係る機能素子内蔵基板の構成を模式的に示した断面図である。 本発明の実施例１に係る機能素子内蔵基板の変形例１の構成を模式的に示した断面図である。 本発明の実施例１に係る機能素子内蔵基板の変形例２の構成を模式的に示した断面図である。 本発明の実施例１に係る機能素子内蔵基板における補強材の位置を説明するための平面図である。 本発明の実施例１に係る機能素子内蔵基板における補強材の変形例３の位置を説明するための平面図である。 本発明の実施例１に係る機能素子内蔵基板の製造方法を模式的に示した第１の工程断面図である。 本発明の実施例１に係る機能素子内蔵基板の製造方法を模式的に示した第２の工程断面図である。 本発明の実施例２に係る機能素子内蔵基板の構成を模式的に示した断面図である。 本発明の実施例２に係る機能素子内蔵基板の変形例の構成を模式的に示した断面図である。 本発明の実施例２に係る機能素子内蔵基板の変形例の製造方法を模式的に示した第１の工程断面図である。 本発明の実施例２に係る機能素子内蔵基板の変形例の製造方法を模式的に示した第２の工程断面図である。 本発明の実施例３に係る機能素子内蔵基板の構成を模式的に示した断面図である。 本発明の実施例３に係る機能素子内蔵基板の組み合わせ前の構成を模式的に示した断面図である。 本発明の実施例４に係る機能素子内蔵基板の構成を模式的に示した断面図である。 本発明の実施例５に係る機能素子内蔵基板の構成を模式的に示した断面図である。 サンプルの構成を模式的に示した表である。 サンプルにおける機能素子１の縦又は横の長さに対する補強材と機能素子の重なり部分の割合と、機能素子が破壊される割合の関係を模式的に示したグラフである。
本発明の実施形態１に係る機能素子内蔵基板では、基材（図１の２）上に、１つ以上の機能素子（図１の１）と、前記機能素子（図１の１）を埋設する絶縁層（図１の４）と、を備える機能素子内蔵基板（図１の１００）であって、前記絶縁層（図１の４）には、前記機能素子（図１の１）の側方において、基板全面に亘って補強材（図１の６）が埋設されており、前記補強材（図１の６）は、前記機能素子（図１の１）の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子（図１の１）の周縁部の少なくとも一部と重なっている（形態１）。
さらに、以下の形態も可能である。
前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１００分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることが好ましい（形態１−１）。
前記補強材は、前記機能素子の回路面側及びその反対側の一方又は両方にて、前記機能素子の周縁部の一部と重なっていることが好ましい（形態１−２）。
前記補強材は、補強繊維を含むことが好ましい（形態１−３）。
前記補強繊維は、ガラスクロスからなることが好ましい（形態１−４）。
前記補強材は、高弾性材または金属材からなり、前記機能素子に接触しないように配置されていることが好ましい（形態１−５）。
前記絶縁層上に前記機能素子と電気的に接続された導体配線層と、前記機能素子の領域外において前記絶縁層及び前記補強材を貫通して配設されるとともに、前記導体配線層と前記基材における導体配線層を電気的に接続するビアと、を備え、前記補強材は、絶縁体よりなることが好ましい（形態１−６）。
本発明の実施形態２に係る電子機器では、前記機能素子内蔵基板を実装している（形態２）。
本発明の実施形態３に係る機能素子内蔵基板の製造方法では、機能素子を基材上に搭載する工程と、補強材を含む絶縁層において前記機能素子と対応する位置に開口部を形成する工程と、前記開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記絶縁層を積層する工程と、を含み、前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっている（形態３）。
補強材を含む絶縁層において機能素子と対応する位置に開口部を形成する工程と、前記機能素子よりも基材側に前記絶縁層を配置し、前記開口部と前記機能素子を位置合わせして、前記絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、を含むことが好ましい（形態３−１）。
補強材を含む第１絶縁層において機能素子と対応する位置に第１開口部を形成する工程と、補強材を含む第２絶縁層において機能素子と対応する位置に第２開口部を形成する工程と、前記機能素子よりも基材側に前記第１絶縁層を配置し、前記第１開口部と前記機能素子を位置合わせして、前記第１絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、前記第２開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記第２絶縁層を積層する工程と、を含むことが好ましい（形態３−２）。
本発明の実施例１に係る機能素子内蔵基板について図面を用いて説明する。図１は、本発明の実施例１に係る機能素子内蔵基板の構成を模式的に示した断面図である。図２は、本発明の実施例１に係る機能素子内蔵基板の変形例１の構成を模式的に示した断面図である。図３は、本発明の実施例１に係る機能素子内蔵基板の変形例２の構成を模式的に示した断面図である。図４は、本発明の実施例１に係る機能素子内蔵基板における補強材の位置を説明するための平面図である。図５は、本発明の実施例１に係る機能素子内蔵基板における補強材の変形例３の位置を説明するための平面図である。
図１を参照すると、機能素子内蔵基板１００は、基材２上に、表面（回路面）側に複数の電極端子５を有する機能素子１が搭載されている。機能素子内蔵基板１００は、電極端子５の表面側にて電極端子５が対応する導体配線層３と接続されている。機能素子内蔵基板１００は、導体配線層３と基材２の間、及び複数の電極端子５の間において、絶縁層４が形成されている。機能素子内蔵基板１００は、絶縁層４において、機能素子１の回路面の法線方向から見て、機能素子１の回路面側の一部（周縁部の一部）と重なるように、補強材６が埋設されている。
機能素子１には、例えば、半導体チップ、コンデンサを用いることができる。図１では表面側に複数の電極端子５を有する半導体チップを例としている。機能素子１には、予め、円柱状、若しくは多層配線からなる電極端子５が設けられているが、そのほかに金のスタッドバンプも使用することが可能であり、電極端子５の形状はこれらに限定されない。電極端子５の材質も、銅、金、ニッケル等からなるがこれらに限定されない。
基材２は、導体配線層、絶縁層、樹脂基板等が好適であるが、それらに限定されない。基材２は、機能素子１と接着するための接着層を含むことができる。このとき、基材２が導体配線層を含む場合、機能素子１が搭載される部分には、一様なパターンの配線（金属）エリアが形成されるよう該導体配線層のパターンを形成しておくと、その部分が放熱板の機能を果たすため望ましいが、それらに限定されない。例えば、図３のように、基材２を導体配線層１２及び接着層１３とすることができる。
導体配線層３には、めっき法、印刷法による銅、ニッケル、金、銀、無鉛はんだ等の一種類以上の金属が好適であるが、それらに限定されない。導体配線層３は、絶縁層４の表面側にて、機能素子１よりも広い範囲に形成されている。導体配線層３を形成するためには、電極端子５の表面及び絶縁層４の表面は同じ高さ位置に形成されていることが望ましいが、電極端子５及び絶縁層４の表面の位置関係はそれに限定されない。ただし、導体配線層３がない場合にも、本発明の目的が達成できる。
絶縁層４には、エポキシ、ポリイミド、液晶ポリマーなどをベースとしたものが好適であるが、それらに限定されない。
補強材６には、アラミド不織布、アラミドフィルム、ガラスクロス、シリカフィルム等の補強繊維、または、ポリイミド系樹脂、ポリベンゾオキサゾル系樹脂等の高弾性樹脂、或いは銅、ＳＵＳ、コバール合金等の金属材料が好適であるが、それらに限定されない。補強材６は、ポリイミド系樹脂、ポリベンゾオキサゾル系樹脂等の高弾性樹脂などの絶縁体の場合は、図１に示すように補強材と機能素子が接していても、図２に示すように接していなくてもよい。ただし、補強材６は、銅、ＳＵＳ、コバール合金等の金属材料（導電性材料）の場合には、図２のように機能素子１と接しないように、絶縁層４によって絶縁されていればよい。
補強材６は、機能素子１と接していても接していなくとも、機能素子内蔵基板１００の上（表面側）から見たときに、機能素子１の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで機能素子１の周縁部の少なくとも一部と重なるように配置されている。また、補強材６は、機能素子１の縦又は横の長さより１００００分の１から１００分の１の長さだけ機能素子１の周縁部の少なくとも一部と重なるように設置されていることが好ましい。機能素子１の割れの発生率を０％とすることができるからである。
補強材６は、図４のように機能素子１の周縁部の全てにおいて、機能素子１の縦又は横の長さより１００００分の１から１０分の１の長さだけ機能素子１の周縁部と重なるように設置されていることが好適であるが、例えば、図５のように機能素子１の周縁部の一部でも、機能素子１の縦又は横の長さの１００００分の１から１０分の１の長さだけ機能素子１と重なっていてもよい。これは、例えば、応力解析等により、機能素子１と補強材６の間隙の中で、特に応力が集中しやすいと解明された部分のみ、機能素子１と補強材６を重ねる等の方法によっても、反りを防止する効果が得られるためである。
次に、本発明の実施例１に係る機能素子内蔵基板の製造方法について図面を用いて説明する。図６、図７は、本発明の実施例１に係る機能素子内蔵基板の製造方法を模式的に示した工程断面図である。
まず、機能素子１を基材２の上に加熱と加圧等により搭載する（ステップＡ１；図６（Ａ）参照）。
次に、シート状の補強材６を含む絶縁層４ａを、機能素子１の横又は縦の長さより、長さの１０分の１〜１００００分の１だけ両端で短くなるよう、絶縁層４ａに開口部１１を形成するよう切断する（ステップＡ２；図６（Ｂ）参照）。
次に、機能素子１の電極端子５側より、補強材６を含む絶縁層４ａ及び、絶縁層４ｂを供給（積層）し、硬化させる（ステップＡ３；図６（Ｃ）〜図７（Ａ）参照）。絶縁層４ａの供給方法は、補強材６と機能素子１の間隙部分等を樹脂の流れ込みによって完全に埋める必要があるため、真空ラミネート法や、真空プレス法が好適に使用されるがそれらに限定されない。
次に、研削装置やバフ研磨装置等を使用して、電極端子５が露出するまで絶縁層４ｂ（絶縁層４ａを含む場合あり）を除去する（ステップＡ４；図７（Ｂ）参照）。このとき、表面に露出した電極端子５の表面高さは、絶縁層４ａ、４ｂと同じ高さとなる。
次に、露出した電極端子５の表面部分に存在する研磨くずである樹脂残渣等を取り除くため、希硫酸洗浄またはデスミア処理を行なう（ステップＡ５）。なお、樹脂残渣等の除去の方法はこれらに限定されない。
次に、電極端子５を含む絶縁層４ａ、４ｂ上に、銅、ニッケルなどの無電解めっき又は、チタン、タングステン、クロム、白金、金、銅、ニッケル、銀、スズ、鉛からなる一つ以上元素による一層以上の導電層をスパッタ処理により形成し、続くめっき工程のためのシード層とする（ステップＡ６）。なお、シード層の形成の方法は、無電解、スパッタ処理に限定されない。
続いて、電極端子５を含む絶縁層４ａ、４ｂ上に、めっきレジスト（図示せず）を形成し、導体配線層３を形成し、その後、めっきレジストを取り除き、導体配線層以外の領域のめっきシード層をエッチングする（ステップＡ７；図７（Ｃ）参照）。これにより、図１と同様な機能素子内蔵基板１００ができる。
実施例１によれば、主に有機樹脂を基材とする機能素子内蔵基板１００において、構造的に弱くなる機能素子１と補強材６の間隙が無くなり、更に強化されることにより、機能素子１と有機樹脂（絶縁層４、基材２）の線形熱膨張率の差異等による基板の反りの起点となる、機能素子１と補強材６の接続部を補強することができ、反りを防止することができる。
また、補強材６が、機能素子１の回路面で一部重なって密着しているため、機能素子内蔵基板１００の製造工程において、機能素子１の周縁部を押さえつける効果があり、製造工程中の機能素子１の線形熱膨張係数差による反りの低減も期待できる。
また、一般に機能素子１上に電極端子５が存在するのは、機能素子１の回路面の縦または横の長さの１００分の１程度より内側であり、且つ、一般に補強材６を成型する際の精度は凡そ機能素子１の回路面の縦または横の長さの１００００分の１程度であることから、補強材６が、機能素子１の端から、機能素子１の回路面の縦または横の長さの１００００分の１から１００分の１程度で機能素子の周縁部と重なっていることとすれば、補強材６を実現可能な精度で成型でき、かつ補強材６の機能素子１の電極端子５への干渉も防止できる。
本発明の実施例２に係る機能素子内蔵基板について図面を用いて説明する。図８は、本発明の実施例２に係る機能素子内蔵基板の構成を模式的に示した断面図である。図９は、本発明の実施例２に係る機能素子内蔵基板の変形例の構成を模式的に示した断面図である。
実施例２に係る機能素子内蔵基板２００は、絶縁層４において、機能素子１の回路面の法線方向から見て、機能素子１の回路面の反対面（裏面）の一部（周縁部の一部）と重なるように、補強材６が埋設されている点が、実施例１に係る機能素子内蔵基板（図１の１００）と異なる。機能素子１と補強材６は、機能素子１の回路面の横または縦の長さの１００００分の１以上かつ１０分の１以下の長さで機能素子１の周縁部の少なくとも一部と重なるように配置されている。基材２は、図９のように導体配線層１２及び接着層１３とすることができ、接着層１３が機能素子１の裏面の領域より小さくすることが好適である。その他の構成は、実施例１と同様である。
次に、本発明の実施例２に係る機能素子内蔵基板の製造方法について、図面を用いて説明する。図１０、図１１は、本発明の実施例２に係る機能素子内蔵基板の変形例の製造方法を模式的に示した工程断面図である。なお、ここでは図９の機能素子内蔵基板の製造方法を例に説明する。
まず、開口部１１を有する補強材６を含む絶縁層４ａを用意し、絶縁層４ａより上側から機能素子１を供給し、導体配線層１２上に機能素子１を搭載する（ステップＢ１；図１０（Ａ）参照）。この時、開口部１１は、機能素子１及び絶縁層４ａが、機能素子１の縦又は横の長さの１００００分の１以上かつ１０分の１以下の長さで重なるように位置合わせする。なお、機能素子１の供給方法は、真空ラミネート法や、真空プレス法が好適に使用されるがそれらに限定されない。
次に、機能素子１の電極端子５の側より絶縁層４ｂを供給し、その後、絶縁層４ａ及び絶縁層４ｂを同時に硬化させる（ステップＢ２；図１０（Ｂ）〜図１１（Ａ）参照）。なお、絶縁層４ｂの供給方法は、真空ラミネート法や、真空プレス法が好適に使用されるがそれらに限定されない。
その後、ステップＡ４〜Ａ７と同様に、電極端子５を露出させ、導体配線層３を形成する（ステップＢ３；図１１（Ｂ）〜図１１（Ｃ）参照）。これにより、図９と同様な機能素子内蔵基板２００ができる。
実施例２によれば、実施例１と同様な効果を奏するとともに、補強材６が、機能素子１と、機能素子１の回路面側の反対側で重なっている構造であるため、補強材６を含む絶縁層４ａを、機能素子１を内蔵する前に積層する等のプロセスとすることができるため、実施例１の場合よりプロセスの自由度が増加する。
本発明の実施例３に係る機能素子内蔵基板について図面を用いて説明する。図１２は、本発明の実施例３に係る機能素子内蔵基板の構成を模式的に示した断面図である。図１３は、本発明の実施例３に係る機能素子内蔵基板の組み合わせ前の構成を模式的に示した断面図である。
実施例３に係る機能素子内蔵基板３００は、機能素子１の回路面及びその反対面の両方において、機能素子１の回路面の横または縦の長さの１００００分の１以上かつ１０分の１以下の長さで機能素子１の周縁部の少なくとも一部で補強材６ａ、６ｃと重なっている。その他の構成は、実施例１と同様である。
また、機能素子内蔵基板３００の製造方法に関しては、図１３のように、例えば、基材２が、図９の場合と同様に、導体配線層１２及び接着層１３から構成される場合には、補強材６ａを含む絶縁層４ａを供給した後、機能素子１を搭載し、更に補強材６ｃを含む絶縁層４ｃを機能素子１の電極端子５の側から供給し、ステップＢ２〜Ｂ３と同様な工程を行うことで、機能素子１が上下から補強材６ａ、６ｃで重ね合わされた機能素子内蔵基板ができる。
実施例３によれば、実施例１、２と同様な効果を奏するとともに、補強材６ａ、６ｃと機能素子１が、機能素子１の回路面及びその反対面の両方で重なることで、実施例１、２に係る機能素子内蔵基板よりも構造が補強される効果を大きくすることができる。
本発明の実施例４に係る機能素子内蔵基板について図面を用いて説明する。図１４は、本発明の実施例４に係る機能素子内蔵基板の構成を模式的に示した断面図である。
実施例４に係る機能素子内蔵基板４００は、実施例１に係る機能素子内蔵基板（図１の１００）における絶縁層４にビア７が設けられ、基材２と導体配線層３が接続したものである。ビア７は、補強材６（絶縁体）を貫通している。その他の構成は、実施例１と同様である。実施例４によれば、実施例１と同様な効果を奏するとともに、基材２の部分に配線層等が設けられていた場合、機能素子１の上下の配線層が接続され、配線設計等において好適な構造となる。
本発明の実施例５に係る機能素子内蔵基板について図面を用いて説明する。図１５は、本発明の実施例５に係る機能素子内蔵基板の構成を模式的に示した断面図である。
実施例５に係る機能素子内蔵基板５００においては、互いに機能が同一または異なる機能素子８、９が同一の絶縁層４に内蔵されている。補強材６は、機能素子８、９の回路面側において、機能素子８、９の回路面の横または縦の長さの１００００分の１以上かつ１０分の１以下の長さで機能素子１の周縁部の少なくとも一部と重なっている。その他の構成は、実施例１と同様である。実施例５によれば、実施例１と同様な効果を奏するとともに、システム設計等において、好適な構造となる。
以上、本発明の実施例について説明したが、本発明に係る機能素子内蔵基板及びその製造方法、並びに電子機器は、上記実施例のみに限定されるものではなく、上記実施例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
次に、補強材と機能素子の重なり部分の割合と、補強材と機能素子が重なっている部分と、同重なっていない部分における該機能素子に加えられる応力の違いから、機能素子が破壊される割合を調べるための実験の概要を以下に述べる。
実験の方法として、補強材６と機能素子１の重なりの割合が、機能素子１の縦又は横の長さの１倍程度〜１００分の１程度の複数のサンプルを作製した。図１６に代表的な構造を示す。各サンプルは、ステップＡ１〜Ａ７（図６（Ｂ）〜図６（Ｃ）で示したプロセスと同様のプロセスにより作製した。サンプルを作製した後、外観観察や顕微鏡観察等を通じ、機能素子に破損が発生していないかどうかを確認した。
この実験の結果、補強材６と機能素子１の重なりの割合が、機能素子１の縦又は横の長さの１倍程度では１００％の割合で機能素子が破損したが、同長さの１０分の１程度では機能素子１の割れの発生率は２５％であり、同長さの１００分の１程度では機能素子１の割れの発生率は０％であった（図１７参照）。この実験から、機能素子の縦又は横の長さの凡そ１００分の１程度以下の該機能素子と該補強材の重なりでは、機能素子の割れが防止できることが確認された。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
１、８、９ 機能素子
２ 基材
３ 導体配線層
４、４ａ、４ｂ、４ｃ 絶縁層
５ 電極端子
６、６ａ、６ｃ 補強材
７ ビア
１０ 機能素子１の縦又は横の長さ
１１、１１ａ、１１ｃ 開口部
１２ 導体配線層
１３ 接着層
１００、２００、３００、４００、５００ 機能素子内蔵基板

Claims (11)

  1. 基材上に、１つ以上の機能素子と、前記機能素子を埋設する絶縁層と、を備える機能素子内蔵基板であって、
    前記絶縁層には、前記機能素子の側方において、基板全面に亘って補強材が埋設されており、
    前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする機能素子内蔵基板。
  2. 前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１００分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする請求項１記載の機能素子内蔵基板。
  3. 前記補強材は、前記機能素子の回路面側及びその反対側の一方又は両方にて、前記機能素子の周縁部の一部と重なっていることを特徴とする請求項１又は２記載の機能素子内蔵基板。
  4. 前記補強材は、補強繊維を含むことを特徴とする請求項１乃至３のいずれか一に記載の機能素子内蔵基板。
  5. 前記補強繊維は、ガラスクロスからなることを特徴とする請求項４記載の機能素子内蔵基板。
  6. 前記補強材は、高弾性材または金属材からなり、前記機能素子に接触しないように配置されていることを特徴とする請求項１乃至３のいずれか一に記載の機能素子内蔵基板。
  7. 前記絶縁層上に前記機能素子と電気的に接続された導体配線層と、
    前記機能素子の領域外において前記絶縁層及び前記補強材を貫通して配設されるとともに、前記導体配線層と前記基材における導体配線層を電気的に接続するビアと、
    を備え、
    前記補強材は、絶縁体よりなることを特徴とする請求項１乃至３のいずれか一に記載の機能素子内蔵基板。
  8. 請求項１乃至７のいずれか一に記載の機能素子内蔵基板を実装していることを特徴とする電子機器。
  9. 機能素子を基材上に搭載する工程と、
    補強材を含む絶縁層において前記機能素子と対応する位置に開口部を形成する工程と、
    前記開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記絶縁層を積層する工程と、
    を含み、
    前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする機能素子内蔵基板の製造方法。
  10. 補強材を含む絶縁層において機能素子と対応する位置に開口部を形成する工程と、
    前記機能素子よりも基材側に前記絶縁層を配置し、前記開口部と前記機能素子を位置合わせして、前記絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、
    を含み、
    前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする機能素子内蔵基板の製造方法。
  11. 補強材を含む第１絶縁層において機能素子と対応する位置に第１開口部を形成する工程と、
    補強材を含む第２絶縁層において機能素子と対応する位置に第２開口部を形成する工程と、
    前記機能素子よりも基材側に前記第１絶縁層を配置し、前記第１開口部と前記機能素子を位置合わせして、前記第１絶縁層を積層しつつ前記機能素子を基材上に搭載する工程と、
    前記第２開口部と前記機能素子を位置合わせして前記機能素子の回路面側から前記第２絶縁層を積層する工程と、
    を含み、
    前記補強材は、前記機能素子の回路面の横又は縦の長さの１００００分の１以上かつ１０分の１以下の長さで前記機能素子の周縁部の少なくとも一部と重なっていることを特徴とする機能素子内蔵基板の製造方法。
JP2010532900A 2008-10-06 2009-10-05 機能素子内蔵基板及びその製造方法、並びに電子機器 Expired - Fee Related JP5505307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010532900A JP5505307B2 (ja) 2008-10-06 2009-10-05 機能素子内蔵基板及びその製造方法、並びに電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008259783 2008-10-06
JP2008259783 2008-10-06
JP2010532900A JP5505307B2 (ja) 2008-10-06 2009-10-05 機能素子内蔵基板及びその製造方法、並びに電子機器
PCT/JP2009/067329 WO2010041621A1 (ja) 2008-10-06 2009-10-05 機能素子内蔵基板及びその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2010041621A1 JPWO2010041621A1 (ja) 2012-03-08
JP5505307B2 true JP5505307B2 (ja) 2014-05-28

Family

ID=42100571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532900A Expired - Fee Related JP5505307B2 (ja) 2008-10-06 2009-10-05 機能素子内蔵基板及びその製造方法、並びに電子機器

Country Status (2)

Country Link
JP (1) JP5505307B2 (ja)
WO (1) WO2010041621A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JPWO2014188493A1 (ja) * 2013-05-20 2017-02-23 株式会社メイコー 部品内蔵基板及びその製造方法
TWI604763B (zh) * 2016-11-18 2017-11-01 同泰電子科技股份有限公司 軟硬複合板結構
KR101963293B1 (ko) 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN111669893A (zh) * 2019-03-06 2020-09-15 珠海方正科技高密电子有限公司 电路板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2004087957A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 部品内蔵プリント配線板、およびその部品内蔵プリント配線板の製造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008010555A (ja) * 2006-06-28 2008-01-17 Nec Toppan Circuit Solutions Inc 配線基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2004087957A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 部品内蔵プリント配線板、およびその部品内蔵プリント配線板の製造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008010555A (ja) * 2006-06-28 2008-01-17 Nec Toppan Circuit Solutions Inc 配線基板及びその製造方法

Also Published As

Publication number Publication date
WO2010041621A1 (ja) 2010-04-15
JPWO2010041621A1 (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP3945483B2 (ja) 半導体装置の製造方法
US6784554B2 (en) Semiconductor device and manufacturing method thereof
JP4055717B2 (ja) 半導体装置およびその製造方法
US7937828B2 (en) Method of manufacturing wiring board
US7370411B2 (en) Wiring board manufacturing method
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
CN109074947B (zh) 电子部件
JP2006173232A (ja) 半導体装置およびその製造方法
JP5505307B2 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP4447143B2 (ja) 半導体装置及びその製造方法
US20100232127A1 (en) Wiring board composite body, semiconductor device, and method for manufacturing the wiring board composite body and the semiconductor device
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
US20100327044A1 (en) Method for manufacturing electronic component module
JP2017028156A (ja) 実装構造体及びその製造方法
US20170229388A1 (en) Wiring substrate and semiconductor device
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体
KR101184784B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
JP2005123493A (ja) 配線基板及び素子実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees