JP4324732B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4324732B2
JP4324732B2 JP2003398540A JP2003398540A JP4324732B2 JP 4324732 B2 JP4324732 B2 JP 4324732B2 JP 2003398540 A JP2003398540 A JP 2003398540A JP 2003398540 A JP2003398540 A JP 2003398540A JP 4324732 B2 JP4324732 B2 JP 4324732B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
semiconductor
opening
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003398540A
Other languages
English (en)
Other versions
JP2005159199A (ja
Inventor
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003398540A priority Critical patent/JP4324732B2/ja
Publication of JP2005159199A publication Critical patent/JP2005159199A/ja
Application granted granted Critical
Publication of JP4324732B2 publication Critical patent/JP4324732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

この発明は半導体装置の製造方法に関する。
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。
このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。
このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
特開２００１−１６８１２８号公報
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。
すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
また、上記従来の半導体装置では、上述の如く、回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能であるが、それでも小型化に限界があった。
すなわち、回路基板に他の必要な電子部品、例えば、他の半導体装置、コンデンサや抵抗等のチップ部品を搭載し、これらの電子部品に上記従来の半導体装置を接続すると、これらが平面的に配置されるため、小型化に限界があった。また、平面的に配置される関係から、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じ、回路特性が劣化することがあった。
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、電子機器のより一層の小型化が可能で、配線長を最短として回路特性劣化を抑制することが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明は、上面に端子が露出され前記端子間に絶縁層が設けられた集合配線板を有し、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体と前記各半導体構成体に対応する部分に開口部を有する前記集合配線板とを、前記集合配線板の各開口部内に前記半導体構成体が配置されるようにベース部材上に配置する工程と、前記半導体構成体および前記集合配線板上に、接続パッド部を有する少なくとも１層の上層配線を前記半導体構成体の外部接続用電極および前記配線板に電気的に接続させて形成する工程と、前記半導体構成体間における前記ベース部材および前記集合配線板を少なくとも切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、を有し、前記集合配線板および前記半導体構成体の上面に上層絶縁膜を配置し、加熱加圧板により前記上層絶縁膜を加熱加圧する工程を含むことを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記集合配線板の各開口部内に前記半導体構成体を配置する工程は、前記集合配線板の各開口部と前記各半導体構成体との間に隙間が形成されるように配置し、前記隙間に充填材を充填する工程を含むことを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記最上層の上層配線の接続パッド部の少なくとも一部を前記集合配線板上に配置することを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記ベース部材はプリプレグ材からなることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記集合配線板は多層配線板からなることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記半導体構成体の前記ベース部材上への配置は、切断前の前記集合配線板の開口部の周囲における配線形成部が良品と判定された部分に対応する位置にのみ配置することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、切断前の前記集合配線板の開口部のうち、前記半導体構成体が配置されない開口部内に充填材を充填することを特徴とするものである。
この発明によれば、半導体構成体の周囲におけるベース部材上に配線板を設けているので、配線板上に最上層の上層配線の少なくとも一部の接続パッドを配置するようにして、最上層の上層配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、ベース部材下に少なくとも１層の下層配線を配線板に電気的に接続させて設けているので、最下層の下層配線に電子部品を接続させて搭載するようにして、電子機器のより一層の小型化が可能で、且つ、配線長を最短として回路特性を向上させることが可能となる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板（ベース部材）１を備えている。ベース板１は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維やアラミド繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面が固着されている。この場合、半導体構成体２は、後述する配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２は平面方形状のシリコン基板（半導体基板）３を備えている。シリコン基板３の下面はベース板１に固着されている。シリコン基板３の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド４が集積回路に接続されて設けられている。
接続パッド４の中央部を除くシリコン基板３の上面には酸化シリコン等からなる絶縁膜５が設けられ、接続パッド４の中央部は絶縁膜５に設けられた開口部６を介して露出されている。絶縁膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）７が設けられている。この場合、絶縁膜５の開口部６に対応する部分における保護膜７には開口部８が設けられている。
保護膜７の上面には銅等からなる下地金属層９が設けられている。下地金属層９の上面全体には銅からなる配線１０が設けられている。下地金属層９を含む配線１０の一端部は、両開口部６、８を介して接続パッド４に接続されている。配線１０の接続パッド部上面には銅からなる柱状電極１１が設けられている。配線１０を含む保護膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２がその上面が柱状電極１１の上面と面一となるように設けられている。
このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板３、接続パッド４、絶縁膜５を含み、さらに、保護膜７、配線１０、柱状電極１１、封止膜１２を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の配線板１３がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。配線板１３は、多層配線板からなり、例えば、第１の絶縁基板１４の上下面に第２、第３の絶縁基板１５、１６が積層され、第２の絶縁基板１５内に設けられたビア１７と第３の絶縁基板１６内に設けられたビア１８とが、第１の絶縁基板１４内に設けられたビア１９および第１の絶縁基板１４の上下面に設けられた上面配線２０、下面配線２１を介して接続された構造となっている。この場合、第１〜第３の絶縁基板１４〜１６はベース板１と同一の材料であるプリプレグ材からなっている。上面配線２０および下面配線２１は銅箔からなっている。
配線板１３には半導体構成体２よりもやや大きめの開口部２２が設けられている。したがって、半導体構成体２と配線板１３との間には隙間２３が形成されている。この隙間２３の間隔は、一例として、０．１〜０．５ｍｍである。隙間２３内には絶縁性の充填材２４が充填されている。充填材２４は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂等の樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラー等である。
半導体構成体２、充填材２４および配線板１３の上面には第１の上層絶縁膜２５がその上面を平坦とされて設けられている。第１の上層絶縁膜２５は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材が混入されたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラー等である。
柱状電極１１およびビア１７の上面中央部に対応する部分における第１の上層絶縁膜２５には開口部２６が設けられている。第１の上層絶縁膜２５の上面には銅等からなる第１の上層下地金属層２７が設けられている。第１の上層下地金属層２７の上面全体には銅からなる第１の上層配線２８が設けられている。第１の上層下地金属層２７を含む第１の上層配線２８の一端部は、開口部２６を介して柱状電極１１またはビア１７の上面に接続されている。
第１の上層配線２８を含む第１の上層絶縁膜２５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第２の上層絶縁膜２９が設けられている。第１の上層配線２８の接続パッド部に対応する部分における第２の上層絶縁膜２９には開口部３０が設けられている。第２の上層絶縁膜２９の上面には銅等からなる第２の上層下地金属層３１が設けられている。第２の上層下地金属層３１の上面全体には銅からなる第２の上層配線３２が設けられている。第２の上層下地金属層３１を含む第２の上層配線３２の一端部は、開口部３０を介して第１の上層配線２８の接続パッド部に接続されている。
第２の上層配線３２を含む第２の上層絶縁膜２９の上面にはソルダーレジスト等からなる最上層絶縁膜３３が設けられている。第２の上層配線３２の接続パッド部に対応する部分における最上層絶縁膜３３には開口部３４が設けられている。開口部３４内およびその上方には半田ボール３５が第２の上層配線３２の接続パッド部に接続されて設けられている。複数の半田ボール３５は、最上層絶縁膜３３の上面にマトリクス状に配置されている。
ビア１８の下面中央部に対応する部分におけるベース板１には開口部３６が設けられている。ベース板１の下面には銅等からなる第１の下層下地金属層３７が設けられている。第１の下層下地金属層３７の下面全体には銅からなる第１の下層配線３８が設けられている。第１の下層下地金属層３７を含む第１の下層配線３８の一端部は、開口部３６を介してビア１８の下面に接続されている。
第１の下層配線３８を含むベース板１の下面には第１の上層絶縁膜２５と同一の材料からなる下層絶縁膜３９が設けられている。第１の下層配線３８の接続パッド部に対応する部分における下層絶縁膜３９には開口部４０が設けられている。下層絶縁膜３９の下面には銅等からなる第２の下層下地金属層４１が設けられている。第２の下層下地金属層４１の下面全体には銅からなる第２の下層配線４２が設けられている。第２の下層下地金属層４１を含む第２の下層配線４２の一端部は、開口部４０を介して第１の下層配線３８の接続パッド部に接続されている。第２の下層配線４２を含む下層絶縁膜３９の下面にはソルダーレジスト等からなる最下層絶縁膜４３が設けられている。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板３上の接続パッド４の数の増加に応じて、半田ボール３５の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、第２の上層配線３２の接続パッド部（最上層絶縁膜３３の開口部３４内の部分）のサイズおよびピッチを柱状電極１１のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された第２の上層配線３２の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の側面の外側に設けられた配線板１３に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール３５のうち、少なくとも最外周の半田ボール３５は半導体構成体２よりも外側に位置する周囲に配置されている。
また、この半導体装置では、半導体構成体２の周囲におけるベース１板上に、樹脂中に熱膨張係数低下用材料が混入されたものからなる充填材２４を設けているので、樹脂のみからなる充填材を設ける場合と比較して、半導体構成体２とその側面を覆っている絶縁層２１との間に生じる応力を緩和することができる。この場合、充填材２４の熱膨張係数は、半導体構成体２のシリコン基板２の熱膨張係数よりも大きく、且つ、配線板１３の絶縁基板１４〜１６の熱膨張係数よりも小さくなっている。
さらに、この半導体装置では、半導体構成体２の周囲におけるベース板１の上面に方形枠状の配線板１３を設けているので、配線板１３の代わりに単なる絶縁層を設けた場合と比較して、高密度配線構造とすることができる。すなわち、配線板１３の代わりに単なる絶縁層を設けた場合には、当該絶縁層にスルーホールを形成して、上層配線２８、３２と下層配線３８、４２とをただ単に接続するだけとなり、高密度配線構造とすることはできない。なお、第２の絶縁基板１５の上面および第３の絶縁基板１６の下面に銅箔からなる配線をビア１７、１８に接続させて設けるようにしてもよい。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）３上にアルミニウム系金属等からなる接続パッド４、酸化シリコン等からなる絶縁膜５およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜７が設けられ、接続パッド４の中央部が絶縁膜５および保護膜７に形成された開口部６、８を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板３には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド４は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部６、８を介して露出された接続パッド４の上面を含む保護膜７の上面全体に下地金属層９を形成する。この場合、下地金属層９は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する下地金属層２７、３１、３７、４１も同様である。
次に、下地金属層９の上面にメッキレジスト膜５１をパターン形成する。この場合、配線１０形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５１の開口部５２内の下地金属層９の上面に配線１０を形成する。次に、メッキレジスト膜５１を剥離する。
次に、図４に示すように、配線１０を含む下地金属層９の上面にメッキレジスト膜５３をパターン形成する。この場合、柱状電極１１形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、下地金属層９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５３の開口部５４内の配線１０の接続パッド部上面に柱状電極１１を形成する。次に、メッキレジスト膜５３を剥離し、次いで、配線１０をマスクとして下地金属層９の不要な部分をエッチングして除去すると、図５に示すように、配線１０下にのみ下地金属層９が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１１および配線１０を含む保護膜７の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２をその厚さが柱状電極１１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は封止膜１２によって覆われている。
次に、封止膜１２および柱状電極１１の上面側を適宜に研磨し、図７に示すように、柱状電極１１の上面を露出させ、且つ、この露出された柱状電極１１の上面を含む封止膜１２の上面を平坦化する。ここで、柱状電極１１の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１１の高さにばらつきがあるため、このばらつきを解消して、柱状電極１１の高さを均一にするためである。
次に、図８に示すように、バーンイン用検査治具５５として、下面に配線（図示せず）を有する配線板５６の下面側に複数のプローブピン５７を有するプローブピン支持板５８が配置され、プローブピン５７の上端面が異方導電性ゴム５９を介して配線板５６の配線に接続されたものを用意する。この場合、プローブピン５７の先端部はほぼ半球形状となっている。また、プローブピン５７の直径は柱状電極１１の直径よりもある程度小さくなっている。
そして、図示しないステージ上に配置されたウエハ状態のシリコン基板３上に形成された柱状電極１１の上面に、バーンイン用検査治具５５のプローブピン５７の先端部を接触させ、バーンインを行なう。そして、このバーンインにより、ウエハ状態における各半導体装置の良否を判定する。次に、シリコン基板３をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示す半導体構成体２が複数個得られる。そして、上記バーンインによる判定結果に基づいて、良品の半導体構成体２のみを選び出す。
次に、図１に示す配線板１３の製造方法の一例について、簡単に説明する。まず、図１０に示すように、上面配線２０および下面配線２１がビア１９により導通されたプリプレグ材またはビルドアップ材からなる第１の絶縁基板１４を用意する。この第１の絶縁基板１４を形成するには、通常のビルドアッププリント基板の製造方法を用いればよく、フォトリソグラフィ技術またはレーザビームによりビアホールを形成し、めっきにより、あるいはスパッタ法とめっきにより、上面配線２０、下面配線２１およびビア１９を形成する。ビア１９は、導電ペーストをビアホールに充填する方法あるいは導電材料からなるピンを圧入する方法によってもよい。
次に、図１１に示すように、上面配線２０を含む第１の絶縁基板１４の上面に、プリプレグ材またはビルドアップ材からなる第２の絶縁基板１５を積層するとともに、下面配線２１を含む第１の絶縁基板１４の下面に、プリプレグ材またはビルドアップ材からなる第３の絶縁基板１６を積層する。そして、第２の絶縁基板１５にビア１７を、また第３の絶縁基板１６にビア１８を、第１の絶縁基板１４にビア１９を形成する場合と同様な方法で形成する。図１１においては、ビア１７上とその周辺部、およびビア１８上とその周縁部を覆う配線は形成されていないが、ビア１７およびビア１８を形成する際、このような配線を同時に形成してもよい。いずれにしても、図１１に図示された状態で、ビア１７は上面配線２０の他端部に接続され、ビア１８は下面配線２１の他端部に接続されている。
ここで、第１〜第３の絶縁基板１４〜１６は、図１に示す配線板１３を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が方形状となっている。そして、次に、図１２に示すように、パンチングにより、第１〜第３の絶縁基板１４〜１６に複数の方形状の開口部２２を形成し、平面形状が格子状とされた第１〜第３の絶縁基板１４〜１６からなる集合配線板１３ａを形成する。次に、集合配線板１３ａに対して電気的検査を行ない、集合配線板１３ａにおける各配線板１３形成領域の電気的良否を判定する。
次に、上記のようにして得られた良品の半導体構成体２および各配線板１３形成領域の電気的良否判定済みの集合配線板１３ａを用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１３に示すように、図１に示すベース板１を複数枚採取することができる大きさで、集合配線板１３ａに対応する大きさのプリプレグ材からなるベース板１を用意する。この場合、ベース板１を構成するプリプレグ材中のエポキシ系樹脂等からなる熱硬化性樹脂は、半硬化状態となっている。
次に、ベース板１の上面の所定の複数箇所にそれぞれ良品の半導体構成体２のシリコン基板３の下面を仮圧着する。すなわち、加熱機構付きのボンディングツール（図示せず）を用い、半導体装置２を、加熱した状態で一定の圧力をかけながら、プリプレグ材からなるベース板１の上面の所定の箇所に仮圧着する。仮圧着条件は、一例として、温度９０〜１３０℃、圧力０．１〜１Ｍｐａである。
次に、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板１の上面に、集合配線板１３ａをピン等で位置決めしながら配置する。この状態では、集合配線板１３ａの開口部２２のサイズは半導体構成体２のサイズよりもやや大きくなっているので、集合配線板１３ａの各開口部２２と半導体構成体２との間には隙間２３が形成されている。また、この状態では、集合配線板１３ａの上面と半導体構成体２の上面とはほぼ同一の平面上に配置されている。上記の工程において、ベース板１上に半導体構成体２および集合配線板１３ａを配置する順序は、逆でもよく、先に集合配線板１３ａを配置した後、この集合配線板１３ａの各開口部内２２内に半導体構成体２を配置するようにしてもよい。
ここで、集合配線板１３ａの各配線板１３形成領域の電気的良否の判定は済んでいるので、良品と判定された配線板１３形成領域の開口部２２内にのみ半導体構成体２を配置し、不良品と判定された配線板１３形成領域の開口部２２内には半導体構成体２を配置しない。これにより、良品と判定された半導体構成体２の無駄を防止し、歩留の向上を図ることができる。
次に、図１４に示すように、隙間２３内に樹脂中に熱膨張係数低下用材料が混入されたものからなるペースト状または粉末状の充填材２４を印刷法等により充填する。この場合、不良品と判定された配線板１３形成領域の開口部２２内には半導体構成体２が配置されていないので、当該開口部２２全領域内に充填材２４を充填する。
次に、集合配線板１３ａ、半導体構成体２および充填材２４の上面に第１の上層絶縁膜２５を形成するためのシート状のビルドアップ材を配置する。このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
次に、一対の加熱加圧板６１、６２を用いて上下からベース板１、充填材２４および第１の上層絶縁膜２５形成用のビルドアップ材を加熱加圧する。すると、ベース板１中の熱硬化性樹脂が硬化し、ベース板１の上面に半導体構成体２のシリコン基板３の下面および第３の絶縁基板１６の下面が固着される。また、充填材２４中の熱硬化性樹脂が硬化し、充填材２４が半導体構成体２の側面、集合配線板１３ａの各開口部２２の内壁面およびその間のベース板１の上面に固着される。さらに、ビルドアップ材中の熱硬化性樹脂が硬化し、半導体構成体２、充填材２４および第２の絶縁基板１５の上面に第１の上層絶縁膜２５が形成される。
この場合、第１の上層絶縁膜２５の上面は、上側の加熱加圧板６１の下面によって押さえ付けられるため、平坦面となる。また、ベース板１の下面は、下側の加熱加圧板６２の上面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜２５の上面およびベース板１の下面を平坦化するための研磨工程は不要である。このため、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体２に対して第１の上層絶縁膜２５の上面およびベース板１の下面の平坦化を一括して簡単に行なうことができる。
なお、ベース板１上に半導体構成体３および集合配線板１３ａを配置し、次いで、上下から加熱加圧し、次いで、印刷法等により隙間２３内に充填材２４を充填し、次いで、それらの上にビルドアップ材を配置し、次いで、上下から加熱加圧するようにしてもよい。また、ベース板１上に半導体構成体３および集合配線板１３ａを配置し、次いで、上下から加熱加圧し、次いで、印刷法等により隙間２３内に充填材２４を充填するとともにそれらの上に充填材２４と同一の材料からなる第１の上層絶縁膜形成用層を形成し、次いで、上下から加熱加圧するようにしてもよい。
次に、図１５に示すように、レーザビームを照射するレーザ加工により、柱状電極１１およびビア１７の上面中央部に対応する部分における第１の上層絶縁膜２５に開口部２６を形成する。また、ビア１８の下面中央部に対応する部分におけるベース板１に開口部３６を形成する。次に、必要に応じて、開口部２６、３６内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１６に示すように、開口部２６を介して露出された柱状電極１１およびビア１７の上面を含む第１の上層絶縁膜２５の上面全体および開口部３６を介して露出されたビア１８の下面を含むベース板１の下面全体に、銅の無電解メッキ等により、第１の上層下地金属層２７および第１の下層下地金属層３７を形成する。
次に、第１の上層下地金属層２７の上面に上層メッキレジスト膜６３をパターン形成し、また、第１の下層下地金属層３７の下面に下層メッキレジスト膜６４をパターン形成する。この場合、第１の上層配線２８形成領域に対応する部分における上層メッキレジスト膜６３には開口部６５が形成されている。また、第１の下層配線３８形成領域に対応する部分における下層メッキレジスト膜６４には開口部６６が形成されている。
次に、下地金属層２７、３７をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜６３の開口部６５内の第１の上層下地金属層２７の上面に第１の上層配線２８を形成し、また、下層メッキレジスト膜６４の開口部６６内の第１の下層下地金属層３７の下面に第１の下層配線３８を形成する。
次に、両メッキレジスト膜６３、６４を剥離し、次いで、第１の上層配線２８および第１の下層配線３８をマスクとして第１の上層下地金属層２７および第１の下層下地金属層３７の不要な部分をエッチングして除去すると、図１７に示すように、第１の上層配線２８下にのみ第１の上層下地金属層２７が残存され、また、第１の下層配線３８上にのみ第１の下層下地金属層３７が残存される。
次に、図１８に示すように、第１の上層配線２８を含む第１の上層絶縁膜２５の上面にシート状のビルドアップ材等からなる第２の上層絶縁膜２９を形成し、また、第１の下層配線３８を含むベース板１の下面にシート状のビルドアップ材等からなる下層絶縁膜３９を形成する。
次に、レーザビームを照射するレーザ加工により、第１の上層配線２８の接続パッド部に対応する部分における第２の上層絶縁膜２９に開口部３０を形成し、また、第１の下層配線３８の接続パッド部に対応する部分における下層絶縁膜３９に開口部４０を形成する。次に、必要に応じて、開口部３０、４０内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１９に示すように、開口部３０を介して露出された第１の上層配線２８の接続パッド部を含む第２の上層絶縁膜２９の上面全体および開口部４０を介して露出された第１の下層配線３８の接続パッド部を含む下層絶縁膜３９の下面全体に、銅の無電解メッキ等により、第２の上層下地金属層３１および第２の下層下地金属層４１を形成する。
次に、第２の上層下地金属層３１の上面に上層メッキレジスト膜６７をパターン形成し、また、第２の下層下地金属層４１の下面に下層メッキレジスト膜６８をパターン形成する。この場合、第２の上層配線３２形成領域に対応する部分における上層メッキレジスト膜６７には開口部６９が形成されている。また、第２の下層配線４２形成領域に対応する部分における下層メッキレジスト膜６８には開口部７０が形成されている。
次に、下地金属層３１、４１をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜６７の開口部６９内の第２の上層下地金属層３１の上面に第２の上層配線３２を形成し、また、下層メッキレジスト膜６８の開口部７０内の第２の下層下地金属層４１の下面に第２の下層配線４２を形成する。
次に、両メッキレジスト膜６７、６８を剥離し、次いで、第２の上層配線３２および第２の下層配線４２をマスクとして第２の上層下地金属層３１および第２の下層下地金属層４１の不要な部分をエッチングして除去すると、図２０に示すように、第２の上層配線３２下にのみ第２の上層下地金属層３１が残存され、また、第２の下層配線４２上にのみ第２の下層下地金属層４１が残存される。
次に、図２１に示すように、スクリーン印刷法やスピンコーティング法等により、第２の上層配線３２を含む第２の上層絶縁膜２９の上面にソルダーレジスト等からなる最上層絶縁膜３３を形成し、また、第２の下層配線４２を含む下層絶縁膜３９の下面にソルダーレジスト等からなる最下層絶縁膜４３を形成する。この場合、第２の上層配線３２の接続パッド部に対応する部分における最上層絶縁膜３３には開口部３４が形成されている。なお、第２の下層配線４２の接続パッド部に対応する部分における最下層絶縁膜４３には開口部は形成しない。したがって、第２の下層配線４２の接続パッド部は最下層絶縁膜４３によって覆われている。
次に、開口部３４内およびその上方に半田ボール３５を第２の上層配線３２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、最上層絶縁膜３３、第２の上層絶縁膜２９、第１の上層絶縁膜２５、集合配線板１３ａ、ベース板１、下層絶縁膜３９および最下層絶縁膜４３を切断すると、図１に示す半導体装置が複数個得られる。
（第２実施形態）
図２２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、最下層絶縁膜４３下に複数の半導体構成体（電子部品）７１を搭載した点である。すなわち、第２の下層配線４２の接続パッド部に対応する部分における最下層絶縁膜４３には開口部４４が設けられている。最下層絶縁膜４３の下面には複数の半導体構成体７１が、その上面に設けられた半田ボール７２が最下層絶縁膜４３の開口部４４を介して第２の下層配線４２の接続パッド部に接続されて、搭載されている。
この場合、半導体構成体７１は、詳細には図示していないが、ベアチップ、ＢＧＡ(ball grid array)、ＣＳＰ等のいずれであってもよく、シリコン等からなる半導体基板の上面には所定の機能の集積回路が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール７２が設けられた構造となっている。
そして、この半導体装置では、ベース板下に第１、第２の下層配線３８、４２を配線板１３のビア１８に接続させて設け、最下層絶縁膜４３下に半導体構成体７１を第２の下層配線４２の接続パッド部に接続させて搭載しているので、電子機器のより一層の小型化が可能になるとともに、配線長を最短として回路特性を向上させることができる。なお、最下層絶縁膜４３下にコンデンサや抵抗等からなるチップ部品（電子部品）を搭載するようにしてもよい。
（その他の実施形態）
上記実施形態では、配線板１３として、多層配線板を用い、例えば、プリプレグ材からなる第１〜第３の絶縁基板を積層してなるものを用いた場合について説明したが、これに限らず、例えば、スルーホールメッキ導通部を有する両面配線構造のものを用いてもよい。
また、上記実施形態では、上層配線および下層配線を共に２層とした場合について説明したが、これに限らず、１層または３層以上としてもよく、また、同数層ではなく異数層としてもよい。ただし、同数層とした場合には、半導体装置の反りを低減することができる。
また、上記実施形態では、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断するようにしてもよい。この場合、複数で１組の半導体構成体２は同種、異種のいずれであってもよい。
また、上記実施形態では、半導体構成体２は、外部接続用電極としての柱状電極１１を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する配線１１を有するものであってもよく、また、柱状電極および配線を有せず、外部接続用電極としての接続パッド４を有するものであってもよい。
また、上記実施形態では、ベース板１としてプリプレグ材を用いた場合について説明したが、これに限らず、樹脂単体、シリコン、ガラス、セラミックス等の絶縁板を用いてもよい。ただし、このような絶縁板を用いる場合には、絶縁板の上面に半導体構成体２のシリコン基板３の下面および配線板１３の下面を接着剤を介して接着するようにしてもよい。
また、上記実施形態では、ベース板１は、そのまま半導体装置の構成部材の一部として残存されるものであるが、図１４に図示された第１の上層絶縁膜２５を形成した以降のいずれかの工程において、半導体構成体３から剥離し、接着、印刷、コーティング等適宜な方法により新たに形成するようにしてもよい。この場合、ベース板としての支持部材に剥離材を介して金属箔等からなる薄膜を形成し、第１の上層絶縁膜２５を形成した後、支持部材を剥離し、薄膜のみを残したり、あるいは残存された薄膜上にさらに導電性あるいは絶縁性の支持用あるいは保護用の膜を形成してもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体構成体の製造に際し、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図１に示す配線板の製造に際し、当初用意したものの断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１に半導体装置の製造に際し、所定の工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ シリコン基板
４ 接続パッド
１０ 配線
１１ 柱状電極
１２ 封止膜
１３ 配線板
２５ 第１の上層絶縁膜
２８ 第１の上層配線
２９ 第２の上層絶縁膜
３２ 第２の上層配線
３３ 最上層絶縁膜
３５ 半田ボール
３８ 第１の下層配線
３９ 下層絶縁膜
４２ 第２の下層配線
４３ 最下層絶縁膜

Claims (8)

  1. 上面に端子が露出され前記端子間に絶縁層が設けられた集合配線板を有し、
    各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体と前記各半導体構成体に対応する部分に開口部を有する前記集合配線板とを、前記集合配線板の各開口部内に前記半導体構成体が配置されるようにベース部材上に配置する工程と、
    前記半導体構成体および前記集合配線板上に、接続パッド部を有する少なくとも１層の上層配線を前記半導体構成体の外部接続用電極および前記配線板に電気的に接続させて形成する工程と、
    前記半導体構成体間における前記ベース部材および前記集合配線板を少なくとも切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、
    を有し、
    前記集合配線板および前記半導体構成体の上面に上層絶縁膜を配置し、加熱加圧板により前記上層絶縁膜を加熱加圧する工程を含む
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記集合配線板の各開口部内に前記半導体構成体を配置する工程は、前記集合配線板の各開口部と前記各半導体構成体との間に隙間が形成されるように配置し、前記隙間に充填材を充填する工程を含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部の少なくとも一部を前記集合配線板上に配置することを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の発明において、前記ベース部材はプリプレグ材からなることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の発明において、前記集合配線板は多層配線板からなることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の発明において、前記半導体構成体の前記ベース部材上への配置は、切断前の前記集合配線板の開口部の周囲における配線形成部が良品と判定された部分に対応する位置にのみ配置することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、切断前の前記集合配線板の開口部のうち、前記半導体構成体が配置されない開口部内に充填材を充填することを特徴とする半導体装置の製造方法。
JP2003398540A 2003-11-28 2003-11-28 半導体装置の製造方法 Expired - Fee Related JP4324732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003398540A JP4324732B2 (ja) 2003-11-28 2003-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003398540A JP4324732B2 (ja) 2003-11-28 2003-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005159199A JP2005159199A (ja) 2005-06-16
JP4324732B2 true JP4324732B2 (ja) 2009-09-02

Family

ID=34723359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398540A Expired - Fee Related JP4324732B2 (ja) 2003-11-28 2003-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4324732B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042762B2 (ja) * 2007-09-27 2012-10-03 株式会社テラミクロス 半導体装置
KR101161061B1 (ko) 2007-08-08 2012-07-02 가부시키가이샤 테라미크로스 반도체 장치 제조방법
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法
KR101015704B1 (ko) 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
JP5548060B2 (ja) 2010-07-28 2014-07-16 株式会社東芝 半導体装置
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001100871A (ja) * 1999-10-04 2001-04-13 Sharp Corp テレビジョン受信機能を有するパーソナルコンピュータ
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP3870778B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板

Also Published As

Publication number Publication date
JP2005159199A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4361826B2 (ja) 半導体装置
JP4093186B2 (ja) 半導体装置の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
US20080116562A1 (en) Carrier structure for semiconductor chip and method for manufacturing the same
JP4157829B2 (ja) 半導体装置およびその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP5238182B2 (ja) 積層配線基板の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP5285385B2 (ja) 積層配線基板の製造方法
JP4321758B2 (ja) 半導体装置
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2007134739A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees