KR101161061B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR101161061B1
KR101161061B1 KR1020097026470A KR20097026470A KR101161061B1 KR 101161061 B1 KR101161061 B1 KR 101161061B1 KR 1020097026470 A KR1020097026470 A KR 1020097026470A KR 20097026470 A KR20097026470 A KR 20097026470A KR 101161061 B1 KR101161061 B1 KR 101161061B1
Authority
KR
South Korea
Prior art keywords
layer
lower layer
insulating film
metal
upper layer
Prior art date
Application number
KR1020097026470A
Other languages
English (en)
Other versions
KR20100009639A (ko
Inventor
히로야스 죠벳토
Original Assignee
가부시키가이샤 테라미크로스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007206067A external-priority patent/JP2009043858A/ja
Priority claimed from JP2007250952A external-priority patent/JP5042762B2/ja
Application filed by 가부시키가이샤 테라미크로스 filed Critical 가부시키가이샤 테라미크로스
Publication of KR20100009639A publication Critical patent/KR20100009639A/ko
Application granted granted Critical
Publication of KR101161061B1 publication Critical patent/KR101161061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

반도체 장치는 반도체 기판과 상기 반도체 기판 아래에 형성된 복수의 외부연결용 전극들(13)을 구비한 반도체 구성요소를 포함한다. 하부층 절연막(1)이 상기 반도체 구성요소의 주변 아래에 형성된다. 복수의 하부층 배선들(22,22A)이 상기 반도체 구성요소의 외부연결용 전극들에 전기적으로 연결되며, 상기 하부층 절연막 아래에 형성된다. 절연층(31)이 상기 반도체 구성요소 주변의 하부층 절연막 상에 형성된다. 상부층 절연막(32)이 상기 반도체 구성요소와 절연층 상에 형성된다. 복수의 상부층 배선들(33,33A)이 상부층 절연막 상에 형성된다. 상기 반도체 구성요소와 절연층이 장착되는 기저판(51)이 제거된다.
Figure R1020097026470
외부연결용 전극, 기저판, 보조 기저판, 절연막, 절연층, 반도체 구성요소, 기판, 식각제, 열가압, 접착재, 배선, 회로기판

Description

반도체 장치 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조방법에 관한 것이며, 더 상세하게는 내장형(built-in) 반도체 구성성분을 가지는 반도체 장치 및 그의 제조방법에 관한 것이다.
종래의 반도체 장치로서, 예를 들어, 일본특허출원 공개공보 제2000-223518호에 개시된 칩 사이즈 패키지(chip size package: CSP)가 공지되었다. 이 문서에 개시된 반도체 장치는 실리콘 기판 아래의 외부연결을 위한 복수의 주상 전극들 및 이러한 조건하에 상기 주상 전극들 사이에 밀봉 간극들(sealing clearances)을 제공함에 의해 획득될 수 있다. 이러한 종류의 CSP에서, 실리콘 기판의 것과 동일한 크기의 반도체 패키지가 얻어지기 때문에, 반도체 장치는 소형화되고 실장 밀도가 증가할 수 있다. 그러나, 이러한 종류의 종래의 반도체 장치는 외부연결용 전극이 반도체 구성요소의 편평한 영역 범위에 제공되는 팬-인(Fan-in) 구조를 가진다. 결과로서, 외부연결용 전극의 배열수가 증가하고, 배열 피치(pitch)가 소정 크기, 예를 들어, 약 0.5μm보다 작아지는 경우, 이러한 종류의 반도체 장치가 적용될 수 없다.
따라서, 일본특허출원 공개공보 제2005-216935호에 의한 장치는 CSP로 일컬어지는 반도체 구성요소가 상기 관련된 반도체 구성요소보다 큰 평면 크기를 가지는 기저판에 장착되며, 이러한 기저판에 장착된 반도체 구성요소가 기밀 밀봉되도록 밀봉막으로 덮어지며, 상기 기저판의 일면에 대응하는 거의 전체 영역이 상기 반도체 구성요소의 외부연결용 전극을 배열하기 위한 영역에 사용되는 팬-아웃 구성을 채용한다. 이러한 종류의 구성하에, 외부연결용 전극을 배열하기 위해 충분히 큰 영역이 확보될 수 있으며, 따라서 외부연결용 전극이 극도로 큰 경우에도, 외부연결을 위한 각 전극의 크기와 피치는 성공적으로 확보될 수 있다.
그러나, 상술한 종래의 반도체 장치에서, 상기 반도체 구성요소를 장착하는 기저판이 요구되며, 전체 장치를 두껍게 하는 이러한 기저판은 심각한 문제를 제기한다.
본 발명의 목적은 외부연결용 전극의 배열영역이 반도체 구성요소의 평면 크기보다 큰 반도체 장치에서 저 프로파일 설계를 가질 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 다른 측면에 의하여, 기저판 상에 하부층 절연막을 형성하는 단계; 상기 하부층 절연막 상에, 반도체 기판을 가지는 복수의 반도체 구성요소들과, 상기 반도체 기판 아래에 제공되는 복수의 외부연결용 전극들을 확고하게 고정하는 단계; 상기 반도체 구성요소 주변의 하부층 절연막 상에 절연층을 형성하고, 상기 반도체 구성요소와 절연층에 상부층 절연막을 형성하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다. 상기 방법은 다음으로 기저판을 제거하고, 하부층 절연막 아래에 반도체 구성요소의 외부연결용 전극과 연결되는 하부층 배선들을 형성하고, 상기 상부층 절연막에 상부층 배선들을 형성한다. 그 후에, 복수의 반도체 장치들은 반도체 구성요소들 간의 하부층 절연막, 절연층, 상부층 절연막을 절단함에 의해 획득된다. 또한, 상기 기저판 상에 하부층 절연막을 형성하는 단계는 상기 기저판 상에 하부층 보호 금속층과 하부층 금속 하층을 형성하고, 상기 하부층 금속 하층 상에 하부층 절연막을 형성하는 단계를 포함한다.
본 발명에 의하여, 외부연결용 전극을 배열하는 영역이 반도체 구성요소의 평면 크기보다 크게 이루어질 수 있다. 또한, 기저판이 제공되지 않기 때문에, 반도체 장치는 저 프로파일일 수 있다.
도 1은 본 발명의 제1 실시형태인 반도체 장치의 단면도이며,
도 2는 도 1에 도시된 반도체 장치 제조 방법의 일 실시예에 있어서 초기 단계의 단면도이며,
도 3은 도 2를 뒤따르는 단계의 단면도이며,
도 4는 도 3을 뒤따르는 단계의 단면도이며,
도 5는 도 4를 뒤따르는 단계의 단면도이며,
도 6은 도 5를 뒤따르는 단계의 단면도이며,
도 7은 도 6을 뒤따르는 단계의 단면도이며,
도 8은 도 7을 뒤따르는 단계의 단면도이며,
도 9는 도 8을 뒤따르는 단계의 단면도이며,
도 10은 도 1에 도시된 반도체 장치 제조 방법의 다른 실시예에 있어서 소정 의 단계를 설명하기 위해 도시된 단면도이며,
도 11은 본 발명의 제2 실시형태인 반도체 장치의 단면도이며,
도 12는 도 11에 도시된 반도체 장치 제조 방법의 일 실시예에 있어서 초기 단계의 단면도이며,
도 13은 도 12에 이어지는 단계의 단면도이며,
도 14는 도 13을 이어지는 단계의 단면도이며,
도 15는 도 14를 이어지는 단계의 단면도이며,
도 16은 도 15를 이어지는 단계의 단면도이며,
도 17은 도 16을 이어지는 단계의 단면도이며,
도 18은 도 17을 이어지는 단계의 단면도이며,
도 19는 본 발명의 제3 실시형태인 반도체 장치의 단면도이며,
도 20은 본 발명의 제4 실시형태인 반도체 장치의 단면도이며,
도 21은 도 20에 도시된 반도체 장치 제조 방법의 일 실시예에 있어서 초기 단계의 단면도이며,
도 22는 본 발명의 제5 실시형태인 반도체 장치의 단면도이며,
도 23은 본 발명의 제6 실시형태인 반도체 장치의 단면도이며,
도 24는 본 발명의 제7 실시형태인 반도체 장치의 단면도이며,
도 25는 본 발명의 제8 실시형태인 반도체 장치의 단면도이며,
도 26은 도 25에 도시된 반도체 장치 제조 방법의 일 실시예에 있어서 초기 단계의 단면도이며,
도 27은 본 발명의 제9 실시형태인 반도체 장치의 단면도이며,
도 28은 도 27에 도시된 반도체 장치 제조 방법을 설명하는 단면도이다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태인 반도체 장치의 단면도를 도시한다. 이 반도체 장치는 에폭시 수지, 폴리이미드 수지, 유리직물기판(glass fabric substrate)의 에폭시 수지 등에 의해 형성된 평면 정사각형의 하부층 절연막(1)을 포함한다. 상기 하부층 절연막(1) 상면 중심부에서, 반도체 구성요소(2)가 에폭시 수지 등으로 구성된 접착층(3)을 통해 장착된다. 상기와 같은 경우, 하부층 절연막 (1)의 평면 크기는 반도체 구성요소(2)의 평면 크기보다 크다.
상기 반도체 구성요소(2)는 평면 정사각형의 실리콘 기판(반도체 기판)(4)을 구비한다. 상기 실리콘 기판(4)의 바닥면(4a) 상에는, 소정 기능의 집적회로(미도시)가 구비되며, 상기 하면의 주변부에는, 알루미늄계 금속 등으로 이루어진 복수의 접속패드(5)가 상기 집적회로에 전기적으로 연결된다. 실리콘 산화물 등으로 구성된 절연막(6)이 접속패드(5)의 중심부를 제외한 상기 접속패드(5)의 하면 및 상기 실리콘 기판(4)의 하면에 형성되며, 상기 접속패드(5)의 중심부는 절연막(6)에 형성된 개구부(7)를 통해 노출된다.
폴리이미드 수지 등으로 구성된 패시베이션막(8)이 상기 절연막(6)의 하면에형성된다 개구부 또는 관통홀(9)이 절연막(6)의 개구부(7)에 대응하는 부분에 있는 패시베이션막(8)에 형성된다. 복수의 배선들(10)이 상기 패시베이션막(8)의 하면에 형성된다. 각 배선(10)은 패시베이션막(8)의 하면에 형성된 구리로 이루어진 금속 하층(11)과 상기 금속 하층(11)의 하면에 형성된 구리로 이루어진 금속 하층(12)의 두 층 구조를 가진다. 각각의 상기 배선(10)의 일단은 절연막(6)의 개구부(7) 및 패시베이션막(8)의 개구부(9)를 통해 접속패드(5)에 전기적으로 연결된다.
각각의 상기 배선(10)의 타단 상에는, 구리로 이루어진 주상 전극(외부연결용 전극)이 형성된다. 배선(10)과 패시베이션막(8)의 하면 상에는, 에폭시 수지 등으로 이루어진 밀봉막(14)이 그의 하면이 상기 주상 전극(13)의 하면과 맞닿는 방식으로 형성된다. 이러한 종류의 구성을 가진 반도체 구성요소(2)는 상기 밀봉막(14)과 주상 전극(13)의 하면을 에폭시 수지 등으로 이루어진 접착층(3)을 통해 하부층 절연막 (1)의 상면 중심부에 결합함에 의해 하부층 절연막(1)의 상면 중심부 상에 장착된다.
복수의 개구부들 또는 관통홀들(21)이 상기 반도체 구성요소(2)의 주상 전극(13) 하면 중심부에 대응하는 부분의 접착층(3)과 하부층 절연막(1)에 형성된다. 복수의 하부층 배선들(22)이 하부층 절연막(1)의 하면에 형성된다. 각각의 하부층 배선(22)은 절연막(1)의 하면에 형성된 구리로 이루어진 금속 하층(23)과 상기 금속 하층(23)의 하면에 형성된 구리로 이루어진 금속 하층(24)의 두 층 구조를 가진다. 각각의 상기 하부층 배선(22)의 일단부는 접착층(3)과 하부층 절연막(1)의 개구부를 통해 반도체 구성요소(2)의 주상 전극(13)에 연결된다.
솔더 레지스트(solder resist) 등으로 이루어진 하부층 오버코트막(25)이 하 부층 절연막(1)과 하부층 배선(22)의 하면들 상에 형성된다. 복수의 개구부들(26)이 하부층 배선(22)의 접속패드부 또는 타단부에 대응하는 부분의 하부층 오버코트막(25)에 형성된다. 상기 하부층 오버코트막(25) 개구부의 내부 아래측으로, 복수의 솔더볼(27)이 하부층 배선(22)의 접속패드부에 연결되어 형성된다.
절연층(31)이 반도체 구성요소(2)와 접착층(3)의 주변 둘레의 하부층 절연막 (1) 상면에 형성된다. 상기 절연층(31)은 에폭시 수지, 폴리이미드 수지, 유리직물기판의 에폭시 수지 등으로 구성된다. 상기 절연층(31)과 반도체 구성요소(2)의 상면에는, 하부층 절연막(1)의 것과 동일한 물질로 이루어진 상부층 절연막(32)이 형성된다.
복수의 상부층 배선들(33)이 상기 상부층 절연막(32)의 상면에 형성된다. 각각의 상부층 배선(33)은 상부층 절연막(32)의 상면에 형성된 구리로 이루어진 금속 하층(34)과 상기 금속 하층(34)의 상면에 형성된 구리로 이루어진 금속 하층(35)의 두 층 구조로 이루어진다. 솔더 레지스트 등으로 이루어진 상부층 오버코트막(36)이 상부층 절연막 (32)과 상부층 배선(33)의 상면에 형성된다. 복수의 개구부들(37)이 상부층 배선(33)의 접속패드들에 대응하는 부분들에 있는 상부층 오버코트막(36)에 형성된다.
하부층 배선(22)과 상부층 배선(33)이 하부층 절연막(1), 절연층(31), 및 상부층 절연막(32)의 소정 위치들에 형성된 관통홀(41)의 내벽면 상에 형성되는 실린더형 수직 전도부(42)를 통해 전기적으로 연결된다. 각각의 수직 전도부(42)는 관통홀(41)의 내벽면 상에 직접적으로 형성된 구리로 이루어진 금속 하층(43)과 상기 금속 하층(43)의 내벽면 상에 형성된 구리로 이루어진 금속 하층(44)의 두 층 구조를 가진다. 솔더 레지스트 등으로 이루어진 패킹 물질(45)이 상기 수직 전도부(42)의 중심 관통홀에 채워진다.
다음 거론 이러한 반도체 장치를 제조하는 방법의 일 실시형태에 대해 이루어질 것이다. 먼저, 도 2에 도시된 바와 같이, 동박(copper foil)으로 이루어진 기저판(51)이 에폭시 수지, 폴리이미드 수지, 유리직물기판의 에폭시 수지 등으로 구성된 하부층 절연막(1)이 형성된 상면 상에서 제조된다. 상기와 같은 경우, 제조된 상기 기저판(51)의 크기는 도 1에 도시된 복수의 완성 반도체 장치들을 형성할 수 있는 크기여야 한다. 또한, 하부층 절연막(1)의 에폭시 수지 등으로 이루어진 열경화성 수지는 이미 경화되었다.
또한, 반도체 구성요소들(2)이 제조된다. 상기 반도체 구성요소들(2)은 웨이퍼 상태로 실리콘 기판(4) 아래에서, 집적회로들(미도시), 알루미늄계 금속 등으로 이루어진 접속패드들(5), 실리콘 산화물 등으로 이루어진 절연막(6), 폴리이미드 수지 등으로 이루어진 패시베이션막(8), 배선들(10)(구리로 이루어진 금속 하층(11)과 구리로 이루어진 금속 하층(12)), 구리로 이루어진 주상 전극들(13), 및 에폭시 수지 등으로 이루어진 밀봉막(14)의 형성 후 다이싱(dicing)함으로써 개별화(singulation)에 의해 획득될 수 있다.
그때, 각각의 상기 반도체 구성요소(2)는 에폭시 수지 등으로 이루어진 접착층(3)을 통해 상기 반도체 구성요소(2)의 주상 전극(13) 하면을 밀봉막(14)과 결합함에 의해 하부층 절연막(1) 상면의 반도체 구성요소 장착영역에 장착된다. 상기와 같은 경우, 하부층 절연막(1) 상면의 반도체 구성요소 장착영역에 대해, NCP(비전도성 페이스트)로 일컬어지는 페이스트형 접착제가 인쇄 공정, 디스펜서 등의 사용에 의해 사전에 공급되거나 또는 NCF(비전도성 막)로 일컬어지는 시트형 접착제가 사전에 공급되며, 반도체 구성요소(2)는 가열-권축(heat-crimping)에 의해 하부층 절연막(1)에 확고하게 고정된다.
다음으로, 도 3에 도시된 바와 같이, 접착층(3)과 반도체 구성요소(2)의 주변에 있는 하부층 절연막(1)의 상면에 대해, 격자형상의 절연층 형성시트(31a)가 진공흡입부 등에 의해 흡입되며, XY 국면으로 이동되며, 위치지정되어 고정된다. 고정은 절연층 형성시트(31a)를 통하여 상기 시트(31a) 가장자리의 하부층 절연막 (1)으로 관통하기 위해 예를 들어 핀 등의 사용 방법에 의해 수행된다. 상기 절연층 형성시트(31a)는 유리섬유 등에 의해 형성된 기판에 에폭시 수지 등으로 이루어진 열경화성 수지를 함침함에 의해 형성되며, 상기 열경화성 수지를 반-경화 상태로 가져옴으로써 시트 형태를 만들며, 복수의 직사각형 개구부들(52)이 펀칭 등에 의해 형성된다. 상기 시트(31a)의 각각의 개구부(52) 크기는 반도체 구성요소(2)에 대응하는 크기보다 약간 크다. 결과적으로, 반도체 구성요소(2)와 절연층 형성시트(31a)의 각각의 정사각형 프레임부 사이에는 간극(clearance)(53)이 형성된다.
그때, 절연층 형성시트(31a)의 상면에는, 동박으로 이루어진 보조 기저판(sub-base plate)이 배치되며, 그의 하면에는, 상부층 절연막 형성시트(32a)가 형성되었다. 상기 상부층 절연막 형성층(32a)은 하부층 절연막(1)의 것과 동일한 물질 및 상기 물질로 이루어지며, 에폭시 수지 등으로 이루어진 열경화성 수지는 반-경화 상태가 된다.
다음으로, 도 4에 도시된 바와 같이, 한 쌍의 열가압판(hot pressing plates)(55,56)을 사용하여, 절연층 형성시트(31a)와 상부층 절연막 형성층(32a)이 상부 및 하부로부터 열가압된다. 이러한 열가압에 의해, 시트(31a)는 압축되며, 상기 층(32a)과 상기 시트(31a)의 열경화성 수지는 도 3에 도시된 바와 같이 유체화되어 간극(53)에 채워진다. 그때, 그것은 냉각에 의해 고체화되며, 상기 절연층(31)은 접착층(3)을 포함한 반도체 구성요소(2) 주변의 하부층 절연막(1) 상면에 형성되며, 동시에 상부층 절연막(32)은 절연막(31)과 반도체 구성요소(2)의 상면에 형성된다.
상기와 같은 경우, 하부층 절연막(1)의 열경화성 수지는 사전에 경화되며, 따라서 상기 막(1)은 열 또는 압력에 의해 거의 변형되지 않는다. 또한, 보조 기저판(54)에 의해, 상부층 절연막 형성층(32a)을 구성하는 열경화성 수지가 상측 상의 열가압판(55) 하면에 불필요하게 부착되는 것을 방지할 수 있다. 결과로서, 상기 열가압판(55)은 그대로 다시 사용될 수 있다. 그때, 식각제(etchant)의 사용에 의해 상기 기저판(51)과 보조 기저판(54)을 제거하는 것은 도 5에 도시된 바와 같이 하부층 절연막(1)의 하면을 노출하며, 동시에 상부층 절연막(32)의 상면을 노출한다. 이러한 조건하에, 상기 기저판(51)과 보조 기저판(54)이 제거되는 경우에도, 하부층 절연막(1), 절연층(31), 및 상부층 절연막(32)의 존재에 의해 힘(strength)이 충분히 확보될 수 있다.
그때, 도 6에 도시된 바와 같이, 반도체 구성요소(2)의 주상 전극(13) 하면 중심부에 대응하는 부분의 접착층(3)과 하부층 절연막(1)을 레이저 빔으로 조사하는 레이저 공정에 의해 개구부(21)가 형성된다. 또한, 관통홀(41)이 기계 드릴의 사용에 의해 하부층 절연막(1), 절연층(31), 및 상부층 절연막(32)의 소정 위치들에 형성된다.
도 7에 도시된 바와 같이, 상부층 절연막(32)의 전체 상면과 관통홀(41)의 내벽면들 뿐만 아니라, 하부층 절연막(1)의 전체 하면과 접착층(3) 및 상기 하부층 절연막(1)의 개구부(21)를 통해 노출된 반도체 구성요소(2)의 주상 전극(13) 하면에는, 금속 하층(23,34,43)이 구리 무전해 도금에 의해 형성된다. 금속 하층(23,34,43)은 완전체(integral)이며, 전기적으로 연결된다. 그때, 도금전류경로로서 사용된 금속 상층(24,35,44)으로 구리 무전해 도금을 수행함에 의해, 금속 하층(24,35,44)은 금속 하층(23,34,43)의 표면에 형성된다.
다음으로, 석판술에 의해 금속 상층 또는 내층(24,35) 및 금속 하층 또는 외층(23,34)을 패턴화하는 것은 도 8에 도시된 조건을 결과한다. 즉, 적층 금속 하층(23,24)의 두 층 구조를 가지는 하부층 배선(22)은 하부층 절연막(1)의 하면에 형성된다. 또한, 적층 하층(34,35)으로 구성된 두 층 구조의 상부층 배선(33)이 상부층 절연막(32)의 상면에 형성된다. 또한, 금속 하층(43)과 금속 상층(44)으로 구성된 두 층 구조의 수직 전도부(42)가 관통홀(41)의 내벽면 상에 형성된다.
다음으로, 도 9에 도시된 바와 같이, 솔더 레지스트 등으로 이루어진 하부층 오버코트막(25)이 스크린 인쇄 공정, 스핀-코트(spin-coat) 방법 등에 의해 하부층 배선(22)과 하부층 절연막(1)의 하면에 형성된다. 또한, 상부층 배선(33)과 상부층 절연막(32)의 상면에는, 솔더 레지스트 등으로 이루어진 상부층 오버코트막(36)이 스크린 인쇄 공정, 스핀-코트 방법 등에 의해 형성된다. 이러한 조건 하에, 수직 전도부(42)의 내부는 솔더 레지스트 등으로 이루어진 패킹 물질로 채워진다.
다음으로, 하부층 배선(22)의 접속패드에 대응하는 부분의 하부층 오버코트막(25)에는, 상기 막을 레이저 빔으로 조사하는 레이저 공정에 의해 개구부(26)가 형성된다. 또한, 상부층 배선(33)의 접속패드에 대응하는 부분의 상부층 오버코트막(36) 상에는, 레이저 빔으로 상기 막을 조사하는 레이저 공정에 의해 개구부(37)가 형성된다.
다음으로, 하부층 오버코트막(25)의 각 개구부들(26) 내부와 하측 상에는, 솔더볼(솔더층)(27)이 하부층 배선(22)의 접속 패드와 연결되도록 형성된다. 그때, 서로 인접한 반도체 구성요소들(2) 사이에, 하부층 오버코트막(25), 하부층 절연막 (1), 절연층(31), 상부층 절연막 (32), 및 상부층 오버코트막(36)을 절단하는 것은 도 1에 도시된 바와 같은 복수의 반도체 장치들을 생성할 수 있다.
이러한 방식으로 획득된 반도체 장치에서, 하부층 배선(22)이 반도체 구성요소(2) 주변 아래에 형성된 하부층 절연막(1) 하부의 반도체 구성요소(2)의 주상 전극(13)과 연결되도록 형성된다. 따라서, 솔더볼을 배열하는 영역(외부연결용 전극)은 상기 반도체 구성요소(2)의 평면 크기보다 크게 이루어질 수 있으며, 또한, 기저판(51)이 구비되지 않기 때문에, 상기 반도체 장치는 저 프로파일일 수 있다. 상기 기저판(51)은 알루미늄 및 다른 금속으로 형성될 수 있다는 것을 인지해야 한다.
(제1 실시형태의 변형된 실시예)
도 7에 도시된 단계에서, 금속 하층(23,34,43)을 형성한 후에, 도 10에 도시된 바와 같은 조건이 달성될 수 있다. 즉, 금속 하층(23)의 하면과 금속 하층(34)의 상면 상에는, 도금에 의해 도금 레지스트막(57,58)이 각각 형성된다. 상기 경우에, 관통홀(41)을 포함한 금속 상층(24) 형성영역에 대응하는 부분의 도금 레지스트막(58)에는, 개구부(60)가 형성된다.
다음으로, 도금전류경로로서 사용되는 금속 하층(23,34,43)으로 구리 무전해 도금을 수행함에 의해, 금속 상층(24)은 도금 레지스트막(57)의 개구부(59)에 있는 금속 하층(23)의 하면에 형성되고, 금속 상층(35)이 도금 레지스트막(58)의 개구부(60) 내부의 금속 하층(34) 상면에 형성되며, 또한, 금속 상층(44)이 관통홀(41) 내부의 금속 하층(43) 내부면에 형성된다.
다음으로, 도금 레지스트막(57,58)이 제거되며, 그때 금속 하층(23,24)의 소망하지 않은 부분이 마스크로서 사용된 금속 상층(24,35)과 함께 에칭되어 제거된다. 그때, 도 8에 도시된 바와 같이, 금속 하층(23)은 금속 상층(24)에만 머무르며, 금속 하층(34)은 상기 금속 상층(35) 아래에만 머무른다. 또한, 이러한 조건 하에, 금속 하층(43)과 금속 상층(44)으로 구성된 두 층 구조의 수직 전도부(42)가 관통홀(41)의 내벽면 상에 형성된다.
(제2 실시형태)
도 11은 본 발명의 제2 실시형태인 반도체 장치의 단면도이다. 이러한 반도체 장치에서, 도 1에 도시된 반도체 장치와 다른 것은, 각각이 구리로 이루어진 제 1 금속 하층(하부층의 금속 하층)(23a), 구리로 이루어진 제2 금속 하층(다른 하부층의 금속 하층)(23b), 구리로 이루어진 금속 상층(하부층의 금속 상층)(24)의 세 층 구조로 형성되는 하부층 배선들(22)과, 각각이 구리로 이루어진 제1 금속 하층(상부층의 금속 하층)(34a), 구리로 이루어진 제2 금속 하층(다른 상부층의 금속 하층)(34b), 구리로 이루어진 금속 상층(상부층의 금속 상층)(35)의 세 층 구조로 형성되는 상부층 배선들(33)이다. 상기와 같은 경우에서, 반도체 구성요소(2)의 주상 전극(13) 하면 중심부에 대응하는 부분의 제1 금속 하층(23a), 하부층 절연막(1), 및 접착층(3)에는 개구부(21)가 형성된다.
지금, 이러한 반도체 장치를 제조하는 방법의 일 실시예가 기술될 것이다. 먼저, 도 12에 도시된 바와 같이, 동박으로 이루어진 기저판(51) 상면에는, 무전해 니켈 도금으로 이루어진 보호 금속층(하부층의 보호 금속층)(61), 무전해 구리 도금으로 이루어진 제1 금속 하층(23a) 및 에폭시 수지, 폴리이미드 수지, 유리섬유기판의 에폭시 수지 등으로 이루어진 하부층 절연막(1)이 형성된다.
상기 경우에도, 이러한 제조 기판의 평면 크기는 도 11에 도시된 복수의 완성 반도체 장치들을 형성할 수 있는 크기이다. 또한, 하부층 절연막(1)의 에폭시 수지 등으로 이루어진 열경화성 수지는 이미 경화되었다. 이러한 경우, 제1 금속 하층(23a)의 상면은 상기 상면에 형성된 수지를 포함한 물질로 구성된 상기 하부층 절연막(1)에 대한 점착을 증가시키기 위해 사전에 표면조화처리(surface roughening treatment)를 수행함으로써 조화된다. 이것이 상술한 제1 실시형태의 경우와 크게 다른 점이다. 지금, 표면조화처리의 일 실시예로서, 제1 금속 하 층(23a)의 상면을 적절한 식각제에 침지(immersing)하는 방법이 언급된다. 표면조화처리에 의한 표면조화는 식각제 물질에 의해 조정될 수 있다. 그러나, 상기 표면조화처리는 이러한 방법에 제한되어서는 아니 되며, 건식 식각(dry-etching) 및 다른 방법들에 의해 실행될 수도 있다.
다음으로, 반도체 구성요소(2)는 에폭시 수지 등으로 이루어진 접착층(3)을 통해 반도체 구성요소(2)의 밀봉막(14)과 주상 전극(13)의 하면을 결합함에 의해 하부층 절연막(1) 상면의 반도체 구성요소 장착영역 상에 장착된다. 상기와 같은 경우, 인쇄 방법, 디스펜서 등을 사용하여, NCP(비전도성 페이스트)로 일컬어지는 페이스트형 접착제 또는 NCF(비전도성 막)으로 일컬어지는 시트형 접착제가 사전에 공급되며, 반도체 구성요소(2)가 가열-권축(hot crimping)에 의해 하부층 절연막(1)에 확고하게 고정된다.
다음으로, 도 13에 도시된 바와 같이, 반도체 구성요소(2)와 접착층(3) 주변의 하부층 절연막(1) 상면에, 격자형상의 절연층 형성시트(31a)가 핀 등으로 위치지정되어 고정된다. 이러한 경우에도, 상기 졀연층 형성시트(31a)는 유리직물 등으로 구성된 기판에 에폭시 수지 등으로 구성된 열경화성 수지를 함지하고, 상기 열경화성 수지를 반-경화상태로 가져오고, 이를 시트형태로 만들어서 형성되며 복수의 정사각형 개구부들(52)이 펀칭 등에 의해 형성된다. 상기 절연층 형성시트(31a)의 개구부(52) 평면 크기는 내부에 위치된 반도체 구성요소(2)의 크기보다 약간 크게 만들어진다. 상기 시트(31a)의 두께는 상기 반도체 구성요소(2)보다 약간 두껍게 설정된다. 결과적으로, 반도체 구성요소(2)와 시트(31a)의 개구부(52) 내부 사 이에는 간극(53)이 형성된다.
다음으로, 절연층 형성시트(31a) 상면에는, 동박으로 이루어진 보조 기저판(54)이 배치되며, 그의 하부면에는 무전해 니켈 도금으로 이루어진 보호 금속층(상부층의 보호 금속층)(62), 무전해 구리 도금으로 이루어진 제1 금속 하층(34a), 및 상부층 절연막 형성층(32a)이 형성되었다. 상기 경우에서도, 상부층의 절연막 형성층(32a)은, 에폭시 수지 등으로 이루어진 열경화성 수지가 반-경화상태가 되는, 하부층 절연막(1)의 것과 동일한 물질로 이루어진다. 지금, 제1 금속 하층(34a)의 하면은 상기 관련된 하면 상에 형성된 수지포함물질로 구성된 상부층 절연막(32)에 대한 접착을 향상시키기 위해 사전에 표면조화처리를 수행함에 의해 조화된다. 이것이 제1 실시형태의 경우와 크게 다른 점이다.
다음으로, 도 14에 도시된 바와 같이, 한 쌍의 열가압판(55,56)을 사용하여, 절연층 형성시트(31a)와 상부층 절연막 형성층(32a)는 상하로부터 열가압된다. 이러한 열가압에 의해 상부층 절연막 형성층(32a)과 절연층 형성시트(31a)의 열경화성 수지는 유체화되어, 도 13에 도시된 바와 같은 간극(53), 및 반도체 구성요소(2) 상면과 막형성 시트(32a) 하면 사이의 간극에 채워지며, 다음으로 냉각에 의해 고체화된다. 따라서, 접착층(3)과 반도체 구성요소(2)의 주변의 하부층 절연막(1) 상에는, 절연층(31)이 형성되며, 동시에 상기 절연층(31)과 상기 반도체 구성요소(2)의 상면 상에는, 상부층 절연막(32)이 형성된다.
다음으로, 보조 기저판(54) 뿐만 아니라, 기저판(51)과 보호 금속층(61)을 계속적으로 제거하여, 식각제의 사용에 의해 보호 금속층(42)은 제1 금속 하 층(23a)의 하면을 노출하며, 동시에 도 15에 도시된 바와 같이 제1 금속 하층(34a)의 상면을 노출한다. 상기와 같은 경우에, 니켈로 이루어진 보호 금속층(61,62)은, 양쪽 모두 구리로 이루어진 기저판(51)과 보조 기저판(54)이 구리 식각제에 의해 제거되는 경우, 구리로 이루어진 제1 금속 하층(23a,34a)이 동일한 방식으로 식각되는 것을 방지하기 위한 것이다. 상기 기저판(51)과 보조 기저판(54)을 제거한 후에 상기 보호 금속층(61,62)은 Ni 식각제에 의해 제거되지만, 상기 경우에도, 구리로 이루어진 제1 금석 하층(23a,34a)은 식각되지 않는다. 이러한 조건하에, 반도체 구성요소(2)를 기밀 밀봉한 절연층(31), 상부층 절연막(32), 및 하부층 절연막(1)이 경화되었다. 따라서, 기저판(51), 보호 금속층(61), 보조 기저판(54), 및 보호 금속층(62)가 제거된 경우라도, 힘은 충분하게 확보될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 제1 금속 하층(23a), 하부층 절연막(1), 반도체 구성요소(2)의 주상 전극(13) 하면 중심부에 대응하는 부분의 접착층(3)을 레이저 빔으로 조사하는 레이저 공정에 의해 개구부 또는 홀(hole)이 형성된다. 또한, 기계 드릴을 사용함에 의해 제1 금속 하층(23a), 하부층 절연막(1), 절연층(31), 상부층 절연막(32), 및 제1 금속 하층(34a)의 소정 위치들에 관통홀(41)이 형성된다.
도 17에 도시된 바와 같이, 개구부(21)를 통해 노출된 반도체 구성요소(2)의 주상 전극(13) 하면과 제1 금속 하층(23a)의 전체 하면 상에는, 상기 제1 금속 하층(34a)의 전체 상면과 관통홀(41), 금속 하층(23b,34b,43)의 내벽면이 구리 무전해 도금에 의해 일체적으로 형성된다. 그때, 도금전류경로로서 사용된 금속 하 층(23b,34b,43)으로 구리 전해 도금을 실행함에 의해, 금속 상층(24,35,44)이 상기 금속 하층(23b,34b,43)의 표면에 각각 형성된다.
다음으로, 석판술에 의해 금속 상층(24,35) 및 제1 및 제2 금속 하층(23a,34a,23b,34b)을 패턴화하는 것은 도 18에 도시된 조건을 결과한다. 즉, 하부층 절연막(1)의 하부면 상에는, 각각이 제1 및 제2 금속 하층(23a,23b)과 금속 상층(24)으로 구성된 3층 구조의 하부층 배선(22)이 형성된다. 또한, 상부층 절연막(32)의 상부면에는, 각각이 제1 및 제2 금속 하층(34a,34b)과 금속 상층(35)으로 구성된 3층 구조의 상부층 배선(33)이 형성된다. 또한, 각각의 관통홀(41)의 내벽면 상에는, 금속 하층(43)과 금속 상층(44)으로 구성된 2층 구조의 수직 전도부(42)가 형성된다. 그 후에, 제1 실시형태의 경우에서와 동일한 공정을 수행하는 것은 도 11에 도시된 복수의 반도체 장치들을 생성할 수 있다.
(제3 실시형태)
도 19는 이 발명의 제3 실시형태인 반도체 장치의 단면도이다. 이 반도체 장치가 도 1에 도시된 반도체 장치와 다른 것은 하부층 배선 및 상부층 배선이 다층(2층) 구조로 이루어진다는 점이다. 즉, 제1 하부층 절연막(1A)의 하면에 형성된 제1 하부 배선(22A)의 일단부는 접착층(3)과 제1 하부층 절연막(1A)에 형성된 개구부(21A)를 통해 반도체 구성요소(2)의 주상 전극(13)에 전기적으로 연결된다. 제1 하부층 배선(22A)을 포함한 제1 하부층 절연막(1A)의 하부면 상에는, 제1 하부층 절연막(1A)의 것과 동일한 물질로 이루어지는 제2 하부층 절연막(1B)이 형성된다.
제2 하부층 절연막(1B)의 하면에 형성된 제2 하부층 배선(22B)의 일단부는 제2 하부층 절연막(1B)에 형성된 개구부(21B)를 통해 제1 하부층 배선(22A)의 접속패드에 연결된다. 제2 하부층 배선(22B)과 제2 하부층 절연막(1B)의 하면에는, 하부층 오버코트막(25)이 형성된다. 상기 하부층 오버코트막(25)의 개구부(26) 내부 및 안에서는, 솔더볼(27)이 제2 하부층 배선(22B)의 접속패드와 전기적으로 연결되게 형성된다.
제1 상부층 절연막(32A)의 상면에 형성된 복수의 제1 상부층 배선들(33A)은 수직 전도부(42)를 통해 대응하는 제1 하부층 배선(22A)에 전기적으로 연결된다. 제1 상부층 배선(33A)과 상부층 절연막(32A)의 상면들 상에는, 제1 상부층 절연막(32A)의 것과 동일한 물질로 이루어진 제2 상부층 절연막(32B)이 형성된다.
제2 상부층 절연막(32B)의 상면에 형성된 복수의 제2 상부층 배선들(33B) 각각의 일단부는 제2 상부층 절연막(32B)에 형성된 개구부(71)를 통해 제1 상부층 배선(33A)의 접속패드에 연결된다. 제2 상부층 배선들(33B)과 제2 상부층 절연막(32)의 상면들에는, 상부층 오버코트막(36)이 형성된다. 제2 상부층 배선(33B)의 접속패드에 대응하는 부분의 상부층 오버코트막(36)에 개구부(37)가 형성된다. 각각의 상부층 배선들 및 하부층 배선들은 3층 또는 더 많은 다층의 배선 구조를 가질 수 있다.
(제4 실시형태)
도 20은 본 발명의 제4 실시형태인 반도체 장치의 단면도이다. 이 반도체 장치에 있어서 도 1에 도시된 반도체 장치와 다른 것은 제2 하부층 배선(22B)이 반도체 구성요소(2)의 주변에 있는 하부층 절연막(1)의 상면에 형성되며, 제2 상부층 배선(33B)이 상부층 절연막(32)의 하면에 형성된다는 점이다.
하부층 절연막(1)의 하면에 형성된 제1 하부층 배선(22A)은 하부층 절연막(1)에 형성된 개구부(72)를 통해 제2 하부층 배선(22B)의 접속패드에 연결된다. 상부층 절연막(32)의 상면에 형성된 제1 상부층 배선(33A)은 상부층 절연막(32)에 형성된 개구부(73)를 통해 제2 상부층 배선(33B)의 접속패드에 연결된다. 이러한 경우, 반도체 구성요소(2)의 실리콘 기판(4) 상면은 접착층(74)을 통해 제2 상부층 배선들(33B)과 상부층 절연막(32)의 하면 중심부에 결합된다.
다음으로, 도 21을 참조하면, 도 20의 이러한 반도체 장치를 제조하는 방법의 일 실시예에 있어서 초기 단계가 기술될 것이다. 이러한 경우, 기저판(51)의 상면에 형성된 하부층 절연막(1)의 상면에는, 각각이 무전해 구리 도금으로 이루어지는 금속 하층과 전해 구리 도금으로 이루어지는 금속 상층의 2층 구조로 구성되는 제2 하부층 배선들(22B)이 형성된다. 보조 기저판(54)의 하면 상에 형성된 상부층 절연막(32)의 에폭시 수지 등으로 이루어진 열경화성 수지는 이미 경화되었다. 상부층 절연막(32)의 하면 상에는 각각이 무전해 구리 도금으로 이루어지는 금속 하층과 전해 구리 도금으로 이루어지는 금속 상층의 2층 구조로 구성되는 제2 상부층 배선들(33B)이 형성된다.
지금, 초기 단계에서, 먼저, 반도체 구성요소(2)가 접착층(3)에 의해 밀봉막(14)과 반도체 구성요소(2)의 주상 전극(13) 하면을 결합함에 의해 하부층 절연막(1) 상면의 반도체 구성요소 장착영역 상에 장착된다. 그때, 접착층(3)과 반도체 구성요소(2)의 주변에 있는 제2 하부층 배선(22B)과 하부층 절연막(1)의 상면에는, 격자형상 절연층 형성시트(31a)가 고정된다.
그때, 반도체 구성요소(2)의 실리콘 기판(4) 상면에는, 디스펜서 등을 사용하여, 에폭시 등으로 이루어진 액체형 결합재(74a)가 도포된다. 다음으로, 절연층 형성시트(31a) 상면에는, 보조 기저판(54)이 배치되며, 그의 하면에는, 상부층 절연막(32)과 제2 상부층 배선(33B)이 형성된다. 다음으로, 한 쌍의 열가압판을 사용하여, 합성부(resultant unit)가 상하로부터 열가압되고, 그 후에 제1 실시형태의 경우와 동일한 단계를 지나게 되며, 도 20에 도시된 복수의 반도체가 획득된다.
이러한 방식으로 획득된 반도체 장치에서, 도 19에 도시된 반도체 장치와 비교하면, 하부층 배선과 상부층 배선이 두 층의 배선 구조로 구성되는 경우에도, 하부층 절연막과 상부층 절연막이 단일층으로 구성되기 때문에, 반도체 장치는 그만큼 저 프로파일일 수 있다. 한 쌍의 열가압판들을 사용하는 열가압 공정에서, 접착층(74)이 유체화되는 경우 생략될 수 있으며, 절연층 형성시트(31a)의 열경화성 수지는 반도체 구성요소(2)의 실리콘 기판(4) 상면에 만족스럽게 들어간다는 것을 인지해야 한다.
(제5 실시형태)
도 22는 이 반도체 장치에 있어서 도 1에 도시된 반도체 장치와 크게 다른 것은 반도체 구성요소(2)가 밀봉막(14)을 가지지 않는다는 것이다. 결과적으로, 이러한 경우, 배선(10)의 하면, 주상 전극(13), 반도체 구성요소(2)의 패시베이션막(8)은 접착층(3)을 통해 하부층 절연막(1)의 상면 중심부에 직접적으로 결합된다. 하부층 배선(22)의 일단부는 접착층(3)과 하부층 절연막(1)의 개구부(21)를 통 해 반도체 구성요소(2)의 주상 전극(13)에 연결된다.
(제6 실시형태)
도 23은 본 발명의 제6 실시형태인 반도체 장치의 단면도이다. 이 반도체 장치에 있어서 도 22에 도시된 반도체 장치와 다른 것은 반도체 구성요소(2)가 주상 전극(13)을 구비하지 않는다는 것이다. 결과적으로, 이러한 경우, 반도체 구성요소(2)의 배선(10)과 패시베이션막(8)의 하면은 접착층(3)을 통해 하부층 절연막(1)의 상면 중심부에 결합된다. 하부층 배선(22)의 일단부는 접착층(3)과 하부층 절연막(1)의 개구부(21)를 통해 반도체 구성요소(2)의 배선(외부연결용 전극) 연결에 연결된다.
(제7 실시형태)
도 24는 본 발명의 제7 실시형태인 반도체 장치의 단면도이다. 이 장치에 있어서 도 23에 도시된 반도체 장치와 다른 것은 반도체 구성요소(2)의 배선(10)과 패시베이션막(8)의 하면들 상에는, 폴리이미드 수지 또는 에폭시 수지와 같은 절연 물질로 이루어진 정적 보호용 패시베이션막(86)이 형성된다는 것이다.
결과적으로, 이러한 경우, 반도체 구성요소(2)의 정전기 방지 패시베이션막(86) 하면은 접착층(3)을 통해 하부층 절연막(1)의 상면 중심부에 결합된다. 하부층 배선(22)의 일단부는 하부층 절연막(1), 접착층(3), 및 패시베이션막(86)의 개구부(21)를 통해 반도체 구성요소(2)의 배선(10)의 접속패드에 연결된다.
반도체 구성요소(2)가 하부층 절연막(1) 상에 장착되기 전에는, 개구부(21)가 패시베이션막(86)에 형성되지 않는다는 것을 인지해야 한다. 개구부(21)가 없는 패시베이션막(86)은 상기 패시베이션막이 그 자체로 반도체 구성요소(2)가 하부층 절연막(1) 상에 장착될 때까지 웨이퍼 상태로 실리콘 기판(4) 아래에 형성되기 때문에 실리콘 기판(4) 아래에 형성된 집적회로를 정전기로부터 방지한다.
(제8 실시형태)
도 25는 본 발명의 제8 실시형태인 반도체 장치의 단면도이다. 이 반도체 장치에 있어서 도 1에 도시된 반도체 장치와 크게 다른 것은 반도체 구성요소가 수직 전도부(42)를 가지지 않는다는 것이다. 이러한 실시형태에서, 반도체 구성요소 둘에에, 정사각형 프레임형 양면 배선 구조의 회로기판(81)이 배치되며, 상하 배선은 이 회로기판에 형성된 전도층을 통해 전도가능하다.
즉, 회로기판(81)은 유리직물기판의 에폭시 수지 등으로 이루어진 정사각형 프레임형 기판(82)을 구비한다. 동박으로 이루어진 복수의 제2 하부층 배선들(중간 배선들)(22C)이 기판(82)의 하면에 형성되며, 동박으로 이루어진 복수의 제2 상부층 배선들(중간 배선들)(33C)이 그의 상면에 형성된다. 제2 하부층 배선(22C)과 제2 상부층 배선(33C)은 기판(82)의 내부에 형성된 전도성 페이스트 등으로 이루어진 수직 전도부(83)를 통해 연결된다.
중심부에 직사각형 개구부를 가지는 회로기판(81)이 절연층(31)의 상측에 병합된 상태로 반도체 구성요소(2) 둘레에 형성된 간격들로 배치되며, 상기 절연층(31)은 회로기판(81)과 하부층 절연막(1) 사이에 및 회로기판(81)과 반도체 구성요소(2) 사이에 형성된다. 상부층 절연막(32)이 반도체 구성요소(2), 회로기판(81), 절연층(31)의 상면들에 형성된다.
하부층 절연막(1)의 하면으로 형성된 제1 하부층 배선(22A)이 절연층(31)과 하부층 절연막(1)에 형성된 개구부(84)를 통해 제2 하부층 배선(22C)의 접속패드에 전기적으로 연결된다. 상부층 절연막(32)의 상면에 형성된 제1 상부층 배선(33A)은 상부층 절연막(32)에 형성된 개구부(85)를 통해 제2 상부층 배선(33C)의 접속패드에 연결된다.
다음으로, 도 26을 참조하면, 도 25의 이러한 반도체 장치를 제조하는 방법의 일 실시예에 있어서 초기 단계를 기술할 것이다. 먼저, 접착층(3)에 의해 밀봉막(14)과 반도체 구성요소(2)의 주상 전극(13) 하면들을 결합함에 의해, 반도체 구성요소(2)가 하부층 절연막(1) 상면의 반도체 구성요소 장착영역 상에 장착된다. 그때, 격자형상 절연층 형성시트(31a)가 반도체 구성요소(2)와 접착층(3)의 주변에 있는 하부층 절연막(1)의 상면에 배치된다.
다음으로, 격자형 회로기판(81)이 절연층 형성시트(31a)의 상면에 배치된다. 그때, 회로기판(81)의 상면 상에는, 보조 기저판(54)이 배치되며, 그의 하면 상에는, 상부층 절연막 형성층(32a)이 형성되었다. 다음으로, 한 쌍의 열가압판들을 사용하여, 합성부가 상하로부터 열가압되며, 그 후에 제1 실시형태의 것과 동일한 과정을 지나는 것은(그러나, 수직 전도부(41) 형성과정 또는 회로기판(81)이 절단과정에서 절단되는 것을 제외하고) 도 25에 도시된 복수의 반도체 장치들을 생성할 수 있다.
(제9 실시형태)
도 27은 본 발명의 제9 실시형태인 반도체 장치의 단면도이다. 이 반도체 장 치에 있어서 도 21에 도시된 반도체 장치와 크게 다른 것은 회로기판(81)이 절연층(31)의 중심부에 내장되며, 전체 반도체 장치의 절연층 수가 회로기판(81)의 관통두께 중심에 대하여 대칭된다는 것이다.
즉, 절연층(31)은 동일한 두께의 하부측 절연층(31A)과 상부측 절연층(31B)으로 구성되며, 상기 회로기판(81)은 상기 하부측 절연층(31A)과 상부측 절연층(31B) 사이의 경계면과 일치하는 그들의 관통두께중심들을 가진다. 또한, 반도체 구성요소(2)의 실리콘 기판(4) 상면은 접착층(74a)에 의해 상부층 절연막(32)에 결합된다. 이러한 종류의 반도체 장치를 획득하기 위해, 도 28에 도시된 바와 같이, 하부측 절연층 형성시트(31a)는 하부층 절연막(1)의 상면에 배치되며, 그때 격자형상 회로기판(81)이 하부측 절연층 형성시트(31A) 상에 배치된다. 그때, 격자형 상부측 절연층 형성시트(31B)는 회로기판(81)의 상면에 배치되며, 에폭시 수지 등으로 이루어진 액체형 접착재(74a)가 디스펜서 등의 사용에 의해 반도체 구성요소(2)의 실리콘 기판(4) 상면에 도포된다. 다음으로, 상부측 절연층 형성시트(31B)의 상면 상에는, 동박으로 이루어진 보조 기저판(54)이 배치되며, 그의 하면에는, 상부층 절연막(32)이 형성된다; 그때, 도 28의 조건이 획득된다. 그 후에, 다른 실시형태들의 경우 그대로, 한 쌍의 열가압판(55,56)을 사용하여, 하부측 절연층 형성시트(31A), 상부측 절연층 형성시트(31B) 및 접착재(74a)가 합성부의 상부 및 하부로부터 열가압된다. 전술한 실시형태에서, 두 개의 절연층 형성시트들에 의해 형성되는 절연층(31)이 기술되었지만, 상기 절연층(31)은 두 개의 시트들에 의해서뿐만 아니라 복수의 절연층 형성시트들을 적층함에 형성될 수 있다는 것을 인지해야 한 다. 얼마나 많은 절연층 형성시트가 사용되는지는 무관하며, 회로기판(81)이 절연층(31)의 관통두께중심과 일치하는 그의 관통두께중심과 함께 위치지정되는 것이 바람직하다. 또한, 전체 반도체 장치가 회로기판(81)의 관통두께중심에 대하여 동일한 절연층 수를 가지는 것뿐 아니라 동일한 두께를 가지는 각각의 대응하는 절연층을 가지는 것이 바람직하다.
(다른 변형 실시예들)
회로기판(81)이 제8 및 제9 실시형태들에 도시된 절연층(31)에 내장되는 구조는 마찬가지로 제2 내지 제7 실시형태들에 적용가능하다. 또한, 본 발명의 반도체 장치 및 그의 제조 방법은 그들의 목적에 따라 다양하게 변형 및 적용될 수 있다.
본 발명에 의하여, 외부연결용 전극을 배열하는 영역이 반도체 구성요소의 평면 크기보다 크게 이루어질 수 있다. 또한, 기저판이 제공되지 않기 때문에, 반도체 장치는 저 프로파일일 수 있다.
추가 이점 및 변형들이 본 기술분야의 당업자에게 용이하게 발생할 것이다. 그러므로, 넓은 측면에서 본 발명은 여기 도시 및 기재된 특정한 상세한 설명 및 대표 실시형태들에 제한되지 않는다. 이에 따라, 첨부 청구항들 및 그들의 균등물에 의해 정의된 바와 같은 본 발명의 일반적인 발명취지의 사상과 범위를 벗어나지 않고 다양한 변형들이 만들어질 수 있다.

Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 반도체 장치 제조 방법으로서,
    기저판(51) 상에 하부층 절연막(1)을 형성하는 단계와;
    상기 하부층 절연막 상에, 각각이 반도체 기판(4)과 상기 반도체 기판(4) 아래에 형성된 복수의 외부연결용 전극(13)을 가지는 복수의 반도체 구성요소들(2)을 고정하는 단계와;
    상기 반도체 구성요소 주변의 하부층 절연막 상에 절연층(31a)을 형성하고, 상기 반도체 구성요소와 상기 절연층 상에 상부층 절연막(32a)을 형성하는 단계와;
    상기 기저판(51)을 제거하는 단계와;
    상기 하부층 절연막 아래에 상기 반도체 구성요소의 외부연결용 전극과 연결되는 하부층 배선(22,22A)을 형성하고, 상기 상부층 절연막 상에 상부층 배선(33,33A)을 형성하는 단계와;
    상기 반도체 구성요소들 사이에서 상기 하부층 절연막, 상기 절연층, 및 상기 상부층 절연막을 절단함에 의해 복수의 반도체 장치를 획득하는 단계를 포함하며;
    상기 기저판 상에 하부층 절연막을 형성하는 단계는 상기 기저판 상에 하부층 보호 금속층(61)과 하부층 금속 하층(23a)을 형성하고, 상기 하부층 금속 하층(23a) 상에 하부층 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  22. 제 21항에 있어서,
    상기 절연층과 상기 반도체 구성요소 상에 상부층 절연막(32a)을 형성하는 단계는 보조 기저판(54) 아래에 상부층 보호 금속층(62)과 상부층 금속 하층(34a)를 형성하고, 상기 상부층 금속 하층(34a) 아래에 상부층 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  23. 제 22항에 있어서,
    상기 기저판을 제거하는 단계는 상기 하부층 보호 금속층과 상기 상부층 보호 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  24. 제 22항에 있어서,
    상기 하부층 금속 하층(23a) 상에 하부층 절연막을 형성하는 단계는 상기 하부층 금속 하층의 상면에 미리 표면조화처리를 실행하는 단계를 포함하며, 상기 상부층 금속 하층(34a) 아래에 상기 상부층 절연막을 형성하는 단계는 상기 상부층 금속 하층의 하면에 미리 표면조화처리를 실행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  25. 제 21항에 있어서,
    상기 하부층 배선(22)을 형성하는 단계는 상기 하부층 금속 하층(23a), 다른 하부층 금속 하층(23b), 및 상부층 금속 상층(24)을 그 차례로 상기 하부층 절연막(1) 아래에서 전해 도금에 의해 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  26. 제 25항에 있어서,
    상기 상부층 배선(33)을 형성하는 단계는 상부층 금속 하층(34a), 다른 상부층 금속 하층(34b), 및 상부층 금속 상층(35)을 그 차례로 상기 상부층 절연막(32) 상에 전해 도금에 의해 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  27. 제 26항에 있어서,
    상기 기저판, 상기 하부층 금속 하층, 상기 다른 하부층 금속 하층, 상기 하부층 금속 상층, 보조 기저판, 상기 상부층 금속 하층, 상기 다른 상부층 금속 하층, 및 상기 상부층 금속 상층은 구리로 이루어지며, 하부층 보호 금속층과 상부층 보호 금속층은 니켈로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  28. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 하부층 절연막 상에 상기 복수의 반도체 구성요소들을 고정하는 단계는 상기 하부층 절연막 상에 사전에 액정형 접착재(3)를 공급하고, 상기 하부층 절연막 상에 상기 반도체 구성요소를 열가압하는 부단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  29. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 하부층 절연막 상에 상기 복수의 반도체 구성요소들을 고정하는 단계는 상기 하부층 절연막 상에 사전에 시트형 접착재(3)를 공급하고, 상기 하부층 절연막 상에 상기 반도체 구성요소를 열가압하는 부단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  30. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 하부층 배선과 상기 상부층 배선을 형성하는 단계는 상기 하부층 절연막, 상기 절연층, 및 상기 상부층 절연막에 관통홀을 형성하고, 상기 하부층 배선과 상기 상부층 배선에 연결되도록, 상기 관통홀 내부에, 수직 전도부를 형성하는 부단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  31. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 하부층 절연막 상의 반도체 구성요소 장착영역 주변에 미리 다른 하부층 배선(22B)을 형성하는 단계와, 상기 상부층 절연막 아래에 미리 다른 상부층 배선(33B)을 형성하는 단계를 더 포함하며, 상기 하부층 배선은 상기 다른 하부층 배선과 연결되도록 형성되며, 상기 상부층 배선은 상기 상부층 절연막 상에 상기 다른 상부층 배선과 연결되도록 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  32. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 절연층과 상부층 배선을 형성하는 단계는 상기 반도체 구성요소 주변의 상기 상부층 배선 아래에 다른 하부층 배선(22C), 다른 상부층 배선(33C), 및 상기 절연층 상에 있는 상기 배선들을 연결하는 수직 전도부를 가지는 회로기판(81)을 배열하는 부단계를 포함하며, 상기 하부층 배선은 상기 다른 하부층 배선에 연결되도록 형성되며, 상기 상부층 배선은 상기 다른 상부층 배선에 연결되도록 상기 상부층 절연막 상에 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  33. 제 21항 내지 27항 중의 어느 한 항에 있어서,
    상기 상부층 절연막은 보조 기저판(54) 아래에 처음으로 형성되며, 상기 기저판을 제거하는 단계는 상기 보조 기저판을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  34. 삭제
  35. 삭제
  36. 삭제
KR1020097026470A 2007-08-08 2008-08-07 반도체 장치 제조방법 KR101161061B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-206067 2007-08-08
JP2007206067A JP2009043858A (ja) 2007-08-08 2007-08-08 半導体装置およびその製造方法
JPJP-P-2007-250952 2007-09-27
JP2007250952A JP5042762B2 (ja) 2007-09-27 2007-09-27 半導体装置
PCT/JP2008/064559 WO2009020240A2 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100009639A KR20100009639A (ko) 2010-01-28
KR101161061B1 true KR101161061B1 (ko) 2012-07-02

Family

ID=40276262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026470A KR101161061B1 (ko) 2007-08-08 2008-08-07 반도체 장치 제조방법

Country Status (6)

Country Link
US (2) US20090039514A1 (ko)
EP (1) EP2176883A2 (ko)
KR (1) KR101161061B1 (ko)
CN (1) CN101689539A (ko)
TW (1) TWI384595B (ko)
WO (1) WO2009020240A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6368921B2 (ja) * 2013-10-01 2018-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
WO2016096947A2 (en) * 2014-12-16 2016-06-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Contacting embedded electronic component via wiring structure in a component carrier's surface portion with homogeneous ablation properties
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
EP3557608A1 (en) 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US61566A (en) * 1867-01-29 George w
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3346320B2 (ja) 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
CA2464078C (en) 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN100468719C (zh) 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4324732B2 (ja) 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP2005191156A (ja) 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP3925503B2 (ja) * 2004-03-15 2007-06-06 カシオ計算機株式会社 半導体装置
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP4042741B2 (ja) 2004-12-15 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4565470B2 (ja) 2005-08-30 2010-10-20 キヤノンアネルバ株式会社 マイクロバンプの形成方法及びその装置
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法

Also Published As

Publication number Publication date
US20090039514A1 (en) 2009-02-12
US20100317154A1 (en) 2010-12-16
WO2009020240A3 (en) 2009-05-22
WO2009020240A2 (en) 2009-02-12
US8268674B2 (en) 2012-09-18
KR20100009639A (ko) 2010-01-28
CN101689539A (zh) 2010-03-31
TWI384595B (zh) 2013-02-01
EP2176883A2 (en) 2010-04-21
TW200915501A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
KR101161061B1 (ko) 반도체 장치 제조방법
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4305502B2 (ja) 半導体装置の製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP4636090B2 (ja) 半導体装置およびその製造方法
JP2009260165A (ja) 半導体装置
JP2011155313A (ja) 半導体装置
JP5484694B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP5042762B2 (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP4042741B2 (ja) 半導体装置の製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP3979404B2 (ja) 半導体装置
JP5053003B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee