JP2004235523A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004235523A
JP2004235523A JP2003023815A JP2003023815A JP2004235523A JP 2004235523 A JP2004235523 A JP 2004235523A JP 2003023815 A JP2003023815 A JP 2003023815A JP 2003023815 A JP2003023815 A JP 2003023815A JP 2004235523 A JP2004235523 A JP 2004235523A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor chip
semiconductor
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003023815A
Other languages
English (en)
Other versions
JP3740469B2 (ja
Inventor
Masashi Otsuka
雅司 大塚
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003023815A priority Critical patent/JP3740469B2/ja
Priority to US10/752,019 priority patent/US20040183192A1/en
Priority to CNA2004100004456A priority patent/CN1519920A/zh
Priority to TW93101768A priority patent/TW200421960A/zh
Publication of JP2004235523A publication Critical patent/JP2004235523A/ja
Application granted granted Critical
Publication of JP3740469B2 publication Critical patent/JP3740469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】低コストで半導体チップ毎にテスト可能でチップサイズの制約のない積層ＣＳＰを有する半導体装置を提供する。
【解決手段】第１絶縁フィルム４に半導体チップ１の底面の全面を接着させ、半導体チップ１の上面の全面と第１絶縁フィルム４に第２絶縁フィルム５を接着させる。第２絶縁フィルム５を貫通し半導体チップ１の上面を露出させる第１穴８と、第１絶縁フィルム４と第２絶縁フィルム５を貫通する第２穴９と１０を形成する。第１穴８の中に第１導体１１と第２穴９と１０の中に第２導体１２と１３を埋め込む。第１絶縁フィルム４の表面上に第２導体１２と１３に電気的に接続する第１配線１５を形成し、第２絶縁フィルム５の表面上に第１導体１１と第２導体１２と１３に電気的に接続する第２配線１４を形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、高密度実装パッケージを有する半導体装置に関し、特に、その実装パッケージの小型化・薄型化に関する。
【０００２】
【従来の技術】
近年、民生機器に用いられる半導体装置の実装パッケージとして、高密度なチップサイズパッケージ（ＣＳＰ）の開発が盛んである。中でも複数の半導体チップを実装パッケージ内部で積層するシステムインパッケージ（ＳｉＰ）と呼ばれる積層（Ｓｔａｃｋｅｄ）ＣＳＰの開発が盛んである。積層ＣＳＰでは、基板の上に複数の半導体チップを重ねて搭載し、ワイヤボンディングで結線、樹脂封止する。したがって、２つの問題があった。（１）すべての半導体チップのワイヤボンディングのパッドが露出するように半導体チップを重ねなければならない。このため、一つの半導体チップのチップサイズにより、他の半導体チップはチップサイズの制約を受けるという問題があった。（２）個々の半導体チップのテストを行うことなしに、樹脂封止後にＣＳＰとしてのテストするので、個々の半導体チップの歩留まりが低い時などは、ＣＳＰとしての歩留まりが著しく低くなるという問題があった。いわゆるアンノーングッドダイ（ＫＧＤ）問題である。
【０００３】
そこで、電子部品を多層配線基板に埋め込む方法が提案されている（例えば、特許文献１と特許文献２参照。）。これらの方法では、多層配線基板毎にテストを行うこともできる。しかしながら、これらの方法では、それぞれの半導体チップ毎の組立工程が必要だったり、実装密度が上げられないなどの制約があった。
【０００４】
【特許文献１】
特許第３２１２１２７号公報（第１図）
【０００５】
【特許文献２】
特開２００１−６８６２４号公報（第１図）
【０００６】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、低コストで半導体チップ毎にテスト可能でチップサイズの制約のない高密度な積層ＣＳＰである半導体装置を提供することにある。
【０００７】
また、本発明の目的は、低コストで半導体チップ毎にテスト可能でチップサイズの制約のない積層ＣＳＰを有する半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記問題点を解決するための本発明の第１の特徴は、下面が第１平面を有する第１絶縁フィルムと、第１平面の下に配置された第１配線層と、第１絶縁フィルムの上に配置された第１半導体チップと、第１半導体チップと第１絶縁フィルムの上に配置され上面が第２平面を有する第２絶縁フィルムと、第２平面の上に配置され第１半導体チップに電気的に接続する第２配線層と、第１絶縁フィルムと第２絶縁フィルムを貫通し第１配線層と第２配線層に電気的に接続する第１導体柱と、第２絶縁フィルムを貫通し第１半導体チップと第２配線層に電気的に接続する導体を有する半導体装置にある。
【０００９】
本発明の第２の特徴は、上面が第１平面を有する導体板と、第１平面の上に配置された接着層と、接着層の上に配置された第１半導体チップと、第１半導体チップと導体板の上に配置され上面が第２平面を有する第１絶縁フィルムと、第２平面の上に配置され第１半導体チップに電気的に接続する第１配線層を有する半導体装置にある。
【００１０】
本発明の第３の特徴は、第１絶縁フィルムに半導体チップの底面の全面を接着させ半導体チップの上面の全面と第１絶縁フィルムに第２絶縁フィルム５を接着させることと、第２絶縁フィルムを貫通し半導体チップの上面を露出させる第１穴と、第１絶縁フィルムと第２絶縁フィルムを貫通する第２穴を形成することと、第１穴の中に第１導体と第２穴の中に第２導体を埋め込むことと、第１絶縁フィルムの表面上に第２導体に電気的に接続する第１配線を形成し第２絶縁フィルムの表面上に第１導体と第２導体に電気的に接続する第２配線を形成することとを有する半導体装置の製造方法にある。
【００１１】
本発明の第４の特徴は、金属板に半導体チップの底面の全面を接着させ半導体チップの上面の全面と金属板に第１絶縁フィルムを接着させることと、第１絶縁フィルムを貫通し半導体チップの上面を露出させる穴を形成することと、穴の中に第１導体を埋め込むことと、第１絶縁フィルムの表面上に第１導体に電気的に接続する第１配線を形成することとを有する半導体装置の製造方法にある。
【００１２】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置３３は、図１に示すように、絶縁フィルム４、５と、配線層１４、１５と、半導体チップ１と、導体柱１１乃至１３と、導電ボール１７を有する。半導体装置３３は、いわゆるパッケージを構成している。
【００１４】
絶縁フィルム４は、下面が平面を有している。この平面は、半導体チップ１の下方から側方の下方にかけて配置されている。絶縁フィルム４は、樹脂である。樹脂としては、半導体チップ１が封止可能な樹脂を用いる。より具体的には、ビルドアップ基板の積層用樹脂を用いる。例えば、味の素株式会社の商品名ＡＢＦの樹脂を使用する事ができる。
【００１５】
配線層１５は、半導体チップ１の下方から側方の下方にかけての絶縁フィルム４の下面の平面の下に配置されている。配線層１５は、再配線パターンを有している。
【００１６】
半導体チップ１の両面および側面は、絶縁フィルム４と５で封止されている。半導体チップ１は、絶縁フィルム４の上に配置されている。半導体チップ１は、半導体基板１と半導体素子形成領域２を有している。半導体素子形成領域２は、半導体基板１の上に配置されている。半導体素子形成領域２は、電極を有している。
【００１７】
絶縁フィルム５は、半導体チップ１と絶縁フィルム４の上に配置されている。絶縁フィルム５には、絶縁フィルム４と同じ樹脂を用いている。絶縁フィルム５は、上面が平面を有している。この平面は、半導体チップ１の上方から側方の上方にかけて配置されている。図２（ｂ）に示すように、絶縁フィルム４の半導体チップ１の下方の膜厚ｄ２は、絶縁フィルム５の第１半導体チップ１の上方の膜厚ｄ３に等しい。絶縁フィルム４の半導体チップ１の側方の膜厚ｄ４は、絶縁フィルム５の第１半導体チップ１の側方の膜厚ｄ５に等しい。
【００１８】
配線層１４は、再配線パターンを有している。配線層１４の再配線パターンは、半導体チップ１の電極に電気的に接続している。配線層１４は、半導体チップ１の上方から側方の上方にかけての絶縁フィルム５の上面の平面上に配置されている。
【００１９】
導体柱１２と１３は、貫通電極用のヴィアを構成する。導体柱１２は、絶縁フィルム５を貫通している。導体柱１３は、絶縁フィルム４を貫通している。導体柱１２と１３は、配線層１４と１５に電気的に接続している。導体柱１２と１３は、半導体チップ１の側方に配置されている。導体柱１２と１３は、半導体チップ１の外周に配置されている。導体柱１２と１３は、半導体装置３３の周辺部に配置されている。
【００２０】
ヴィアである導体柱１１は、絶縁フィルム５を貫通している。導体柱１１は、半導体チップ１の電極と配線層１４に電気的に接続している。
【００２１】
実装用ボールとなる導電ボール１７は、配線層１５に電気的に接続している。導体柱１１は、半導体チップ１の周辺部に配置されている。
【００２２】
第１の実施の形態に係る半導体装置は、単体の薄型ＣＳＰとして使用が可能である。すなわち、半導体装置単体で、半導体チップ１のテストをすることができる。
【００２３】
半導体装置は、上面と下面の両方に配線層１４と１５を有しているので、複数の半導体装置を積層し、複数の半導体装置の互いの配線層１４と１５を接続することで、積層ＣＳＰを構成する事ができる。
【００２４】
半導体装置の厚みについて考える。半導体チップ１の厚さは５０μｍであり、半導体チップ１の上と下の絶縁フィルム４と５の厚さは各々３０〜４０μｍにできる。これより、半導体装置の厚みは、それらの合計の１１０〜１３０μｍになる。薄い薄型ＣＳＰが実現できる。
【００２５】
次に、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。
【００２６】
まず、図２（ａ）に示すように、張り合わせ装置６、７を用いても、あるいはプレスローラーを用いてもよい。張り合わせ装置の試料台６とプレス台７の表面は平面である。張り合わせ装置の試料台６の上にビルドアップ基板の積層用樹脂フィルムである絶縁フィルム４をのせる。絶縁フィルム４にそれぞれの半導体チップ１の底面の全面が接するように、絶縁フィルム４の上に複数の半導体チップ１をのせる。絶縁フィルム５にそれぞれの半導体チップ１の上面の全面が接するように、複数の半導体チップ１の上に絶縁フィルム５をのせる。絶縁フィルム５としては、絶縁フィルム４と同じ材質で同じ膜厚のものを用いる。絶縁フィルム５の上には張り合わせ装置のプレス台７を配置する。
【００２７】
張り合わせ装置の試料台６とプレス台７の間で、絶縁フィルム４、５と半導体チップ１を圧縮する。このことにより、図２（ｂ）に示すように、半導体チップ１を両面から絶縁フィルム４と５でラミネートする。半導体チップ１と絶縁フィルム４と５は一体化する。絶縁フィルム４に半導体チップ１の底面の全面を接着できる。半導体チップ１の上面の全面と絶縁フィルム４に、絶縁フィルム５を接着できる。絶縁フィルム４の下面と絶縁フィルム５の上面との間隔を半導体チップ１のあるところ（ｄ１＋ｄ２＋ｄ３）と無いところ（ｄ４＋ｄ５）で等しくする。これは、圧縮の際に、半導体チップ１の直下の絶縁フィルム４と半導体チップ１の直上の絶縁フィルム５に大きな圧縮応力が生じ、この圧縮応力を緩和するために絶縁フィルム４と５が変形するからである。絶縁フィルム４の膜厚は、半導体チップ１のあるところ（ｄ２）で無いところ（ｄ４）より薄くなる。絶縁フィルム５の膜厚は、半導体チップ１のあるところ（ｄ３）で無いところ（ｄ５）より薄くなる。変形を促進させるためには、圧縮応力を大きくする。圧縮応力を大きくするには、プレス台７よりプレスローラーが有利である。また、変形を促進させるためには、絶縁フィルム４と５の流動性を高めればよい。このためには、絶縁フィルム４と５の温度を高めればよい。
【００２８】
なお、絶縁フィルム５としては、絶縁フィルム４と同じ材質で同じ膜厚のものを用いているので、半導体チップ１のあるところで、絶縁フィルム５の膜厚（ｄ３）と絶縁フィルム４の膜厚（ｄ２）は等しくなる。同様に、半導体チップ１のないところで、絶縁フィルム５の膜厚（ｄ５）と絶縁フィルム４の膜厚（ｄ４）は等しくなる。このように絶縁フィルム４と５の変形量を同じにできるので、残留応力のベクトルも半導体チップ１に対し面対称に発生させることができる。このことにより、半導体チップ１にそりが発生することはない。
【００２９】
次に、両面それぞれに、レジストを塗布しパターニングする。パターニングされたレジストをマスクに絶縁フィルム４と５のエッチングを行う。図３（ｃ）に示すように、ヴィアホールとなる穴８乃至１０が形成できる。穴８乃至１０の形成は、通常のビルドアップ工程と同様に実施できる。穴８は、絶縁フィルム５を貫通する。穴８は、半導体チップ１の上面を露出させる。穴９は、絶縁フィルム５を貫通する。穴１０は、絶縁フィルム４を貫通する。穴９は、穴１０の直上に形成する。このことにより、貫通電極を設けることができる。
【００３０】
次に、メッキ法により露出面上に導体膜を形成する。このことにより、図３（ｄ）に示すように、穴８の中に導体柱１１を埋め込むことができる。同様に、穴９の中に導体柱１２を埋め込むことができ、穴１０の中に導体柱１３を埋め込むことができる。さらに、絶縁フィルム４の表面上に配線層１５を形成することができる。絶縁フィルム５の表面上に配線層１４を形成することができる。形成された導体膜は、連続した膜であるので、導体柱１２と１３は電気的に接続する。同様に、配線層１５と導体柱１３は電気的に接続する。配線層１４と導体柱１２は電気的に接続する。配線層１４と導体柱１１は電気的に接続する。
【００３１】
次に、両面それぞれに、レジストを塗布しパターニングする。パターニングされたレジストをマスクに配線層１４と１５のエッチングを行う。図４（ｅ）に示すように、パターニングされた配線を有する配線層１４と１５が形成できる。
【００３２】
なお、上記の配線層１４、１５の配線のパターンの生成は原則としてセミアディティブ法を用いる。そのプロセスを説明する。まず、露出面に薄付け銅箔を無電解メッキ法で形成する。このことにより、後に行う電界メッキの際の導通を確保している。次に、レジスト膜により配線層１４と１５のネガマスクを形成する。電解メッキを行い、ヴィアプラグとなる導体柱１１乃至１３とネガマスクの反転パターンにパターニングされた配線層１４と１５を形成する。レジスト膜を剥離する。薄付け銅箔をエッチバック法で除去する。
【００３３】
次に、切断面１６で絶縁フィルム４、５を切断し、図４（ｆ）に示すように複数の半導体チップ１を個片に分離する。
【００３４】
最後に、図１（ａ）と図１（ｂ）に示すように、配線層１５の下に外部電極用の導電ボール１７を形成する。なお、複数の半導体チップ１の個片への分離と、導電ボール１７の形成の順序は問わない。
【００３５】
第１の実施の形態に係る半導体装置の製造方法によれば、従来のビルドアップ基板製造工程、バンプ工程、組立工程（フリップチップ、樹脂封止）の別々に実施していた複数の工程を、一度に複数の半導体チップ１を有する積層絶縁フィルム４、５のシート単位で実施することができる。このことにより、半導体装置の生産性が大幅に向上する。
【００３６】
第１の実施の形態に係る半導体装置の製造方法は、いわゆるビルドアップ基板製造工程である絶縁フィルム４と５の積層の工程において、半導体チップ１を絶縁フィルム４と５に埋め込んでいると考えることができる。したがって、半導体チップ１が埋め込まれた絶縁フィルム４と５の積層フィルムに対しては、通常のビルドアップ基板製造工程を活用するができる。逆に、通常のビルドアップ基板製造工程に対して、第１の実施の形態に係る半導体装置の製造方法では、ビルドアップ基板のコア基板を必要としないと考えることができる。あるいは、第１の実施の形態に係る半導体装置の製造方法では、半導体チップ１が埋め込まれた絶縁フィルム４と５の積層フィルムが、組み立てられたビルドアップ基板に相当するとともに、ビルドアップ基板のコア基板であると考えることができる。すなわち、コア基板の製造を省略すること、あるいは、コア基板の製造とビルドアップ基板の組立を同時に行うことで、半導体装置の製造方法の工程を短縮することができる。かつシート単位での製造の為組立コストの低減を図る事ができる。
【００３７】
そして、従来のコア基板が存在しないので、半導体装置の厚さが、半導体チップ１と絶縁フィルム４と５の厚さで決まる。このことにより、半導体装置の厚さを１１０〜１３０μｍの範囲に設定することが可能である。また、半導体チップ１に対して絶縁フィルム４と５が、上下対象構造となっている為、半導体チップ１と絶縁フィルム４、５の膨張係数の違いによる反りを防ぐことができる。
【００３８】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、図５に示すように、第１の実施の形態に係る半導体装置３３と３４を有する。半導体装置３３と３４それぞれは、いわゆるパッケージを構成し、半導体装置３３と３４により積層型マルチチップモジュールが構成されている。
【００３９】
半導体装置３４は、半導体装置３３の上に層上に配置されている。半導体装置３４の導電ボール４７は、半導体装置３３の配線層１４の上に配置され、電気的に接続している。導電ボール４７は、半導体装置３４の配線層１５の下に配置され、電気的に接続している。なお、半導体装置３３の半導体チップ１と半導体装置３４の半導体チップ１とは、同じ構造、同じ機能を有していても良いし、異なる構造と機能を有していてもよく、特に、異なる大きさでもよい。また、半導体装置３３と３４は、２つに限らず、３つ以上に重ねてもよい。
【００４０】
半導体装置３３と３４は、積層する前に、それぞれテストを行う。そして、積層には、テストに合格した半導体装置３３と３４を用いる。従って積層された半導体装置の歩留まりを高めることができる。
【００４１】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置は、図６に示すように、第１の実施の形態に係る半導体装置３３に加え、さらに、絶縁フィルム１８と２２と、配線層２０と、導体柱１９と２３を有している。
【００４２】
絶縁フィルム２２は、絶縁フィルム４と配線層１５の下に配置されている。絶縁フィルム２２の下面は、平面を有している。
【００４３】
絶縁フィルム１８は、絶縁フィルム５と第２配線層１４の上に配置されている。絶縁フィルム１８の上面は、平面を有している。絶縁フィルム２２の膜厚は、上方に半導体チップ１があるなしによらず一定である。絶縁フィルム１８の膜厚は、下方に半導体チップ１があるなしによらず一定である。絶縁フィルム１８と２２の膜厚は等しい。このことによっても、半導体チップ１がそることはない。このためには、絶縁フィルム１８と２２に、同じ材料で同じ膜厚のフィルムを用い、接着条件が同じになるように、同時に接着する。このことにより、接着時の温度と圧力を同じにすることができる。
【００４４】
配線層２０は、絶縁フィルム１８の平面の上に配置されている。配線層２０は、配線層１４に電気的に接続している。
【００４５】
導体柱１９は、絶縁フィルム１８を貫通する。導体柱１９は、配線層１４と２０に電気的に接続する。導体柱２３は、絶縁フィルム２２を貫通する。導体柱２３は、配線層１５と導電ボール１７に電気的に接続する。
【００４６】
第３の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置の製造方法に加えて、さらに、表面と裏面の両面同時のビルドアップ工程を実施することで完成することができる。第３の実施の形態に係る半導体装置は、３層の配線層１４、１５、２０を有する多層配線構造となっている。配線層の層数は、必要に応じて増やすことができる。
【００４７】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置は、図７に示すように、第１の実施の形態に係る半導体装置３３に加え、さらに、半導体チップ１を貫通し、配線層１４と１５に電気的に接続する導体柱２５、２６、２８を有している。
【００４８】
半導体チップ１は、半導体基板２と半導体素子形成層３に加えて、さらに、スループラグとなる導体柱２５と絶縁膜２４を有する。導体柱２５は、半導体基板２の表面から裏面に達する。導体柱２５の直上には、導体柱２６が設けられる。導体柱２５の直下には、導体柱２８が設けられる。導体柱２５は、導体柱２６と２８に電気的に接続する。絶縁膜２４は、半導体基板２と導体柱２５の間に設けられている。導体柱２６の上には、配線層１４と同じ層の配線２７が設けられている。導体柱２８の下には、配線層１５と同じ層の配線２９が設けられている。配線２９の下には、導電ボール３０が設けられている。導電ボール３０の形状は、導電ボール１７に等しい。
【００４９】
このことにより、半導体装置の表面の全面と裏面の全面に、電極を配置することができる。このためには、半導体チップ１の両面から導体柱２５に接続可能なように、ヴィアホールの穴の開口を半導体装置の両面から行えばよい。半導体装置の表面と裏面の全面に電極を配置することにより、パッケージサイズの割に多くのピン数を確保する事ができ、実装密度向上が期待できる。
【００５０】
また、導体柱２５は半導体チップ１の前工程（Ｃｕ配線メッキ）で成形される。導体柱２５は非常に半導体素子形成領域３に近いため、そこから直接に導体柱２６、２８で電極引き出しを行うことで、配線長を大幅に低減する事ができる。
【００５１】
例えば、１０ｍｍ□の半導体チップ１を２段積層し、半導体チップ１の中央に配置された半導体素子同士を結線する場合を考える。半導体チップ１の周囲に導体柱１２と１３を設けた場合では、最短でも５ｍｍ＋５ｍｍ（半導体チップ１の長さの半分の往復分）＋０．１ｍｍ（半導体装置３３の厚さ）＋０．２ｍｍ（半導体チップ１端から導体柱１２と１３までの距離）が必要で、配線長の合計は１０．３ｍｍとなる。一方、第４の実施の形態の半導体装置によれば、半導体チップ１の長さの半分の往復分が短縮できるので、配線長は０．３ｍｍとなる。このように、大幅な配線長の短縮が可能となり、配線間のインダクタンスが低減できる。第４の実施の形態の半導体装置を高速動作デバイスへ適用できる。
【００５２】
（第５の実施の形態）
本発明の第５の実施の形態に係る半導体装置は、図８に示すように、第１の実施の形態に係る半導体装置３３と異なり、導体柱１１に替えて、バンプ３１を有している。
【００５３】
半導体チップ１は、半導体基板２と半導体素子形成層３に加えて、さらに、導体柱であるバンプ３２を有する。半導体素子形成層３は、表面上に電極パッド３１を有しており、バンプ３２は、電極パッド３１の上に配置される。バンプ３２は、電極パッドに電気的に接続している。バンプ３２は、絶縁フィルム５を貫通し、配線層１４の下に配置される。バンプ３２は、配線層１４に電気的に接続する。
【００５４】
第５の実施の形態に係る半導体装置では、半導体チップ１と絶縁フィルム４と５をラミネートして一体化する前に、半導体チップ１の電極パッド３１の上にバンプ３２を形成する。ラミネートの際には、バンプ３２の直上に位置する絶縁フィルム５に高い圧縮応力が発生し、バンプ３２の直上から絶縁フィルム５は除かれ、バンプ３２の上部が露出する。バンプ３２はスタッドバンプでも、メッキバンプでもよい。第５の実施の形態に係る半導体装置では、導体柱１２と１３の導体柱１１を電解メッキで形成する際に同時に埋め込みが終了するように互いのメッキスピードを調整する必要がない。配線層１４と１５と導体柱１２と１３を形成するための電解メッキのメッキ時間を短縮できる。このように電解メッキのプロセスウィンドウを広げることができ、プロセス管理が容易にできる。
【００５５】
（第６の実施の形態）
本発明の第６の実施の形態に係る半導体装置は、図９に示すように、導体板３５と、接着層３６と、半導体チップ１と、絶縁フィルム５と１８と、配線層１４と、導体柱２３と、導電ボール１７を有する。
【００５６】
導体板３５は、上面が平面を有する。配線層１４が一平面上に配置されるように、導体板３５は、一定の強度が必要である。しかし、半導体装置の製造過程で、配線層１４が一平面上に配置される程度の強度があれば十分である。半導体装置の使用上の強度を確保するためには、導体板３５の下に放熱用のフィンやヒートシンクを固定すればよい。このことにより、導体板３５は、絶縁フィルム５と１８と合わせても容易に切断可能なように薄くしてもよい。導体板３５としてはいわゆる導体箔を使用してもよい。
【００５７】
接着層３６は、導体板３５の上面の平面の上に配置されている。半導体チップ１は、接着層３６の上に配置されている。絶縁フィルム５は、半導体チップ１と導体板３５の上に配置されている。絶縁フィルム５の上面は、平面を有している。この平面は、半導体チップ１の側方の上方に配置されている。
【００５８】
配線層１４は、絶縁フィルム５の上面の平面の上に配置されている。配線層１４は、半導体チップ１に電気的に接続している。絶縁フィルム１８は、配線層１４と絶縁フィルム５の上に配置されている。導体柱２３は、絶縁フィルム１８を貫通している。導体柱２３は、配線層１４と導電ボール１７に電気的に接続している。導電ボール１７は、配線層１４に電気的に接続している。
【００５９】
第１の実施の形態に係る半導体装置が、少ピン領域の半導体チップ１に好適であるのに対し、第６の実施の形態に係る半導体装置は、多ピン領域の半導体チップ１に好適である。第６の実施の形態に係る半導体装置は、半導体チップ１の半導体素子形成領域３と反対の面の封止が、絶縁フィルムでなく、金属板等の導体板３５で形成されている。この導体板３５を、硬い板とすることで、半導体装置のパッケージの剛性を確保し、半導体チップ１のチップサイズに依存しない、チップサイズより大きな半導体装置を作ることができる。このことにより、多ピン領域の半導体チップ１に適用可能な大型多ピンパッケージが提供できる。
【００６０】
また、多ピン領域の半導体チップ１で発生する大量の熱を、導体板３５を通して放熱でき、半導体装置の熱抵抗を低減することができる。導体板３５は、放熱板あるいはヒートシンクとして機能している。
【００６１】
したがって、導体板３５の材質は、放熱を重視する場合は銅（Ｃｕ）ないしは銅合金が望ましい。放熱を必要とせず、単に外部ピンである導電ボール１７を多くしたい場合と、チップサイズに対してパッケージサイズを大きくするファンアウト構造にしたい場合は、導体板３５として、安価なアルミ合金板や、あるいは半導体チップ１との線膨張係数を合わせる為にセラミック板を用いてもよい。
【００６２】
次に、本発明の第６の実施の形態に係る半導体装置の製造方法について説明する。
【００６３】
まず、図１０（ａ）に示すように、張り合わせ装置７を用いる。張り合わせ装置のプレス台７の表面は平面である。金属板３５にそれぞれの半導体チップ１の底面の全面が接するように、金属板３５の上に複数の半導体チップ１をのせる。絶縁フィルム５にそれぞれの半導体チップ１の上面の全面が接するように、複数の半導体チップ１の上に絶縁フィルム５をのせる。絶縁フィルム５としては、絶縁フィルム４と同じ材質で同じ膜厚のものを用いる。絶縁フィルム５の上には張り合わせ装置のプレス台７を配置する。
【００６４】
金属板３５と張り合わせ装置のプレス台７の間で、絶縁フィルム５と半導体チップ１を圧縮する。なお、この圧縮時に金属板３５が歪む場合は、金属板３５の下に、金属板３５を平坦のまま固定可能な試料台を配置してもよい。図１０（ｂ）に示すように、半導体チップ１を金属板３５と絶縁フィルム５でラミネートする。金属板３５、半導体チップ１と絶縁フィルム５は一体化する。金属板３５に半導体チップ１の底面の全面を接着できる。半導体チップ１の上面の全面と金属板３５に、絶縁フィルム５を接着できる。金属板３５の上面と絶縁フィルム５の上面との間隔を半導体チップ１のあるところ（ｄ１＋ｄ３＋ｄ６）と無いところ（ｄ５）で等しくする。これは、圧縮の際に、半導体チップ１の直上の絶縁フィルム５に大きな圧縮応力が生じ、この圧縮応力を緩和するために絶縁フィルム５が変形するからである。絶縁フィルム５の膜厚は、半導体チップ１のあるところ（ｄ３）で無いところ（ｄ５）より薄くなる。
【００６５】
次に、絶縁フィルム５、レジストを塗布しパターニングする。パターニングされたレジストをマスクに絶縁フィルム５のエッチングを行う。図１１（ｃ）に示すように、ヴィアホールとなる穴８と４１が形成できる。穴８、４１は、絶縁フィルム５を貫通する。穴８、４１は、半導体チップ１の上面を露出させる。
【００６６】
次に、メッキ法により露出面上に導体膜を形成する。このことにより、図１１（ｄ）に示すように、穴８、４１の中に導体柱１１、４２を埋め込むことができる。絶縁フィルム５の表面上に配線層１４を形成することができる。形成された導体膜は、連続した膜であるので、配線層１４と導体柱１１、４２は電気的に接続する。
【００６７】
次に、配線層１４上に、レジストを塗布しパターニングする。パターニングされたレジストをマスクに配線層１４のエッチングを行う。図１１（ｅ）に示すように、パターニングされた配線を有する配線層１４が形成できる。なお、配線層１４の形成では、セミアディティブ法を用いてもよい。
【００６８】
次に、図１２（ｆ）に示すように、配線層１４上に絶縁フィルム１８を接着する。図１２（ｇ）に示すように、絶縁フィルム１８の配線層１４の上方に穴４３、４４を形成する。切断面１６で絶縁フィルム５、１８と導体板３５を切断し、複数の半導体装置を個片に分離する。
【００６９】
最後に、図９（ａ）と図９（ｂ）に示すように、穴４３、４４の中に導体柱２３、３８を形成し、導体柱２３、３８の上に導電ボール１７を形成する。なお、複数の半導体チップ１の個片への分離と、導体柱２３、３８と導電ボール１７の形成の順序は問わない。
【００７０】
第６の実施の形態に係る半導体装置の製造方法によれば、従来のビルドアップ基板製造工程、バンプ工程、組立工程（フリップチップ、樹脂封止）、放熱板組付け工程の別々に実施していた複数の工程を、一度に複数の半導体チップ１を有する金属板３５と絶縁フィルム５を積層したシート単位で実施することができる。このことにより、半導体装置の生産性が大幅に向上する。
【００７１】
（第７の実施の形態）
本発明の第７の実施の形態に係る半導体装置は、図１３に示すように、第６の実施の形態に係る半導体装置４０と第１乃至は第３の実施の形態に係る半導体装置４５を有する。半導体装置４０と４５それぞれは、いわゆるパッケージを構成し、半導体装置４０と４５により積層型マルチチップモジュールが構成されている。
【００７２】
半導体装置４５は、半導体装置４０の上に層上に配置されている。半導体装置４０の導電ボール１７は、半導体装置４５の導体柱１９の下に配置され、電気的に接続している。半導体装置４５の導体柱１９は、半導体装置４５の配線層１４の下に配置され、電気的に接続している。半導体装置４０と４５は、２つに限らず、３つ以上に重ねてもよい。
【００７３】
半導体装置４０と４５は、積層する前に、それぞれテストを行う。そして、積層には、テストに合格した半導体装置４０と４５を用いる。従って積層された半導体装置の歩留まりを高めることができる。
【００７４】
また、半導体装置４５は、周辺部の広い領域で、半導体チップ１が配置されていないので、半導体装置４５単体では、使用時の強度が不足する場合がある。この場合でも、半導体装置４０の導電ボール１７で半導体装置４０と４５を固定することにより、半導体装置４０と４５全体として、使用時の強度を確保することができる。そして、これらのことから、半導体装置４０の半導体チップ１と半導体装置４５の半導体チップ１とは、互いにチップサイズの影響を全く受けないことがわかる。
【００７５】
（第８の実施の形態）
本発明の第８の実施の形態に係る半導体装置は、図１４に示すように、第１の実施の形態に係る半導体装置３３と異なり、スループラグ１２、１３、２５が、半導体チップ１を貫通している。
【００７６】
半導体チップ１は、半導体基板２と、半導体素子形成領域３と、導体柱２５と、絶縁膜２４をしている。導体柱２５は、半導体基板２の表面から裏面に達し、導体柱１２と１３に電気的に接続する。絶縁膜２４は、半導体基板２と導体柱２５の間に設けられている。
【００７７】
次に、本発明の第８の実施の形態に係る半導体装置の製造方法について説明する。
【００７８】
まず、図１５（ａ）に示すように、圧力窯を有する張り合わせ装置６、７を用いる。張り合わせ装置の試料台６の上にビルドアップ基板の積層用樹脂フィルムである絶縁フィルム４をのせる。絶縁フィルム４にそれぞれの半導体チップ１の底面の全面が接するように、絶縁フィルム４の上に複数の半導体チップ１をのせる。絶縁フィルム５にそれぞれの半導体チップ１の上面の全面が接するように、複数の半導体チップ１の上に絶縁フィルム５をのせる。絶縁フィルム５としては、絶縁フィルム４と同じ材質で同じ膜厚のものを用いる。絶縁フィルム５の上には張り合わせ装置のプレス台７を配置する。
【００７９】
張り合わせ装置の圧力窯内の試料台６とプレス台７の間で、絶縁フィルム４、５と半導体チップ１を圧縮する。このことにより、図１５（ｂ）に示すように、半導体チップ１を両面から絶縁フィルム４と５でラミネートする。絶縁フィルム４に半導体チップ１の底面の全面を接着できる。半導体チップ１の上面の全面と絶縁フィルム４に、絶縁フィルム５を接着できる。圧縮の際に、絶縁フィルム４の全面と絶縁フィルム５の全面に均一な圧力加えられるので、絶縁フィルム４の膜厚は、半導体チップ１のあるところ（ｄ７）と無いところ（ｄ４）で等しい。絶縁フィルム５の膜厚は、半導体チップ１のあるところ（ｄ８）と無いところ（ｄ５）で等しい。半導体チップ１間で、絶縁フィルム４と５は接着する。
【００８０】
なお、絶縁フィルム５としては、絶縁フィルム４と同じ材質で同じ膜厚のものを用いるので、絶縁フィルム５の膜厚（ｄ５、ｄ８）と絶縁フィルム４の膜厚（ｄ４、ｄ７）は等しくなる。このことにより、半導体チップ１にそりが発生することはない。
【００８１】
次に、両面それぞれに、レジストを塗布しパターニングする。パターニングされたレジストをマスクに絶縁フィルム４と５のエッチングを行う。図１６（ｃ）に示すように、ヴィアホールとなる穴８乃至１０が形成できる。穴８は、絶縁フィルム５を貫通する。穴８は、半導体チップ１の上面を露出させる。穴９は、絶縁フィルム５を貫通し、導体柱２５の直上に形成する。穴１０は、絶縁フィルム４を貫通し、導体柱２５の直下に形成する。このことにより、貫通電極を設けることができる。
【００８２】
次に、メッキ法により露出面上に導体膜を形成する。このことにより、図１６（ｄ）に示すように、穴８乃至１０の中に導体柱１１乃至１３を埋め込むことができる。さらに、絶縁フィルム４、５の表面上に配線層１４、１５を形成することができる。
【００８３】
次に、両面それぞれに、レジストを塗布しパターニングする。パターニングされたレジストをマスクに配線層１４と１５のエッチングを行う。図１６（ｅ）に示すように、パターニングされた配線を有する配線層１４と１５が形成できる。なお、配線層１４と１５の形成では、セミアディティブ法を用いてもよい。切断面１６で絶縁フィルム４、５を切断し、複数の半導体装置を個片に分離する。最後に、図１４に示すように、配線層１５の下に導電ボール１７を形成する。
【００８４】
第８の実施の形態に係る半導体装置の製造方法によれば、第１の実施の形態と同様な効果を得ることができ、従来のビルドアップ基板製造工程、バンプ工程、組立工程（フリップチップ、樹脂封止）の別々に実施していた複数の工程を、一度に複数の半導体チップ１を有する積層絶縁フィルム４、５のシート単位で実施することができる。このことにより、半導体装置の生産性が大幅に向上する。特に、第８の実施の形態に係る半導体装置の製造方法は、絶縁フィルム４と５が流動性の変形をしない場合に適用できる。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、低コストで半導体チップ毎にテスト可能でチップサイズの制約のない積層ＣＳＰを有する半導体装置を提供できる。
【００８６】
また、本発明によれば、低コストで半導体チップ毎にテスト可能でチップサイズの制約のない積層ＣＳＰを有する半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態に係る半導体装置の上面図である。（ｂ）は（ａ）のＩ−Ｉ方向の断面図である。
【図２】第１の実施の形態に係る半導体装置の製造途中の断面図（その１）である。
【図３】第１の実施の形態に係る半導体装置の製造途中の断面図（その２）である。
【図４】第１の実施の形態に係る半導体装置の製造途中の断面図（その３）である。
【図５】第２の実施の形態に係る半導体装置の断面図である。
【図６】第３の実施の形態に係る半導体装置の断面図である。
【図７】第４の実施の形態に係る半導体装置の断面図である。
【図８】第５の実施の形態に係る半導体装置の断面図である。
【図９】（ａ）は第６の実施の形態に係る半導体装置の上面図である。（ｂ）は（ａ）のＩ−Ｉ方向の断面図である。
【図１０】第６の実施の形態に係る半導体装置の製造途中の断面図（その１）である。
【図１１】第６の実施の形態に係る半導体装置の製造途中の断面図（その２）である。
【図１２】第６の実施の形態に係る半導体装置の製造途中の断面図（その３）である。
【図１３】第７の実施の形態に係る半導体装置の断面図である。
【図１４】（ａ）は第８の実施の形態に係る半導体装置の上面図である。（ｂ）は（ａ）のＩ−Ｉ方向の断面図である。
【図１５】第８の実施の形態に係る半導体装置の製造途中の断面図（その１）である。
【図１６】第８の実施の形態に係る半導体装置の製造途中の断面図（その２）である。
【符号の説明】
１ 半導体チップ
２ 半導体基板
３ 半導体素子形成領域
４、５ 積層用樹脂フィルム
６ 張り合わせ装置の試料台
７ 張り合わせ装置のプレス台
８−１０ ヴィアホール
１１−１３ ヴィアプラグ
１４、１５ 配線層
１６ 分離面
１７ 外部電極用のボール
１８、２２ 積層用樹脂フィルム
１９、２１、２３ ヴィアプラグ
２０ 配線層
２４ 絶縁膜
２５ 貫通電極（スループラグ）
２６、２８ ヴィアプラグ
２７、２９ 電極パッド
３０ 外部電極用のボール
３１ 電極パッド
３２ バンプ
３３、３４ 半導体装置
３５ ベース板
３６ 接着層
３７ ヴィアプラグ
３８ 電極パッド
３９ 外部電極用のボール
４０ 半導体装置
４１ ヴィアホール
４２ ヴィアプラグ
４３、４４ ヴィアホール
４５ 半導体装置
４７ 外部電極用のボール
５５ 配線層

Claims (20)

  1. 下面が第１平面を有する第１絶縁フィルムと、
    前記第１平面の下に配置された第１配線層と、
    前記第１絶縁フィルムの上に配置された第１半導体チップと、
    前記第１半導体チップと前記第１絶縁フィルムの上に配置され、上面が第２平面を有する第２絶縁フィルムと、
    前記第２平面の上に配置され、前記第１半導体チップに電気的に接続する第２配線層と、
    前記第１絶縁フィルムと前記第２絶縁フィルムを貫通し、前記第１配線層と前記第２配線層に電気的に接続する第１導体柱と、
    前記第２絶縁フィルムを貫通し、前記第１半導体チップと前記第２配線層に電気的に接続する導体を有することを特徴とする半導体装置。
  2. 前記第２平面が前記第１半導体チップの上面より広いことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体チップは、半導体基板と、前記半導体基板の表面から裏面に達し前記第１導体柱に電気的に接続する第２導体柱と、前記半導体基板と前記第２導体柱の間に設けられた絶縁膜を有することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第１導体柱が前記第１半導体チップの側方に配置されることを特徴とする請求項１または請求項２に記載の半導体装置。
  5. 前記第１配線層に電気的に接続する導電ボールをさらに有することを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置。
  6. 前記第１絶縁フィルムの前記第１半導体チップの下方の膜厚は、前記第２絶縁フィルムの前記第１半導体チップの上方の膜厚に等しいことを特徴とする請求項１乃至５のいずれか１つに記載の半導体装置。
  7. 前記第１絶縁フィルムと前記第１配線層の下に配置され、下面が第３平面を有する第３絶縁フィルムと、
    前記第３平面の下に配置され、前記第１配線層に電気的に接続する第３配線層と、
    前記第２絶縁フィルムと前記第２配線層の上に配置され、上面が第４平面を有する第４絶縁フィルムと、
    前記第４平面の上に配置され、前記第２配線層に電気的に接続する第４配線層を少なくともさらに有することを特徴とする請求項１乃至６のいずれか１つに記載の半導体装置。
  8. 前記第３絶縁フィルムの膜厚は、前記第４絶縁フィルムの膜厚に等しいことを特徴とする請求項７に記載の半導体装置。
  9. 前記第２配線層に電気的に接続する導電ボールと、
    下面が第５平面を有する第５絶縁フィルムと、
    前記第５平面の下に配置され、前記導電ボールに電気的に接続する第５配線層と、
    前記第５絶縁フィルムの上に配置された第２半導体チップと、
    前記第２半導体チップと前記第５絶縁フィルムの上に配置され、上面が第６平面を有する第６絶縁フィルムと、
    前記第６平面の上に配置され、前記第２半導体チップに電気的に接続する第６配線層と、
    前記第５絶縁フィルムと前記第６絶縁フィルムを貫通し、前記第５配線層と前記第５配線層に電気的に接続する第３導体柱をさらに有することを特徴とする請求項１乃至８のいずれか１つに記載の半導体装置。
  10. 前記第１半導体チップは、半導体基板と、前記半導体基板の表面から裏面に達し前記第１配線層と前記第２配線層に電気的に接続する第４導体柱と、前記半導体基板と前記第４導体柱の間に設けられた絶縁膜を有することを特徴とする請求項１乃至９のいずれか１つに記載の半導体装置。
  11. 上面が第１平面を有する導体板と、
    前記第１平面の上に配置された接着層と、
    前記接着層の上に配置された第１半導体チップと、
    前記第１半導体チップと前記導体板の上に配置され、上面が第２平面を有する第１絶縁フィルムと、
    前記第２平面の上に配置され、前記第１半導体チップに電気的に接続する第１配線層を有することを特徴とする半導体装置。
  12. 前記第２平面は、前記第１半導体チップの側方の上方に配置されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記配線層に電気的に接続する第１導電ボールをさらに有することを特徴とする請求項１１または請求項１２に記載の半導体装置。
  14. 下面が第３平面を有する第２絶縁フィルムと、
    前記第３平面の下に配置され、前記第１導電ボールに電気的に接続する第２配線層と、
    前記第２絶縁フィルムの上に配置され、前記第２配線層に電気的に接続する第２半導体チップと、
    前記第２半導体チップと前記第２絶縁フィルムの上に配置され、上面が第４平面を有する第３絶縁フィルムと、
    前記第４平面の上に配置される第３配線層と、
    前記第２絶縁フィルムと前記第３絶縁フィルムを貫通し、前記第２配線層と前記第３配線層に電気的に接続する第１導体柱をさらに有することを特徴とする請求項１１乃至１３のいずれか１つに記載の半導体装置。
  15. 第１絶縁フィルムに半導体チップの底面の全面を接着させ、前記半導体チップの上面の全面と前記第１絶縁フィルムに第２絶縁フィルムを接着させることと、
    前記第２絶縁フィルムを貫通し前記半導体チップの前記上面を露出させる第１穴と、前記第１絶縁フィルムと前記第２絶縁フィルムを貫通する第２穴を形成することと、
    前記第１穴の中に第１導体と前記第２穴の中に第２導体を埋め込むことと、
    前記第１絶縁フィルムの表面上に前記第２導体に電気的に接続する第１配線を形成し、前記第２絶縁フィルムの表面上に前記第１導体と前記第２導体に電気的に接続する第２配線を形成することとを有することを特徴とする半導体装置の製造方法。
  16. 前記半導体チップが複数であり、
    前記第２配線を形成することの後に、前記第１絶縁フィルムと前記第２絶縁フィルムを切断し前記半導体チップ毎に分離することを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記半導体チップが複数であり、
    一つの前記半導体チップの前記第２配線の上方に他の前記半導体チップの前記第１配線を配置し、前記一つの前記半導体チップの前記第２配線と前記他の前記半導体チップ１の前記第１配線とを電気的に接続することをさらに有すること特徴とする請求項１５または請求項１６に記載の半導体装置の製造方法。
  18. 前記第２絶縁フィルムを接着させることでは、前記第１絶縁フィルムの下面と前記第２絶縁フィルムの上面との間隔を半導体チップのあるところと無いところで等しくすることを特徴とする請求項１５乃至１７のいずれか１つに記載の半導体装置の製造方法。
  19. 前記第２絶縁フィルムを接着させることでは、前記第１絶縁フィルムの膜厚を半導体チップのあるところで無いところより薄いことを特徴とする請求項１５乃至１８のいずれか１つに記載の半導体装置の製造方法。
  20. 金属板に半導体チップの底面の全面を接着させ、前記半導体チップの上面の全面と前記金属板に第１絶縁フィルムを接着させることと、
    前記第１絶縁フィルムを貫通し前記半導体チップ１の前記上面を露出させる穴を形成することと、
    前記穴の中に第１導体を埋め込むことと、
    前記第１絶縁フィルムの表面上に前記第１導体に電気的に接続する第１配線を形成することとを有することを特徴とする半導体装置の製造方法。
JP2003023815A 2003-01-31 2003-01-31 半導体装置および半導体装置の製造方法 Expired - Fee Related JP3740469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003023815A JP3740469B2 (ja) 2003-01-31 2003-01-31 半導体装置および半導体装置の製造方法
US10/752,019 US20040183192A1 (en) 2003-01-31 2004-01-07 Semiconductor device assembled into a chip size package
CNA2004100004456A CN1519920A (zh) 2003-01-31 2004-01-20 半导体器件和半导体器件的制造方法
TW93101768A TW200421960A (en) 2003-01-31 2004-01-27 Semiconductor device, and the manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003023815A JP3740469B2 (ja) 2003-01-31 2003-01-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004235523A true JP2004235523A (ja) 2004-08-19
JP3740469B2 JP3740469B2 (ja) 2006-02-01

Family

ID=32952518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003023815A Expired - Fee Related JP3740469B2 (ja) 2003-01-31 2003-01-31 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20040183192A1 (ja)
JP (1) JP3740469B2 (ja)
CN (1) CN1519920A (ja)
TW (1) TW200421960A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
JP2007027472A (ja) * 2005-07-19 2007-02-01 Namics Corp 部品内蔵デバイス及び製造方法
KR100708872B1 (ko) 2004-09-08 2007-04-17 디엔제이 클럽 인코 패키지된 집적 회로 소자
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2009182208A (ja) * 2008-01-31 2009-08-13 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
WO2011043382A1 (ja) * 2009-10-09 2011-04-14 株式会社村田製作所 回路基板及びその製造方法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
JP2017500734A (ja) * 2013-12-23 2017-01-05 インテル コーポレイション パッケージ構造上のパッケージ及びこれを製造するための方法
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100666A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置及びその製造方法
JP4800606B2 (ja) 2004-11-19 2011-10-26 Ｏｋｉセミコンダクタ株式会社 素子内蔵基板の製造方法
CN100592513C (zh) * 2005-11-11 2010-02-24 皇家飞利浦电子股份有限公司 芯片组件和制造芯片组件的方法
JP2008159718A (ja) * 2006-12-21 2008-07-10 Sharp Corp マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US8093711B2 (en) * 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
CN101937881B (zh) * 2009-06-29 2013-01-02 日月光半导体制造股份有限公司 半导体封装结构及其封装方法
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
US9735078B2 (en) * 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
TWI838943B (zh) * 2015-01-13 2024-04-11 日商迪睿合股份有限公司 各向異性導電膜、連接構造體、以及連接構造體的製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US10461060B2 (en) 2017-05-31 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with redistribution layers
CN109661103A (zh) * 2017-10-11 2019-04-19 爱创达应用卡工程有限公司 接触式ic模块pcb载板、以之制成的ic模块及制作工艺
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
WO2020153331A1 (ja) 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
CN118173519A (zh) * 2019-03-11 2024-06-11 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法
CN111223411B (zh) * 2019-12-11 2022-04-05 京东方科技集团股份有限公司 一种用于微型led显示面板的基板及其制造方法
CN110993517A (zh) * 2019-12-13 2020-04-10 江苏中科智芯集成科技有限公司 一种芯片堆叠封装方法及封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US195698A (en) * 1877-10-02 Improvement in wire-cloth for fourdrinier paper-machines
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
EP2081419B1 (en) * 1999-09-02 2013-08-07 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708872B1 (ko) 2004-09-08 2007-04-17 디엔제이 클럽 인코 패키지된 집적 회로 소자
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
JP2007027472A (ja) * 2005-07-19 2007-02-01 Namics Corp 部品内蔵デバイス及び製造方法
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2009182208A (ja) * 2008-01-31 2009-08-13 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP5201271B2 (ja) * 2009-10-09 2013-06-05 株式会社村田製作所 回路基板及びその製造方法
WO2011043382A1 (ja) * 2009-10-09 2011-04-14 株式会社村田製作所 回路基板及びその製造方法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
JP2017500734A (ja) * 2013-12-23 2017-01-05 インテル コーポレイション パッケージ構造上のパッケージ及びこれを製造するための方法
US10170409B2 (en) 2013-12-23 2019-01-01 Intel Corporation Package on package architecture and method for making
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
US10091886B2 (en) 2014-06-18 2018-10-02 Murata Manufacturing Co., Ltd. Component built-in multilayer board
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device
US10424542B2 (en) 2016-09-21 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
TW200421960A (en) 2004-10-16
US20040183192A1 (en) 2004-09-23
CN1519920A (zh) 2004-08-11
JP3740469B2 (ja) 2006-02-01

Similar Documents

Publication Publication Date Title
JP3740469B2 (ja) 半導体装置および半導体装置の製造方法
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
US7041534B2 (en) Semiconductor chip package and method for making the same
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
JP5535494B2 (ja) 半導体装置
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
US20070262469A1 (en) Method for fabricating semiconductor package with multi-layer die contact and external contact
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JP2010212683A (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US8268674B2 (en) Semiconductor device and method for manufacturing the same
WO2011024939A1 (ja) 半導体装置およびその製造方法
TW200947607A (en) Chip embedded package structure and method for fabricating the same
JP2005167244A (ja) 集積回路積層に用いられる薄いパッケージ
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US11362057B2 (en) Chip package structure and manufacturing method thereof
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
JP4379693B2 (ja) 半導体装置およびその製造方法
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees