JP2008159718A - マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法 - Google Patents

マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法 Download PDF

Info

Publication number
JP2008159718A
JP2008159718A JP2006345015A JP2006345015A JP2008159718A JP 2008159718 A JP2008159718 A JP 2008159718A JP 2006345015 A JP2006345015 A JP 2006345015A JP 2006345015 A JP2006345015 A JP 2006345015A JP 2008159718 A JP2008159718 A JP 2008159718A
Authority
JP
Japan
Prior art keywords
multichip module
base material
multichip
cross
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006345015A
Other languages
English (en)
Inventor
Toshiya Ishio
俊也 石尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006345015A priority Critical patent/JP2008159718A/ja
Priority to US11/960,042 priority patent/US20080150096A1/en
Publication of JP2008159718A publication Critical patent/JP2008159718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】自身の反りを低減し得るマルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法を提供する。
【解決手段】マルチチップモジュール２０の断面方向のセンター面４Ａを基準にして、同じ種類の構成材料同士が略面対称となる配置で設けられている。また、マルチチップモジュール２０の断面方向のセンター面４Ａを挟む上部構造体および下部構造体は、共に前記構成材料として基材および電子部品を含んでいる。
【選択図】図１

Description

本発明は、複数の電子部品を有するマルチチップモジュールまたはマルチチップモジュールの搭載構造、およびその製造方法に関するものである。
従来から、平面サイズを小さくするために、シリコン基板の上面の中央部に複数の半導体チップが搭載されているとともに、シリコン基板の上面の外周部に柱状電極が設けられているマルチチップモジュールが提案されている（例えば、特許文献１参照）。
例えば、上記従来のマルチチップモジュール１２０は、図１０に示すように、平面方向に並んだ複数の半導体チップ１０１を備えるシリコン基材１０３を有している。上記シリコン基材１０３上には、各半導体チップ１０１を搭載するために、中央領域にアルミニウムからなるランド１１０が形成されるとともに、外周領域にアルミニウムからなる複数のランド１１１が形成されている。そして、上記ランド１１０・１１１の中央部には、絶縁膜の開口部が形成されている。各半導体チップ１０１は、フェイスダウンの様式にて、ハンダバンプ１１５を介してランド１１０に接続されている。ランド１１１は、チタン薄膜と銅薄膜とを介して、銅からなる柱状電極１１２に接続されている。半導体チップ１０１は封止樹脂１０５によって覆われてマルチチップモジュール１２０内に内蔵されており、柱状電極１１２は先端が封止樹脂１０５から露出され、当該露出部が外部接続用の端子（ハンダバンプ１１６）として用いられる。
なお、シリコン基材１０３と封止樹脂１０５との境界領域には、有機膜１０６が形成されており、上記シリコン基材１０３と有機膜１０６とが形成された領域を、基材領域１０２と呼ぶことにする。また、半導体チップ１０１、柱状電極１１２および封止樹脂１０５が形成された領域を、封止領域１０４と呼ぶことにする。
特開２００１−９４０３３号公報（平成１３年４月６日公開）
しかしながら、上記従来のマルチチップモジュールでは、マルチチップモジュールに反りが発生するという問題点を有している。以下に、その理由を説明する。
上述したマルチチップモジュール１２０では、シリコン基材１０３の片面側に、半導体チップ１０１と封止樹脂１０５とが形成されている。そして、このとき、基材領域１０２と封止領域１０４とでは材料が異なっているので、基材領域１０２と封止領域１０４とでは、線膨張係数、弾性率、融解温度またはガラス転移温度等の物性が異なっている。そのため、マルチチップモジュール１２０の製造過程において、封止樹脂１０５を硬化するための熱処理を行うと、熱処理温度から室温までの温度低下時に、マルチチップモジュール１２０に反りが発生するという問題点を有している。特に複数の半導体チップ１０１を平面上に並べて搭載する場合には、特に大きな反りが発生してしまう。そして、当該反りにより、マルチチップモジュール１２０を他の基板に接続する際に、マルチチップモジュール１２０と基板との間で接続不良が発生するという問題点を有している。
従来のマルチチップモジュール１２０は、ハンダバンプ１１６によって、他の基板に実装される。上記ハンダバンプ１１６は、マルチチップモジュール１２０の外周領域に配置されている。上記マルチチップモジュール１２０の形状がマルチチップモジュール１２０をシリコン基材１０３側から眺めた場合に円であれば、マルチチップモジュール１２０が反った場合には、当該円の中心点が最も凸となる。上記中心点を通る垂線を中心として、上記マルチチップモジュール１２０が略均一に反った場合は、マルチチップモジュール１２０のサイズが小さい場合には、何とか他の基板に実装することができる。しかしながら、通常、マルチチップモジュールは四辺形であるため、マルチチップモジュールが均一に反ったとしても、各辺の中央部に位置するハンダバンプの高さと、四辺形の頂点に位置するハンダバンプの高さとは異なってしまう。さらに、マルチチップモジュールの中央部にもハンダバンプが存在する場合には、マルチチップモジュールが反ると、各ハンダバンプの高さがいっそう異なってしまう。したがって、四辺形の形状を有するマルチチップモジュールの場合、少しでも反りを生じると、当該マルチチップモジュールを基板に実装することは困難になる。また、マルチチップモジュールのサイズが大きくなるにつれて、当該マルチチップモジュールを基板に実装することは更に困難になる。
上述したように、マルチチップモジュールは複数の半導体チップを内蔵する。当該複数の半導体チップは、個々にマルチチップモジュールに影響を及ぼして、当該マルチチップモジュールに局部的な反りを発生させる。そして、上記マルチチップモジュールでは局部的な反りが複雑に複合されるので、当該マルチチップモジュールが均一に反ることはほとんど無く、通常は不均一に反ることになる。そして、その結果、上記マルチチップモジュールを基板に実装することは、かなり困難なものになる。
さらに、マルチチップモジュールに搭載する構成として、半導体チップに限らずあらゆる電子部品を想定した場合、電子部品のサイズを一定とすることは非常に困難である。特に厚みの異なる電子部品を内蔵すると、マルチチップモジュールは、さらに不均一に反ってしまうという問題点を有している。
さらに、上記従来のマルチチップモジュールでは、マルチチップモジュールの線膨張係数と、マルチチップモジュールを実装する基板の線膨張係数との関係を考慮していないので、マルチチップモジュールを基板に実装（接続）すると、その実装構造が、反ってしまう。このため、一旦、接続されたとしても、使用途中でマルチチップモジュール（例えば、内部接続部、外部接続部、配線等）が破断してしまう恐れがあるという問題点を有している。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、自身の反りを低減し得るマルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法を提供することにある。
本発明のマルチチップモジュールは、上記課題を解決するために、構成材料が内蔵されたマルチチップモジュールにおいて、前記マルチチップモジュールの断面方向のセンター面を基準にして、同じ種類の構成材料同士が面対称となる配置で設けられていることを特徴としている。
上記構成によれば、マルチチップモジュールの断面方向のセンター面を境として、マルチチップモジュールを上部構造体および下部構造体に分けて考えた場合、上部構造体内の各構成と、下部構造体内の各構成とは、マルチチップモジュールの断面方向のセンター面に対して、略面対称な配置になっている。したがって、上記上部構造体と上記下部構造体とは、それぞれ、逆方向に向かって反ろうとする。つまり、上記上部構造体と上記下部構造体とは、それぞれの反ろうとする力を打ち消し合う方向に反ろうとする。その結果、マルチチップモジュールは、自身の反りを低減することができる。
また、マルチチップモジュールの反りを低減できるので、当該マルチチップモジュールを他の基板に搭載する場合に、基板へ確実に接続することができるとともに、搭載後の使用環境下においてたとえ温度変化があったとしても、マルチチップモジュールの反りが小さいので、基板とマルチチップモジュールとの接続不良を低減することができる。
本発明のマルチチップモジュールでは、前記構成材料は、該構成材料の断面方向のセンター面が、前記マルチチップモジュールの断面方向のセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、偶数個の構成材料を、マルチチップモジュールに対して垂直方向に重なるように配置することができる。しかも、このとき、上記偶数個の構成材料の断面方向におけるセンター面は、マルチチップモジュールの断面方向のセンター面に対して略面対称に配置されるので、マルチチップモジュールの反りをさらに低減することができる。
本発明のマルチチップモジュールでは、前記構成材料の少なくとも１つは、該構成材料の断面方向のセンター面と、前記マルチチップモジュールの断面方向のセンター面とが重なるように設けられていることが好ましい。
上記構成によれば、奇数個の構成材料を、マルチチップモジュールに対して垂直方向に重なるように配置することができる。しかも、このとき、上記奇数個の構成材料の断面方向におけるセンター面は、マルチチップモジュールの断面方向のセンター面に対して略面対称に配置されるので、マルチチップモジュールの反りをさらに低減することができる。
本発明のマルチチップモジュールでは、前記構成材料は、電子部品、基材および配線のうちの少なくとも１つであることが好ましい。
上記構成によれば、マルチチップモジュールに含まれる主要な構成材料としては、電子部品、基材および配線等を挙げることができる。したがって、これら主要な構成材料の配置を、マルチチップモジュールの断面方向のセンター面を基準にして略面対称な配置とすれば、上記マルチチップモジュールの上部構造体および下部構造体の構成の大半を、マルチチップモジュールの断面方向に対するセンター面に対して面対称な配置にすることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールでは、前記面対称に配置された基材は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することが好ましい。
上記構成によれば、上記基材は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有している。つまり、上記マルチチップモジュールの上部構造体および下部構造体に含まれる基材は、温度変化に応じて、それぞれ、逆方向に同じ力で反ることになる。したがって、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールでは、前記面対称に配置された基材は、互いに略同一の弾性率およびガラス転移温度を有することが好ましい。
さらに、本発明のマルチチップモジュールでは、前記面対称に配置された基材は、互いに同一の材料からなる基材であることが好ましい。
上記構成によれば、マルチチップモジュールの断面方向におけるセンター面を基準にして、基材の配置のみならず基材の物性までも、略面対称な配置とすることができるので、マルチチップモジュールの反りをより低減することができる。
本発明のマルチチップモジュールでは、前記面対称に配置された基材は、有機材料または無機材料からなる繊維または粒子を含んだ樹脂からなり、前記面対称に配置された基材は、互いに前記繊維または粒子の含有比率が略同一であることが好ましい。
上記構成によれば、上記基材が、有機材料または無機材料からなる繊維または粒子を含んだ樹脂からなることによって、上記樹脂の物性（例えば、線膨張係数、弾性率）を所望の値に近づけることができる。例えば、上記基材の物性を上記電子部品に近づけることができる。また、同一種類の材料からなる基材であっても、その含有比率が異なると物性値が微妙に異なってくるため、含有比率を略同じとすることでマルチチップモジュールの反りをさらに低減することができる。
本発明のマルチチップモジュールでは、前記基材上または前記基材中には、シールド層が設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの内部を保護することができる。
本発明のマルチチップモジュールでは、前記シールド層は、前記マルチチップモジュールの断面方向のセンター面を基準にして、面対称となる配置で設けられていることが好ましい。
上記構成によれば、マルチチップモジュール内部の構成の多くを、マルチチップモジュールのセンター面を基準にして、面対称となる配置にて設けることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールでは、前記面対称に配置された配線は、互いに面積が略同一であることが好ましい。
上記構成によれば、上記上部構造体と上記下部構造体の各々が、逆方向に向かって反ろうとする力が、より等しくなる。その結果、マルチチップモジュールは、自身の反りを低減することができる。
また、上記構成によれば、マルチチップモジュールの断面方向におけるセンター面を基準に面対称な面において、上記配線を略面対称なパターン形状にすることができる。その結果、マルチチップモジュールの局部的な反りを低減することができる。
本発明のマルチチップモジュールでは、前記電子部品は、絶縁材料および導電材料のうち少なくとも一方を介して、前記基材に接続されていることが好ましい。
上記構成によれば、電子部品毎に、絶縁材料および導電材料のうち少なくとも一方の高さを調節することにより、電子部品をマルチチップモジュールの断面方向におけるセンター面に対して、略面対称となる配置に行うことが容易に行うことができる。その結果、容易にマルチチップモジュール部品の反りを低減することができる。
本発明のマルチチップモジュールでは、前記基材および配線のうち少なくとも一方の層数を調節することによって、前記電子部品のマルチチップモジュール内における位置を規定することが好ましい。
上記構成によれば、上記基材および配線の層数を調節することによって、上記電子部品のマルチチップモジュール内における位置を規定するので、必ずしも電子部品の位置を規定するための他の構成を必要としないが、他の構成との併用によりいっそうの効果が期待できる。その結果、マルチチップモジュールの上部構造体と下部構造体の構成を、マルチチップモジュールの断面方向におけるセンター面を基準として、より面対称に近くすることができる。その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの搭載構造は、上記課題を解決するために、上記マルチチップモジュールの何れかを基板上に搭載してなるマルチチップモジュールの搭載構造であって、前記基材および前記基板の線膨張係数が、略同一であることを特徴としている。
さらに、本発明のマルチチップモジュールの搭載構造では、前記基材および前記基板が、同じ材料からなることが好ましい。
上記構成によれば、マルチチップモジュールの基板への搭載性をさらに向上させ、搭載後の使用環境下での接続不良をさらに低減できる。
本発明のマルチチップモジュールは、上記課題を解決するために、構成材料が内蔵されたマルチチップモジュールにおいて、前記マルチチップモジュールの断面方向のセンター面を挟む上部構造体および下部構造体は、共に前記構成材料として基材および電子部品を含んでいることを特徴としている。
上記構成によれば、マルチチップモジュールの断面方向のセンター面を境として、上部構造体内の各構成と、下部構造体内の各構成とは、略同一な主要構成を有することになる。したがって、温度変化による上記上部構造体および上記下部構造体の平面方向の伸縮は同一方向に略同じにすることができる。つまり、上記上部構造体と上記下部構造体との間の伸縮量の差が小さくなるので、面方向の応力の発生を抑えることができる。その結果、マルチチップモジュールの反りを低減することができる。
また、マルチチップモジュールの反りを低減できるので、当該マルチチップモジュールを他の基板に搭載する場合に、基板へ確実に接続することができるとともに、搭載後の使用環境下においてたとえ温度変化があったとしても、マルチチップモジュールの反りが小さいので、基板とマルチチップモジュールとの接続不良を低減することができる。
本発明のマルチチップモジュールでは、前記上部構造体および下部構造体のそれぞれに含まれる電子部品の数は、同一であることが好ましい。
さらに、本発明のマルチチップモジュールでは、前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総表面積は、略同一であることが好ましい。
さらに、本発明のマルチチップモジュールでは、前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総体積は、略同一であることが好ましい。
上記構成によれば、マルチチップモジュールの上記上部構造体および下部構造体の平面方向の伸縮量をさらに近づけることができる。その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールでは、前記上部構造体および下部構造体のそれぞれに含まれる電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されていることが好ましい。
上記構成によれば、上記電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されているので、上部構造体および上記下部構造体の平面方向の局所的な伸縮量も略同一とすることができる。つまり、上記上部構造体および上記下部構造体を局所的に見た場合においても平面方向の内部応力の発生を抑えることができるので、内部応力を緩和する方向への変形を小さくすることができる。その結果、マルチチップモジュールにおける局所的な変形についても低減することができる。
本発明のマルチチップモジュールでは、前記上部構造体および下部構造体は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することが好ましい。
上記構成によれば、マルチチップモジュールの上記上部構造体および下部構造体の最長幅を有する方向の伸縮量を近づけることができる。つまり、温度変化に応じて、同じ方向に略同一量の伸縮をする。その結果、マルチチップモジュールの反りを低減することができる。つまり、上記上部構造体および下部構造体の最長幅を有する方向の伸縮量が大きく異なれば、マルチチップモジュールは、上記上部構造体または下部構造体の一方に向かって大きく反ることになる。しかしながら、上記構成のように、最長幅を有する方向の伸縮量が近ければ、上部構造体および下部構造体との間で互いに作用し合う力は小さくなり、その結果、マルチチップモジュール２０の反りを低減することができる。その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールでは、前記基材は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールでは、前記基材上または前記基材中には、シールド層が設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの内部を保護することができる。
本発明のマルチチップモジュールでは、前記シールド層は、前記上部構造体および下部構造体のそれぞれに含まれていることが好ましい。
さらに、本発明のマルチチップモジュールでは、前記上部構造体中に含まれる前記シールド層の層数と、前記下部構造体中に含まれる前記シールド層の層数とが、同一であることが好ましい。
上記構成によれば、上記上部構造体中の構成と上記下部構造体中の構成とを、より同一に近づけることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールでは、前記シールド層は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、よりマルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの搭載構造は、上記課題を解決するために、上記マルチチップモジュールの何れかを基板上に搭載してなるマルチチップモジュールの搭載構造であって、前記上部構造体、下部構造体および基板は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴としている。
上記構成によれば、上記上部構造体、下部構造体および基材は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有している。したがって、マルチチップモジュール、およびその搭載構造の反りを、より低減することができる。
本発明のマルチチップモジュールの製造方法は、上記課題を解決するために、構成材料が内蔵されたマルチチップモジュールの製造方法において、前記マルチチップモジュールの断面方向のセンター面を基準にして、同じ種類の構成材料同士が略面対称となる配置で設けられる工程を有することを特徴としている。
上記構成によれば、マルチチップモジュールの断面方向のセンター面を境として、マルチチップモジュールを上部構造体および下部構造体に分けて考えた場合、上部構造体内の各構成と、下部構造体内の各構成とは、マルチチップモジュールの断面方向のセンター面に対して、略面対称な配置になっている。したがって、上記上部構造体と上記下部構造体とは、それぞれ、逆方向に向かって反ろうとする。つまり、上記上部構造体と上記下部構造体とは、それぞれの反ろうとする力を打ち消し合う方向に反ろうとする。その結果、マルチチップモジュールは、自身の反りを低減することができる。
また、マルチチップモジュールの反りを低減できるので、当該マルチチップモジュールを他の基板に搭載する場合に、基板へ確実に接続することができるとともに、搭載後の使用環境下においてたとえ温度変化があったとしても、マルチチップモジュールの反りが小さいので、基板とマルチチップモジュールとの接続不良を低減することができる。
本発明のマルチチップモジュールの製造方法では、前記構成材料は、該構成材料の断面方向のセンター面が、前記マルチチップモジュールの断面方向のセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、偶数個の構成材料を、マルチチップモジュールに対して垂直方向に重なるように配置することができる。しかも、このとき、上記偶数個の構成材料の断面方向におけるセンター面は、マルチチップモジュールの断面方向のセンター面に対して略面対称に配置されるので、マルチチップモジュールの反りをさらに低減することができる。
本発明のマルチチップモジュールの製造方法では、前記構成材料の少なくとも１つは、該構成材料の断面方向のセンター面と、前記マルチチップモジュールの断面方向のセンター面とが重なるように設けられることが好ましい。
上記構成によれば、奇数個の構成材料を、マルチチップモジュールに対して垂直方向に重なるように配置することができる。しかも、このとき、上記奇数個の構成材料の断面方向におけるセンター面は、マルチチップモジュールの断面方向のセンター面に対して略面対称に配置されるので、マルチチップモジュールの反りをさらに低減することができる。
本発明のマルチチップモジュールの製造方法では、前記構成材料は、電子部品、基材および配線のうちの少なくとも１つであることが好ましい。
上記構成によれば、マルチチップモジュールに含まれる主要な構成材料としては、電子部品、基材および配線等を挙げることができる。したがって、これら主要な構成材料の配置を、マルチチップモジュールの断面方向のセンター面を基準にして略面対称な配置とすれば、上記マルチチップモジュールの上部構造体および下部構造体の構成の大半を、マルチチップモジュールの断面方向に対するセンター面に対して面対称な配置にすることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールの製造方法では、前記電子部品は、絶縁材料および導電材料のうち少なくとも一方を介して、前記基材に接続されていることが好ましい。
上記構成によれば、電子部品毎に、絶縁材料および導電材料のうち少なくとも一方の高さを調節することにより、電子部品をマルチチップモジュールの断面方向におけるセンター面に対して、略面対称となる配置に行うことが容易に行うことができる。その結果、容易にマルチチップモジュール部品の反りを低減することができる。
本発明のマルチチップモジュールの製造方法では、前記基材は、少なくとも、マルチチップモジュールの表面および裏面の両面に形成されることが好ましい。
上記構成によれば、マルチチップモジュールの断面方向におけるセンター面に対して略面対称になるように基材を配置することができる。その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの製造方法では、前記基材上または前記基材中には、シールド層が設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの内部を保護することができる。
本発明のマルチチップモジュールの製造方法では、前記シールド層は、前記マルチチップモジュールの断面方向のセンター面を基準にして、面対称となる配置で設けられていることが好ましい。
上記構成によれば、マルチチップモジュール内部の構成の多くを、マルチチップモジュールのセンター面を基準にして、面対称となる配置にて設けることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールの製造方法は、上記課題を解決するために、構成材料が内蔵されたマルチチップモジュールの製造方法において、前記マルチチップモジュールの断面方向を挟む上部構造体および下部構造体の中に、共に、前記構成材料として基材および電子部品を形成する工程を有することを特徴としている。
上記構成によれば、マルチチップモジュールの断面方向のセンター面を境として、上部構造体内の各構成と、下部構造体内の各構成とは、略同一な主要構成を有することになる。したがって、温度変化による上記上部構造体および上記下部構造体の平面方向の伸縮は同一方向に略同じにすることができる。つまり、上記上部構造体と上記下部構造体との間の伸縮量の差が小さくなるので、面方向の応力の発生を抑えることができる。その結果、マルチチップモジュールの反りを低減することができる。
また、マルチチップモジュールの反りを低減できるので、当該マルチチップモジュールを他の基板に搭載する場合に、基板へ確実に接続することができるとともに、搭載後の使用環境下においてたとえ温度変化があったとしても、マルチチップモジュールの反りが小さいので、基板とマルチチップモジュールとの接続不良を低減することができる。
本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体のそれぞれに含まれる上記電子部品の数は、同一であることが好ましい。
さらに、本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総表面積は、略同一であることが好ましい。
さらに、本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総体積は、略同一であることが好ましい。
上記構成によれば、マルチチップモジュールの上記上部構造体および下部構造体の平面方向の伸縮量をさらに近づけることができる。その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体のそれぞれに含まれる電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されていることが好ましい。
上記構成によれば、上記電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されているので、上部構造体および上記下部構造体の平面方向の局所的な伸縮量も略同一とすることができる。つまり、上記上部構造体および上記下部構造体を局所的に見た場合においても平面方向の内部応力の発生を抑えることができるので、内部応力を緩和する方向への変形を小さくすることができる。その結果、マルチチップモジュールにおける局所的な変形についても低減することができる。
本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することが好ましい。
上記構成によれば、マルチチップモジュールの上記上部構造体および下部構造体の最長幅を有する方向の伸縮量を近づけることができる。つまり、温度変化に応じて、同じ方向に略同一量の伸縮をする。その結果、マルチチップモジュールの反りを低減することができる。つまり、上記上部構造体および下部構造体の最長幅を有する方向の伸縮量が大きく異なれば、マルチチップモジュールは、上記上部構造体または下部構造体の一方に向かって大きく反ることになる。しかしながら、上記構成のように、最長幅を有する方向の伸縮量が近ければ、上部構造体および下部構造体との間で互いに作用し合う力は小さくなり、その結果、マルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの製造方法では、前記基材は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールの製造方法では、前記基材上または前記基材中には、シールド層が設けられていることが好ましい。
上記構成によれば、マルチチップモジュールの内部を保護することができる。
本発明のマルチチップモジュールの製造方法では、前記シールド層は、前記上部構造体および下部構造体のそれぞれに含まれていることが好ましい。
さらに、本発明のマルチチップモジュールの製造方法では、前記上部構造体中に含まれる前記シールド層の層数と、前記下部構造体中に含まれる前記シールド層の層数とが、同一であることが好ましい。
上記構成によれば、上記上部構造体中の構成と上記下部構造体中の構成とを、より同一に近づけることができる。その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールの製造方法では、前記シールド層は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられていることが好ましい。
上記構成によれば、よりマルチチップモジュールの反りを低減することができる。
本発明のマルチチップモジュールの製造方法では、前記上部構造体および下部構造体のそれぞれに設けられる基材は、互いに同一の材料からなる基材であることが好ましい。
上記構成によれば、上記上部構造体の構成と上記下部構造体の構成とを、より近づけることができるので、その結果、マルチチップモジュールの反りを、より低減することができる。
本発明のマルチチップモジュールの搭載構造の製造方法は、上記課題を解決するために、上記マルチチップモジュールの製造方法の何れかを含む、マルチチップモジュールの搭載構造の製造方法であって、マルチチップモジュールを基板上に搭載する工程を含み、前記基材および前記基板が、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴としている。
さらに、本発明のマルチチップモジュールの搭載構造の製造方法では、前記基材および前記基板が、同じ材料からなることが好ましい。
上記構成によれば、マルチチップモジュールの基板への搭載性をさらに向上させ、搭載後の使用環境下での接続不良をさらに低減できる。
また、本発明のマルチチップモジュールの搭載構造の製造方法は、前記マルチチップモジュールの製造方法の何れかを含む、マルチチップモジュールの搭載構造の製造方法であって、マルチチップモジュールを基板上に搭載する工程を含み、前記上部構造体、下部構造体および基板が、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴としている。
上記構成によれば、マルチチップモジュールの基板への搭載性をさらに向上させ、搭載後の使用環境下での接続不良をさらに低減できる。
本発明のマルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法は、以上のように、マルチチップモジュールの断面方向のセンター面を基準にして、同じ種類の構成材料同士が略面対称となる配置で設けられている。
また、本発明のマルチチップモジュールは、マルチチップモジュールの断面方向のセンター面を挟む上部構造体および下部構造体は、共に前記構成材料として基材および電子部品を含んでいる。
それゆえ、温度変化等によって生じる、マルチチップモジュールやマルチチップモジュールの搭載構造の反りを低減することができるという効果を奏する。
まず、本願の基本原理について説明する。
本願発明者は、マルチチップモジュールにおける主要構成材料の配置を考慮することによって、マルチチップモジュールの製造過程等で生じる反りを防止することができることを見出し、本願発明を完成させるに至った。
例えば、図８に示すように、シリコン基材３０上に、３つの電子部品３１が搭載されたマルチチップモジュール２０を例にして説明することにする。上記電子部品３１の周囲には、封止樹脂３５が形成されている。つまり、下部構造体４６における電子部品３１以外の領域は、封止樹脂３５が充填されている。そして、図８において、破線４０は、マルチチップモジュール２０の断面方向におけるセンター面を示している。つまり、上記マルチチップモジュール２０は、上記センター面を境にして上部構造体４５と下部構造体４６とに分けることができる。なお、図８において、破線４１は上部構造体４５の断面方向におけるセンター面を示しており、破線４２は下部構造体４６の断面方向におけるセンター面を示している。
このとき、例えば、電子部品３１がシリコンチップである場合、シリコン基材３０、電子部品３１および封止樹脂３５の線膨張係数は、以下の（Ｉ）にて示す関係になる。つまり、
電子部品３１＝シリコン基材３０＜封止樹脂３５・・・・（Ｉ）
したがって、上部構造体４５および下部構造体４６の線膨張係数は、以下の（ＩＩ）にて示す関係になる。つまり、
上部構造体４５＜下部構造体４６・・・・・・・・・・・（ＩＩ）
したがって、温度が上昇また下降すると、下部構造体４６の方が上部構造体４５と比較して大きく伸縮することになる。そして、下部構造体４６が伸びれば、マルチチップモジュール２０は下側（下部構造体４６側）に向かって凸形状となるように反り、下部構造体４６が縮めば、マルチチップモジュール２０は上側（上部構造体４５側）に向かって凸形状となるように反る。
次いで、上記上部構造体４５および下部構造体４６について、更に詳細に検討する。
上記上部構造体４５は、破線４１を境にして、上側の方が下側に比べてシリコン基材３０の体積が多くなっている。その結果、温度が上昇または下降すると、破線４１を境にして下側（下部構造体４６と接する側）の方が上側と比較して大きく伸縮することになる。したがって、温度が上昇すると、上部構造体４５は下側に向かって凸形状となるように反り、温度が下降すると、上部構造体４５は上側に向かって凸形状となるように反る。
一方、上記下部構造体４６は、破線４２を境にして、上側（上部構造体４５と接する側）の方が下側に比べて電子部品３１のボディー体積が大きくなっている。その結果、温度が上昇または下降すると、破線４２を境にして下側の方が上側と比較して大きく伸縮することになる。したがって、温度が上昇すると、下部構造体４６は下側に向かって凸形状となるように反り、温度が下降すると、下部構造体４６は上側に向かって凸形状となるように反る。
つまり、上記上部構造体４５および下部構造体４６は、温度の上昇または下降にともなって、同じ方向に反ることになる。その結果、マルチチップモジュール２０は、温度の上昇または下降にともなって大きく反ることになる。
そこで、本願発明者は、温度の上昇または下降にともなって、上記上部構造体４５と下部構造体４６とが互いに逆方向に反るようにすれば、反ろうとする互いの力を打ち消しあって、その結果、マルチチップモジュール２０の反りを低減することができると考えた。
そして、このようにマルチチップモジュール２０の反りを低減させるためには、マルチチップモジュール２０の断面方向におけるセンター面、換言すれば破線４０を基準にして、上部構造体４５および下部構造体４６内の各構成の配置を略面対称にすればよいことを見出して、本願発明を完成させるに至った。
また、マルチチップモジュール２０の構造上、上部構造体４５および下部構造体４６内の各構成の配置を正確に面対称に配置することができない場合がある。この場合、上部構造体４５および下部構造体４６の各々に含まれる各構成のパラメータ（例えば、電子部品３１の総体積、総表面積、個数など）を略同一にすれば、上部構造体４５および下部構造体４６の平面方向の伸縮量を略同一とすることができる。この場合、上部構造体４５と下部構造体４６との間で互いに作用し合う力は小さく、その結果、マルチチップモジュール２０の反りを低減することができる。つまり、本願発明者は、マルチチップモジュール２０の反りを低減させるためには、上部構造体４５および下部構造体４６の各々に含まれる各構成のパラメータを略同一にすればよいことを見出して、本願発明を完成させるに至った。
以下に、本発明の一実施形態について図１〜７および図９に基づいて説明するが、本発明はこれに限定されるものではない。
〔実施の形態１〕
本実施の形態のマルチチップモジュールを、図１を用いて説明する。
図１は、本実施の形態のマルチチップモジュールの断面図である。
図１のマルチチップモジュール２０では、複数の電子部品１Ａ・１Ｂ・１Ｃ（電子部品のボディー）が平面方向に並んで内蔵されている。電子部品１Ａおよび電子部品１Ｂは、各々がボディーサイズ（ボディーの平面サイズおよびボディーの厚さ）が異なった集積回路を有する能動部品である。また電子部品１Ｃは、集積回路部品１Ａ・１Ｂとは異なったボディーサイズを有する受動部品である。ここでは電子部品１Ａ・１Ｂ・１Ｃとして集積回路チップやチップコンデンサーを例としているが、これに限定されることはない。
電子部品１Ａ・１Ｂ・１Ｃのそれぞれのボディーサイズも特に限定されず、マルチチップモジュールに搭載し得るサイズであればよい。例えば、マルチチップモジュール２０は厚さ０．７ｍｍとし、電子部品１Ａは、ボディーサイズが４．０×４．０×０．１６ｍｍ、電子部品１Ｂは、ボディーサイズが３．５×３．５×０．２ｍｍ、電子部品１Ｃは、ボディーサイズが０．６×０．３×０．３ｍｍであることが好ましい。なお、上記具体的数値は単なる一例であって、本願発明は、これに限定されない。
本実施の形態のマルチチップモジュールでは、電子部品１Ａ・１Ｂ・１Ｃは、樹脂等によって周囲全体が被覆されたボディーを有するものであってもよい。なお、この場合、樹脂部分も含めて電子部品のボディーとする。
本実施の形態のマルチチップモジュールでは、マルチチップモジュールの部品として電子部品が内蔵される。したがって、電子部品は特に封止樹脂で覆われている必要がないため、シリコン等の基板そのものをボディーとして有する電子部品（ベアチップまたはウエハレベルＣＳＰ）を用いた例を説明する。なお、本明細書において、単に「電子部品」と記載した場合、電子部品の「ボディー」が意図される。電子部品の「ボディー」とは、集積回路、ＩＣ、トランジスター、ダイオード、センサー、圧電素子、コンデンサー、抵抗、コイル、フィルター、バリスタ、チップビーズ等の電子部品において、外部接続端子を除く本体の部分が意図される。また「ウエハレベルＣＳＰ」とは、パッケージングをウエハ状態で行い、パッケージの最終形態としてはチップサイズのボディーを有するものが意図される。ウエハレベルＣＳＰは、一般的に集積回路（ＩＣ）チップの素子面のみが樹脂で封止されており、集積回路チップの側面と、素子面と対向する裏面は封止されておらず、外部接続端子は集積回路チップの電極パッド部と接続された配線によって接続されている。電子部品１Ａ・１Ｂ・１Ｃは、基材３Ａ上に形成された導電材料である配線９の一部であるランド部１０に、導電材料である端子１５を介して電気的に接続されている。
配線９（ランド１０、１１）は導電材料であればよく特に限定されない。例えば、配線９（ランド１０、１１）の材料として、電気伝導度が高い銅を用いることが好ましい。また、配線９（ランド１０、１１）の厚さも特に限定されず、マルチチップモジュールに搭載可能な厚さにすればよい。例えば、上記配線９（ランド１０、１１）の厚さは、０．０２ｍｍであることが好ましい。上記構成によれば、電気伝導度の高い配線を形成することができる。
端子１５は、電子部品１Ａ・１Ｂ・１Ｃをランド１０に接続し得るものであればよく特に限定されない。例えば、上記端子１５は、ハンダ、銅、金等のバンプに用いられる材料によって形成されることが好ましい。なお、本実施の形態のマルチチップモジュールにおいては、ランド１０との接続が容易なハンダを用いる例を示す。
本実施の形態のマルチチップモジュールでは、基材３Ａに接続された電子部品１Ａ・１Ｂ・１Ｃは、基材３Ａとともに封止樹脂５によって覆われて保護されている。上記封止樹脂５としては特に限定されず、適宜公知の封止樹脂を用いることができる。例えば、上記封止樹脂５は、シリカ等のフィラーを含有していることが好ましい。このとき、封止樹脂５中のフィラーの含有比率を調整することによって、封止樹脂５の線膨張係数と基材３Ａの線膨張係数とを近づけておくことが好ましい。上記構成によれば、マルチチップモジュールの線膨張係数の分布を、より均一なものにすることができるので、マルチチップモジュールの反りを、より低減することができる。
さらに、本実施の形態のマルチチップモジュールでは、電子部品１Ａ・１Ｂ・１Ｃを挟むようにして基材３Ａおよび基材３Ｂが設けられている。そして、マルチチップモジュール２０の断面方向のセンター面４Ａに対して、電子部品１Ａ・１Ｂ・１Ｃは略面対称の位置に設けられるとともに、基材３Ａおよび基材３Ｂも略面対称の位置に設けられている。つまり、マルチチップモジュール２０の断面方向に対するセンター面と重なるように主要構成材料である各電子部品１Ａ・１Ｂ・１Ｃのボディーが存在する。マルチチップモジュール２０の断面方向のセンター面と重なるように電子部品１Ａ・１Ｂ・１Ｃのボディーが存在することによって、マルチチップモジュール２０の反りを低減することができる。
また、本実施の形態のマルチチップモジュールでは、図１に示すように、マルチチップモジュール２０の断面方向に対するセンター面と、電子部品１Ａ・１Ｂ・１Ｃの断面方向に対するセンター面とが重なるように存在することが、さらに好ましい。上記構成によれば、マルチチップモジュール２０の反りを、さらに低減することができる。
本実施の形態のマルチチップモジュールでは、さらに反りを低減する効果を高めるために、例えば、マルチチップモジュール２０の総厚を０．７ｍｍとする場合、基材３Ａおよび基材３Ｂの厚さを０．１５ｍｍ（配線の厚さは０．０２ｍｍ）にすることが好ましい。この場合、端子１５の高さの平均値は、電子部品１Ａでは０．１ｍｍ、電子部品１Ｂでは０．０８ｍｍ、電子部品１Ｃでは０．０３ｍｍ程度とすることが好ましい。さらに、この場合、電子部品のボディーの厚さは、電子部品１Ａが０．１５ｍｍ、電子部品１Ｂが０．２ｍｍ、電子部品１Ｃが０．３ｍｍであることが好ましい。なお、これら具体的数値は単なる一例であって、本願発明は、これに限定されない。
また本実施の形態のマルチチップモジュールでは、基材３Ａおよび基材３Ｂは、マルチチップモジュール２０の断面方向に対するセンター面から等しい距離に存在する。すなわち、基材３Ａと基材３Ｂとは、マルチチップモジュール２０の断面方向に対するセンター面に対して略面対称の位置に存在する。換言すれば、マルチチップモジュール２０のセンター面４Ａを挟んで上下に等間隔となる仮想面４Ｂおよび仮想面４Ｃのそれぞれと、基材３Ａおよび基材３Ｂとが重なるように、上記基材３Ａおよび基材３Ｂが配置されている。上記構成によれば、マルチチップモジュール２０の反りを低減することができる。
本実施の形態のマルチチップモジュールでは、マルチチップモジュール２０の断面方向に対するセンター面から等しい距離に、基材３Ａおよび基材３Ｂの断面方向におけるセンター面が配置されていることが好ましい。つまり、基材３Ａおよび基材３Ｂの断面方向におけるセンター面の各々が、仮想面４Ｂおよび仮想面４Ｃと重なるように、上記基材３Ａおよび基材３Ｂが配置されることが好ましい。上記構成によれば、さらに反りを低減する効果を高めることができる。このとき、基材３Ａおよび基材３Ｂの厚さは特に限定されないが、同じ厚さであることが好ましい。
さらに基材３Ａおよび基材３Ｂとして、ＸＹ方向の線膨張係数が略同一であるものを使用することが好ましい。上記構成によれば、マルチチップモジュールの反りを低減する効果を更に上げることができる。なお、本明細書において「ＸＹ方向」とは、マルチチップモジュールの平面における全方向、もしくは平面方向における一方向が意図される。換言すれば、基材３Ａと基材３Ｂとが対向する対向面の全方向、もしくは一方向が意図される。
例えば、マルチチップモジュール２０が細長い形状である場合には、マルチチップモジュール２０の短手方向への基材３Ａ・３Ｂの伸縮は、マルチチップモジュール２０の反りに対する影響は小さいので、マルチチップモジュールの長手方向または最長幅方向への基材３Ａおよび基材３Ｂの線膨張係数のみが略同一であってもよい。また、マルチチップモジュール２０が歪な形状であるような場合には、基材の幅が最長となる部分の線膨張係数のみが略同一であってもよい。また、基材３Ａと基材３Ｂとが異なる形状を有する場合には、基材３Ａと基材３Ｂとが重なり合う領域において、その幅が最長となる部分の線膨張係数のみを略同一とすればよい。
例えば、図９（ａ）には、同じ形状を有する基板３Ａと基板３Ｂとを重ね合わせて形成したマルチチプモジュールの模式図が示されている。マルチチップモジュール５０では、基板３Ａおよび基板３Ｂの形状が正方形であり、マルチチップモジュール５１では、基板３Ａおよび基板３Ｂの形状が長方形であり、マルチチップモジュール５２では、基板３Ａおよび基板３Ｂの形状が楕円であり、マルチチップモジュール５３では、基板３Ａおよび基板３Ｂの形状が歪な形状である。この場合、図９（ａ）において、矢印６Ａが、マルチチップモジュールの長手方向を示し、矢印６Ｂが、マルチチップモジュールの最長幅方向を示す。
また、図９（ｂ）には、異なる形状を有する基板３Ａと基板３Ｂとを重ね合わせて形成したマルチチップモジュール５４の模式図が示されている。図９（ｂ）では、基板３Ａは長方形であり、基板３Ｂは歪な形状である。そして、基板３Ｂは、その全体が基板３Ａと重なるように配置されている。この場合、図９（ｂ）において、矢印６Ａが、マルチチップモジュールの長手方向を示し、矢印６Ｂが、マルチチップモジュールの最長幅方向を示す。
本実施の形態のマルチチップモジュールでは、上記基材３Ａおよび基材３Ｂの弾性率とガラス転移温度とを略同一にすることが好ましい。なお、弾性率については、線膨張係数の場合と同様に、マルチチップモジュールの平面形状に応じて、基材の長手方向または最長幅方向のみを考慮しても、マルチチップモジュールの反りを低減することができる。なお、本実施の形態のマルチチップモジュールでは、同じ種類の材料からなる基材３Ａおよび基材３Ｂを用い、線膨張係数、弾性率およびガラス転移温度を同じにしている。基材３Ａと基材３Ｂとが同じ材料で形成されていれば、基材３Ａと封止樹脂１５との密着性、および基材３Ｂと封止樹脂１５との密着性のバランスが良くなる。界面剥離は一般的に、複数の界面がある場合、ある一界面が非常に強くても、剥離の頻度は最も弱い界面に左右される。したがって、上記構成によれば、界面剥離を防止することができる。
また２種類以上の材料を混合した複合材料によって、基材３Ａおよび基材３Ｂを形成することもできる。この場合、材料の種類だけではなくその構成比率、含有物質のサイズ、分布なども考慮したうえで、２種類以上の材料を混合することが好ましい。例えば、ガラス繊維や有機繊維などに樹脂（例えば、エポキシ樹脂、シアネート樹脂等）を含浸させて形成した基材では、材料の構成比率、繊維の長さ、方向、分布状態（布状、不織布状）などによって、基材の線膨張係数、弾性率および吸水率等が異なってくる。したがって、基材３Ａおよび基材３Ｂを形成する場合には、基材の材料の種類以外にも構成比率、繊維の平均長さ、平均径、分布状態（方向、織布または不織布）が同じであることが好ましい。また上記基材３Ａおよび基材３Ｂに対して、上記繊維以外にフィラーを含有させることもできる。この場合においても、フィラーの構成比率および平均サイズが同じであることが好ましい。
上記基材３Ａおよび基材３Ｂとして、ガラス繊維を布状に仕上げたガラスクロスに液状のエポキシ系の樹脂を含浸させたプリント配線基板を用いる場合、上記内容を考慮すれば、以下の条件にしたがって基材３Ａおよび基材３Ｂを形成することが好ましい。すなわち、基材３Ａおよび基材３Ｂの各々に用いる樹脂に対するガラスの構成比率の差は、２０ｗｔ％以下の範囲に抑えることが好ましく、基材３Ａおよび基材３Ｂのガラス転移温度の差は２０℃以下の範囲に抑えることが好ましい。ガラス転移温度としては高いほどよく、例えば、１６０〜１８０℃程度のガラス転移温度であることが好ましい。また、基材３Ａおよび基材３Ｂの線膨張係数の差は、ガラス転移温度以下ではＸＹ方向における少なくとも一方向において１０ｐｐｍ／℃以下の範囲に抑えることが好ましく、ガラス転移温度以上ではＸＹ方向において１００ｐｐｍ／℃以下の範囲に抑えることが好ましい。また、基材３Ａおよび基材３Ｂの吸水率の差は、０．２ｗｔ％以下の範囲であることが好ましい。
ところで本実施の形態のマルチチップモジュールでは、電子部品１Ａ・１Ｂ・１Ｃは、基材３Ａにのみに搭載されている。また、基材３Ｂは外部との接続も行わないため、基材３Ｂ上には配線９を設ける必要はないが、マルチチップモジュール２０の反りをさらに抑制するために、配線９を基材３Ａおよび基材３Ｂの両方の内側に設けることが好ましい。なお、このとき、配線９の層数としては特に限定されず、適宜必要な数だけ設ければよい。また、上記配線９は単層に限定されず、複数の層が積層されたものであってもよい。
基材３Ａ上に設けられる配線９の面積率（配線の基板に対する面積率）と、基材３Ｂ上に設けられる配線９の面積率の差は特に限定されないが、２０％以内であることが好ましい。また、上記面積率が同一であることが、最も好ましい。上記構成によれば、マルチチップモジュールの反りを低減する効果をさらに上げることができる。
本実施の形態のマルチチップモジュールでは、電子部品１Ａ・１Ｂ・１Ｃのボディーの厚さが全て異なるため、端子１５の高さを変化させて各電子部品の高さを調節しているが、電子部品１Ａ・１Ｂ・１Ｃのボディーの厚さをそろえるとともに、マルチチップモジュール２０の断面方向におけるセンター面に電子部品１Ａ・１Ｂ・１Ｃのボディーが配置されるように端子１５の高さを調節することもできる（対称配置とする場合でも、端子１５を所望の高さにすることが必要であり、また、ダイボンド材等を用いる場合も同様である）。ただし、異なる電子部品ではボディーの厚さをそろえることは困難な場合が多いことはいうまでもない。したがって、電子部品のボディーの位置を適正に調節する方法としては、端子１５として、導電材料である金、銅またはハンダ等の金属からなるバンプ、さらには当該バンプと、導電材料としてのＡＣＦ（異方性導電膜）またはＡＣＰ（異方性導電ペースト）との複合も考えられる。ＡＣＦは導電粒子を含有した樹脂膜であり、ＡＣＰは導電粒子を含有した液状樹脂である。ＡＣＦおよびＡＣＰは、電子部品側または基材側に貼り付けるか塗布し、その後、熱圧着を行うことによってバンプなどの突起部分を介して電気的接続を形成することができる材料である。電子部品をフェイスアップで搭載する場合は、ダイボンド材料として、ペースト状かシート状の導電材料である導電性接着材、絶縁材料である絶縁性接着材を用いることができる。さらに他の方法として、絶縁材料である基材等を用い、これらの厚さ、層数を変化させることによって電子部品のボディーの位置を適正に調節することが好ましい。また、導電材料である配線９（ランド１０）の厚さ、層数を変化させることによっても、電子部品のボディーの位置を適正に調節することができる。
次いで、本願発明のマルチチップモジュールの断面方向におけるセンター面を基準として、電子部品のボディーを略面対称な配置とするための構成（導電材料または絶縁材料）について説明する。なお、以下に示す構成は単なる例にすぎず、本発明はこれに限定されるものではない。
図７は、マルチチップモジュールの断面方向におけるセンター面を基準として、電子部品を略面対称の配置とするための導電材料、絶縁材料を示すとともに、マルチチップモジュールの断面方向におけるセンター面を基準として略面対称に配置された電子部品を示す。なお、図７中、同じマークで示した線分は互いに等距離であることを示す。
電子部品１Ａと電子部品１Ｂとを比較すると、電子部品のボディーの厚さが異なる。この場合、電子部品１Ａの場合に比べて、電子部品１Ｂの下の基材３Ａを厚くするとともに、導電材料である端子１５の高さ（厚さ）を薄くすることによって、マルチチップモジュール２０のセンター面と重なるように、電子部品１Ａおよび電子部品１Ｂのボディーを配置している。なお、このとき、さらにマルチチップモジュール２０のセンター面と電子部品１Ａおよび電子部品１Ｂのボディーのセンター面とが重なるのが最も好ましい。また電子部品１Ａおよび電子部品１Ｂのボディーを挟むようにして、同じ層数（上下１層ずつ）の基材３Ａと基材３Ｂとが配置されている。電子部品１Ｂでは、センター面を基準にして、基材３Ａと基材３Ｂの配置だけではなく、基材３Ａおよび基材３Ｂの厚さも面対称となるように形成されている。上記構成によれば、マルチチップモジュールの反りを抑えることができる。
電子部品１Ｃと電子部品１Ｄとを比較すると、電子部品のボディーの厚さが異なるが、電子部品１Ｃは、電子部品１Ｄと比較して絶縁材料または導電材料であるダイボンド材料１４の厚さを薄くすることにより、電子部品のボディーがマルチチップモジュールの断面方向におけるセンター面に重なるように設けられている（電気的接続は、ワイヤボンディング（ボンディングワイヤの図は省略）によって行われる）。この場合も、電子部品１Ｃおよび電子部品１Ｄのボディーの断面方向におけるセンター面と、マルチチップモジュールの断面方向におけるセンター面とが重なる配置にすることが最も好ましい。ダイボンド材料１４としては、ペースト状の材料またはシート状の材料等を用いることが可能であり、樹脂成分に各々導電性物質を含有するか否かによって、導電性または絶縁性を示す。シート状の材料はペースト状の材料に比べると搭載時に所望の高さを得やすいが、ペースト状の材料でもフィラー径を調節することによって、所望の高さを得やすくなる。
電子部品１Ｅ〜電子部品１Ｊでは、マルチチップモジュール２０の断面方向のセンター面と重なる位置に基材Ｃが配置されている。このとき、基材３Ｃの断面方向のセンター面とマルチチップモジュール２０の断面方向におけるセンター面とが重なり合うのが、反り低減のために最も好ましい。
電子部品１Ｅは、マルチチップモジュール２０のセンター面の上下に、別々の構成として配置されている。各電子部品１Ｅのボディーの断面方向におけるセンター面は、マルチチップモジュール２０の断面方向のセンター面との間隔が異なるように配置されているものの、基材３Ｃが存在することによって、マルチチップモジュール２０のセンター面を挟んで上下に等間隔となる仮想面が各電子部品１Ｅのボディーと重なる位置に配置されている。すなわち基材３Ｃによって（この場合、導電材料である配線９（ランド１０）と端子１５の厚さも加味されるが）電子部品１Ｅのボディーを、マルチチップモジュールのセンター面に対して略面対称な配置としている。すなわち、上段に位置する電子部品１Ｅは、下段に位置する電子部品１Ｅや電子部品１Ａ〜１Ｄと比べて搭載領域の下方に存在する基材の層数を変えることによって、略面対象となる配置としている。また、上下段に配置された各電子部品１Ｅは、マルチチップモジュール２０を垂直方向から見た場合、重なる領域に配置されている。このように電子部品１Ｅを重なり合う領域に配置することによって、マルチチップモジュール２０の局所的な反りを抑制することができる。最も好ましくは、電子部品１Ｅのボディーは、マルチチップモジュール２０を垂直方向から見た場合、平面サイズが全く同じであることであることが好ましい。上記平面サイズが僅かに異なる場合においても、重なる配置とした方が、マルチチップモジュール２０の局所的な反りを抑制することができる。
例えば、図７には、全部で１４個の電子部品が搭載されたマルチチップモジュールが示されている。この場合、電子部品１Ｆおよび電子部品１Ｇは、その搭載領域のみの局所的な断面を考えると面対象の配置にはなっていないため、マルチチップモジュール２０は局所的に変形するが、マルチチップモジュール２０のセンター面を境に上段および下段のそれぞれに存在する電子部品のボディーの数が同じであるため、マルチチップモジュール２０全体として考えると、反りを抑制する効果がある。
さらには、上部構造体に含まれる電子部品１Ａから１Ｊと、下部構造体に含まれる電子部品１Ａから１Ｊのボディーサイズ（ＸＹ方向の総面積、総体積、またはその両方）が略同じであれば、マルチチップモジュールの反りを抑制することができる。さらにこの場合、上部構造体に含まれる電子部品１Ａ〜１Ｊの総面積と下部構造体に含まれる電子部品１Ａ〜１Ｊの総面積との差、または上部構造体に含まれる電子部品１Ａ〜１Ｊの総体積と下部構造体に含まれる電子部品１Ａ〜１Ｊの総体積との差が、総面積あるいは総体積が大きい方の２０％以内とすることが好ましく、総面積および総体積の差が共に、総面積あるいは総体積が大きい方の２０％以内とすることが最も好ましい。
電子部品１Ｈは、電子部品１Ｅと比較すると導電材料である配線９（ランド１０）が厚く、その結果、電子部品１Ｈのボディーの断面方向におけるセンター面が略面対称となる配置になっている。すなわち、上下段の電子部品１Ｈのボディーの断面方向のセンター面は、マルチチップモジュール２０の断面方向におけるセンター面から等間隔となっている。このため、電子部品１Ｈは、電子部品１Ｅと比較して、さらにマルチチップモジュール２０の反りを低減することができる。
電子部品１Ｉでは、略面対称に配置された基材３Ａおよび基材３Ｂのそれぞれに、電子部品が搭載されている。また、電子部品１Ｊでは、基材３Ｃの両面上に電子部品が搭載されている。このためマルチチップモジュール２０に内蔵できる厚さであって、上下の配線９（ランド１０）の厚さおよび端子１５の厚さが同じであれば、当該厚さがどのような厚さであっても、上下に位置する電子部品１Ｉのボディーのセンター面は、マルチチップモジュール２０のセンター面から等間隔に配置される。電子部品１Ｉまたは電子部品１Ｊのような場合、マルチチップモジュール２０を構成する配線９の配置もマルチチップモジュール２０の断面方向におけるセンター面に対して面対称となっている。
次いで、本願発明のマルチチップモジュールを基板へ搭載する場合の搭載構造について説明する。なお、以下に説明する搭載構造は、本願発明のマルチチップモジュール全てに対して適応可能である。例えば、図１に示すマルチチップモジュール２０を搭載する基板のＸＹ方向の線膨張係数は、マルチチップモジュールを構成する基材３Ａおよび基材３ＢのＸＹ方向の線膨張係数と同じものを用いることが好ましい。
上述したように、マルチチップモジュール２０が細長い形状である場合には、マルチチップモジュール２０の短手方向への基材３Ａ・３Ｂの伸縮は、マルチチップモジュール２０の反りに対する影響は小さいので、マルチチップモジュールの長手方向または最長幅方向への基材３Ａおよび基材３Ｂの線膨張係数のみが略同一であってもよい。また、マルチチップモジュール２０が歪な形状であるような場合には、基材の幅が最長となる部分の線膨張係数のみが略同一であってもよい。また、基材３Ａと基材３Ｂとが異なる形状を有する場合には、基材３Ａと基材３Ｂとが重なり合う領域において、その幅が最長となる部分の線膨張係数のみを略同一とすればよい。このとき、上記基板のＸＹ方向の線膨張係数は、基材３Ａの線膨張係数と基材３Ｂの線膨張係数との間で略同一とした方向に対してのみ、基材３Ａおよび基材３Ｂの線膨張係数と略同一であればよい。
さらには、マルチチップモジュール２０を搭載する基板は、マルチチップモジュール２０を構成する基材３Ａおよび基材３Ｂと同じ弾性率およびガラス転移温度であることが好ましい。弾性率については線膨張係数の場合と同様に、マルチチップモジュールの平面形状に応じて、長手方向または最長幅方向のみを略同一とすればよい。また、さらに、マルチチップモジュール２０を搭載する基板は、マルチチップモジュール２０を構成する基材３Ａおよび基材３Ｂと同じ種類の材料からなることが最も好ましい。例えば、マルチチップモジュール２０を搭載する基板は、ガラス繊維を布状に仕上げたガラスクロスに液状のエポキシ系の樹脂を含浸させたプリント配線基板を用いることが好ましいが、これに限定されない。
上記構成によれば、基板へ搭載されたマルチチップモジュール２０の反りを低減することができる。具体的には、上記基板は、以下のような物性を有する基板であることが好ましい。すなわち、各々の基材３Ａおよび基材３Ｂと、マルチチップモジュール２０を搭載する基板に用いる樹脂とガラス繊維とにおけるガラスの構成比率の差は２０ｗｔ％以下の範囲に抑えることが好ましい。また、各々の基材３Ａおよび基材３Ｂと上記基板とのガラス転移温度の差は、２０℃以下の範囲に抑えるのが好ましい。ガラス転移温度としては高いほどよく、例えば、１６０〜１８０℃程度のガラス転移温度であることが好ましい。各々の基材３Ａおよび基材３Ｂと上記基板との線膨張係数の差は、ガラス転移温度以下ではＸＹ方向の少なくとも一方向において１０ｐｐｍ／℃以下の範囲に抑えることが好ましく、ガラス転移温度以上ではＸＹ方向において１００ｐｐｍ／℃以下の範囲に抑えることが好ましい。また、各々の基材３Ａおよび基材３Ｂと上記基板との吸水率の差は、０．２ｗｔ％以下の範囲であることが好ましい。
さらにマルチチップモジュールを基板に実装した後の搭載構造の反りを抑えるためには、マルチチップモジュールおよび上記基板のＸＹ方向の線膨張係数を略同一とすることが好ましい。基板が上述したような複合材料である場合には、基板の構成材料の含有比率を調整することによって線膨張係数を調節することが好ましく、マルチチップモジュールに用いる基材が複合材料である場合には、基材の構成材料の含有比率を調整することによって線膨張係数を調節することが好ましい。また、フィラー等を含有させた封止樹脂を用いる場合には、フィラー等の含有比率を調整するとよい。上記基材または基板、またはその両方が複合材料でない場合には、互いに線膨張係数が略同じとなるような材料を選ぶとよい。
また、以上に説明したマルチチップモジュールは以下のような構成でもあり得る。図１を用いて説明する。マルチチップモジュール２０の断面方向に対するセンター面４Ａを挟んで上下に等間隔となる仮想面４Ｂまたは仮想面４Ｃと重なる位置に基材３Ａと基材３Ｂとが配置されている。さらには、マルチチップモジュール２０の断面方向に対するセンター面４Ａを挟んで、基材３Ａと基材３Ｂとの断面方向の各センター面が等間隔に配置されていることが最も好ましい。一方、電子部品１Ａ・１Ｂ・１Ｃのボディーの厚さは各々異なるが、導電材料である端子１５によって、電子部品１Ａ・１Ｂ・１Ｃのボディーと、マルチチップモジュール２０の断面方向に対するセンター面とが重なるように配置されており、さらには、電子部品１Ａ・１Ｂ・１Ｃのボディーの断面方向に対するセンター面と、マルチチップモジュール２０の断面方向に対するセンター面４Ａとが一致するように形成されている。したがって、マルチチップモジュール２０の断面方向のセンター面４Ａを挟む上下の各構造体は、基材３Ａまたは３Ｂと、電子部品１Ａ・１Ｂ・１Ｃの各々のボディーの半分を含んでおり、上下の各構造体に含まれる電子部品のボディーの数は同じである。また、上記上下の各構造体に含まれる電子部品のボディーのＸＹ方向の総面積は同じであり、上記上下の各構造体に含まれる電子部品のボディーの総体積は同じである。また、上下の各構造体に含まれる各々の電子部品のボディーは、マルチチップモジュールの垂直方向から投影すると重なりあう位置に配置されている。また、マルチチップモジュールの断面方向のセンター面を挟む上下の構造体は略同様の構成とし、上下の構造体はＸＹ方向（の全方向）に略同じ線膨張係数を有するように構成されている。マルチチップモジュールの平面形状によっては、マルチチップモジュールの長手方向または最長幅方向のみの線膨張係数を略同一とすれば効果があるが、ＸＹ方向の全方向について線膨張係数を略同一としているためさらに効果がある。
また、マルチチップモジュールを基板に実装する場合、マルチチップモジュールの基材と、マルチチップモジュールを実装する基板のＸＹ方向の線膨張係数をそろえる方法が簡便であるとともに反りを低減する効果があるが、さらにマルチチップモジュールの基板実装後の反りを抑えるためには、マルチチップモジュールの上記上部構造体、上記下部構造体および上記基板のＸＹ方向（の全方向）の線膨張係数を略同じとすればよい。マルチチップモジュールの平面形状によっては、マルチチップモジュールの長手方向または最長幅方向のみについて、上記上部構造体、上記下部構造と、搭載される基板と線膨張係数を略同じとすればよい。また、基板が複合材料である場合は、基板の構成材料の含有比率を調整することが好ましく、マルチチップモジュールに用いる基材が複合材料である場合は、基材の構成材料の含有比率を調整することが好ましい。また、フィラー等を含有させた封止樹脂を用いる場合には、フィラー等の含有比率を調整することが好ましい。上記基材または基板、またはその両方が複合材料でない場合は、上記上部構造体、上記下部構造と、搭載される基板の線膨張係数が略同じとなるような材料を選ぶことが好ましい。
次いで、本実施の形態のマルチチップモジュールの製造方法について図２を用いて説明する。
まず、図２（ａ）に示すように、絶縁材料である基材３Ａとして、例えば、ガラスクロスにワニス状の熱硬化性のエポキシ樹脂を含浸させた材料を用い、当該基材３Ａ上に配線９（ランド１０、ランド１１）が形成されたものを準備する。また、シールド層が必要な場合は、基材３Ａにおける配線９の形成面と反対側の面上に設けるか、あるいは配線９の形成面上に、配線９のパターンを避けて設けることが好ましい。場合によっては、基材３Ａの内部に設けることも可能である。なお、本願発明のマルチチップモジュールでは、何れの実施形態においても、シールド層が施されている基材は、マルチチップモジュールの断面方向におけるセンター面に対して面対称の配置であることが好ましい。上記構成によれば、マルチチップモジュールの反りを、より低減することができる。
開口部１３は、例えば、ドリル等を用いて形成される。基材３Ａは、マルチチップモジュールが複数繋がった短冊状またはテープ状などの状態であり、後の工程（図２（ｅ）にて示される工程以降）で切断すると製造上、簡便であるため好ましい。なお、基材３Ｂも、同様に複数のマルチチップモジュールが繋がった形状を有する。ここでは簡略化のため一つのマルチチップモジュールの断面を図示している。
次いで、図２（ｂ）に示すように、基材３Ａのランド１０上に電子部品１Ａ・１Ｂ・１Ｃを各々平面方向に並べて搭載する。このとき、各々の電子部品のボディー厚が異なるため、電子部品側またはランド１０側に高さを変えて端子１５を形成する。電子部品側に端子１５を形成する場合には、ウエハ状態で端子１５を形成すると、端子１５の形成工程を簡略化することができる。ここでは、電子部品１Ａが形成されたウエハと電子部品１Ｂが形成されたウエハとの各々に異なる高さでハンダバンプを形成することによって、電子部品１Ａと電子部品１Ｂとをランド１０に接続後に当該電子部品１Ａと電子部品１Ｂとが各々所望の高さになるようにすればよい。
具体的には、例えば、基材３Ａの各ランド１０上に、印刷法によってペースト状のハンダを形成する。次いで、電子部品１Ａ・１Ｂ・１Ｃをマウンターで搭載し、その後、熱処理を行うことによって電気的な接続が形成される。ここで電子部品１Ａおよび電子部品１Ｂのハンダバンプの高さを変化させるには、異なるサイズのハンダボールをボール搭載法によってあらかじめウエハ状態の電子部品１Ａと電子部品１Ｂの端子部に搭載して熱処理するか、印刷マスクの厚さ、または印刷マスクの開口サイズを変えてハンダを印刷して熱処理するとよい。また電子部品１Ｃについては、基材３Ａ側にのみペースト状のハンダを供給して端子１５を形成することにより、他の電子部品よりも端子１５の厚さを薄くすることができる。
次いで、基材３Ａに電子部品１Ａ・１Ｂ・１Ｃを搭載した後、熱処理を行うことによって、所望の厚さのマルチチップモジュールの断面方向におけるセンター面に各電子部品１Ａ・１Ｂ・１Ｃのボディーが存在するように、各電子部品１Ａ・１Ｂ・１Ｃが基材３Ａに接続される。このとき、マルチチップモジュールの断面方向におけるセンター面と、電子部品１Ａ・１Ｂ・１Ｃの各ボディーの断面方向におけるセンター面とが重なるように、端子１５の高さを調節することが更に好ましい。なお、本実施の形態のマルチチップモジュールの製造方法では、ハンダ材料からなる端子１５を形成して電子部品１Ａ・１Ｂ・１Ｃのボディーをマルチチップモジュールの断面方向におけるセンター面上に配置されるように搭載したが、端子１５としては特に限定されず、銅バンプまたは金バンプ等の他の金属からなる導電材料を用いてもよい。また、電気メッキによって所望の高さのバンプを形成するには、処理時間または電流密度を変化させることが好ましい。
また、金属細線によってバンプを形成する方法も用いることもできる。当該方法では、ワイヤボンディングの１ｓｔボンディングの要領でバンプを形成する。そして、バンプの高さは、ワイヤ径およびボンディング時の圧力等を変化させることによって所望の高さに調節することができる。
また、電子部品１Ａおよび１Ｂをフェイスアップの様式にて搭載することもできる。この場合はダイボンド材料の厚さを所望の厚さとすることが好ましい。このとき電子部品１Ａおよび電子部品１Ｂにおける基材３Ａの配線９に対する電気的接続は、ワイヤボンディングによって行うことが好ましい。
次いで、図２（ｃ）に示すように、基材３Ａに搭載された電子部品１Ａ・１Ｂ・１Ｃの端子１５間に液状樹脂（例えばアンダーフィル材等、図示せず）を注入した後、封止樹脂５を用いて電子部品１Ａ・１Ｂ・１Ｃを覆うように樹脂封止する。この場合、端子１５間に注入した液状樹脂を一旦硬化させてから、樹脂封止を行うことが好ましい。樹脂封止の方法としては特に限定されず、適宜公知の方法を用いることができる。例えば、トランスファモールド法、ポッティング法、描画法またはスピンコート法などを用いることができる。封止樹脂５は完全硬化させてもよいが、液状または半硬化状態で後述の基材３Ｂの貼り付けを行うことが好ましい。これによって、基材３Ｂの貼り付けが容易になる。なお、樹脂封止を行った後に基材３Ｂを貼り付ける方法を説明したが、基材３Ａと基材３Ｂとを対向させた後に、基材３Ａと基材３Ｂとの間に樹脂注入を行う方法であってもよい。この場合は、基材３Ａと基材３Ｂとの間に、スペーサ（図示せず）を挟んでおくことが好ましい。スペーサは、短冊状またはテープ状の形状であって、基材３Ａおよび基材３Ｂのマルチチップモジュール形成領域内に設けられてもよいし、形成領域外に設けられてもよい。また、トランスファモールドを行う場合には、スペーサを用いなくてもよく、上下の金型に基材３Ａおよび基材３Ｂを真空吸着させるなどの仮止めを行うことによって所望の厚さの封止樹脂を形成することができる。また、上下の治具から基材３Ａおよび基材３Ｂを真空吸着させるなどの仮止めを行い、液状樹脂を注入するなどによっても封止樹脂を形成することができる。
次いで、図２（ｄ）に示すように、基材３Ｂの貼り付けを行う。このとき、基材３Ｂは、基材３Ａと略同一の線膨張係数を有することが好ましい。マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、基材３Ａと基材３Ｂとは、マルチチップモジュールの長手方向または最長幅を有する方向について線膨張係数が略同じであってもよい。もちろんＸＹ方向における全方向について線膨張係数が略同じであると、マルチチップモジュールの反りを、さらに低減させることができる。さらには、基材３Ｂは、基材３Ａと略同一の弾性率およびガラス転移温度を有するものであることがより好ましい。なお、弾性率に関してもマルチチップモジュールのＸＹ方向の全方向について略同一のものであることが好ましいが、線膨張係数の場合と同様に、マルチチップモジュールの平面形状に応じて、マルチチップモジュールの長手方向または最長幅方向についてのみ、略同じ弾性率であってもよい。したがって、上記基材３Ｂは、基材３Ａと同じ種類の材料のものであることが最も好ましい。上記構成によれば、マルチチップモジュールの反りを低減することができる。
また、基材３Ａおよび基材３Ｂは、マルチチップモジュールが搭載される基板と略同一の線膨張係数、さらには略同一の弾性率およびガラス転移温度を有するものであることが好ましい。マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールが搭載される基板は、マルチチップモジュールの長手方向または最長幅を有する方向について、その線膨張係数が上記基材３Ａおよび機材３Ｂと略同じものであってもよい。もちろんＸＹ方向における全方向について、マルチチップモジュールを構成する基材の線膨張係数とマルチチップモジュールを搭載する基板の線膨張係数とが略同じであれば、さらにマルチチップモジュールの反りを低減することができる。したがって、上記基材３Ａ、基材３Ｂおよびマルチチップモジュールを搭載する基板は、同じ種類の材料のものであることが、より好ましい。先に説明したように上下構造体と実装する基板の線膨張係数をそろえておくことが最も好ましい。これによって、マルチチップモジュールを基板へ搭載した後に生じる反りも低減することができる。
基材３Ｂは、半硬化状態または液状の封止樹脂５上に搭載され、熱圧着、さらに必要であればオーブンなどで熱処理を行うことによって封止樹脂５上に貼り付けられる。また、基材３Ｂとして、半硬化状態の基材３Ｂを用いてもよい。基材３Ａと基材３Ｂとの間に樹脂注入を行う場合には、樹脂注入を行った後で、そのままオーブンなどで熱処理を行う。熱圧着を行う場合は、マルチチップモジュールが所望の厚さとなるように、金型、治具またはロール間の距離を設定しておく。また、基材３Ａと基材３Ｂとの間に樹脂注入を行う場合は、スペーサを用いて所望の厚さにするか、あるいは金型、治具等に固定してスペースを確保してもよい。以上のようにして基材３Ａおよび基材３Ｂは、マルチチップモジュールの表裏両面に設けられるとともに、マルチチップモジュールの断面方向におけるセンター面を挟むようにして等距離となる位置に配置される。
本実施の形態のマルチチップモジュールでは、マルチチップモジュールの反り低減効果をさらに向上させるため、マルチチップモジュールの断面方向におけるセンター面を挟んで等距離となる位置と、基材３Ａおよび基材３Ｂの断面方向の各センター面とが重なるように配置されることが好ましい。また、シールド層が必要な場合は、シールド層を、基材３Ａにおける配線９の形成面と反対側の面上に設けるか、または、配線９の形成面上において配線９のパターンを避けて設ける必要がある。場合によっては、シールド層を基材３Ａの内部に設けることも可能である。基材３Ａにシールド層を設ける場合、マルチチップモジュール２０の断面方向におけるセンター面を基準にして、基材３Ａに設けたシールド層に対して略面対称の配置となるように、基材３Ｂにシールド層を設ければ、マルチチップモジュール２０の反りを抑えることができる。さらには、基材３Ａ上のシールド層の断面方向におけるセンター面と、基材３Ｂ上のシールド層の断面方向におけるセンター面とが、マルチチップモジュール２０の断面方向におけるセンター面を基準にして面対称の配置とすれば、マルチチップモジュールの反りを一層抑えることができる。
次いで、図２（ｅ）に示すように、外部接続端子１６が形成される。上記外部接続端子１６の形成方法は特に限定されず、適宜公知の方法によって形成することができる。例えば、電子部品を基材３Ａ上へ搭載する場合と同じ要領で、ボール搭載法または印刷法などによって、ハンダバンプをランド１１上に形成することができる。また、他の金属からなるバンプを形成してもよい。外部接続端子１６としてはバンプ以外の端子を用いてもよく、リード、ピン、ＡＣＦ、ＡＣＰまたはコネクターなどによって外部に接続することもできる。以上のようにして、マルチチップモジュールのセンター面を挟んだ上下の構造体には、各々同じ数の電子部品が存在し、上下の構造体に存在する電子部品のボディーのＸＹ方向の総面積、総体積を略同一とすることができる。
図１に示すマルチチップモジュールは、３個の電子部品が全て平面方向に並んで内蔵されていたが、図３に示すマルチチップモジュールのように、複数の電子部品が、マルチチップモジュールに対して垂直方向に搭載されている領域（図３の電子部品１Ａ参照）が存在する構成であってもよい。なお、図３において同じマークで示した線分は、マルチチップモジュールの断面方向のセンター面から等距離であることを示す。
図３に示すように、電子部品１Ａ（例えば、各々厚さ０．１ｍｍ）は２段で構成されており、絶縁材料であるシート状のダイボンド材料（例えば、厚さ０．０６ｍｍ）を用いて積層されている。電子部品１Ａの端子１５は、０．０５ｍｍの高さとしているが、当該高さに限定されるものではない。この場合においても、上段の電子部品１Ａのボディーと下段の電子部品１Ａのボディーとは、マルチチップモジュール２０の断面方向におけるセンター面を基準にして略面対称の位置に配置されている。すなわち、マルチチップモジュール２０の断面方向におけるセンター面を挟んで等距離となる仮想面と、上下段の電子部品１Ａのボディーのそれぞれとが重なるように、電子部品１Ａが配置されている。本実施の形態のマルチチップモジュールでは、マルチチップモジュール２０の反りを低減する効果がさらに向上するように、上下段の各電子部品１Ａのボディーの断面方向におけるセンター面が、マルチチップモジュール２０の断面方向におけるセンター面を挟んで等距離となる位置に配置されていることが好ましい。
図１および図３に示すマルチチップモジュール２０では電子部品１Ａ・１Ｂ・１Ｃの厚さは異なっているが、図４に示すマルチチップモジュール２０のように、電子部品１Ａと電子部品１Ｂとが、同じ厚さ（例えば、０．１６ｍｍ）で内蔵されていてもよい。このように同じ厚さの電子部品を内蔵する場合においては、マルチチップモジュールは、以下のような構成となっている。なお、図中の同じマークで示した線分は、マルチチップモジュール２０の断面方向におけるセンター面から互いに等距離であることを示す。
図４に示すように、マルチチップモジュール２０の断面方向におけるセンター面に主要構成材料である電子部品１Ａおよび電子部品１Ｂのボディーが存在する。マルチチップモジュール２０の断面方向のセンター面に電子部品１Ａおよび電子部品１Ｂのボディーが存在することによって、マルチチップモジュール２０の反りを低減することができる。本実施の形態のマルチチップモジュールでは、さらに反り低減効果があるように、例えば、基材３Ａおよび基材３Ｂともに０．１５ｍｍの厚さのものを用い、マルチチップモジュール２０の総厚は０．７ｍｍとしてもよい。また、端子１５の高さの平均値は、電子部品１Ａおよび電子部品１Ｂともに０．１ｍｍとしてもよい。なお、上記具体的な数値は単に一例であって、これらの数値に限定されることはない。端子１５を所望の高さとすることによって、マルチチップモジュール２０の断面方向に対するセンター面と、電子部品１Ａおよび電子部品１Ｂの断面方向に対するセンター面とが重なるように設けられている。また、図４に示す例では基材３Ｂ上には配線９が形成されていないが、上記のように電子部品１Ａおよび電子部品１Ｂと、基材３Ａおよび基材３Ｂとの断面方向における配置を考慮することでマルチチップモジュール２０の反りを低減することができる。
また、図１、図３、図４の構造のように、マルチチップモジュール２０の表裏両面に基材３Ａと基材３Ｂとを設ける場合、もしくは電子部品１Ａ・１Ｂ・１Ｃを挟むように基材３Ａおよび基材３Ｂを配置するような場合は、基材３Ａおよび基材３Ｂに以下の構成を加えることが好ましい。例えば、基材３Ａおよび基材３Ｂの内部、表面（マルチチップモジュールの外部に向かう面）、または対向面（マルチチップモジュールの内部に向かう面）における少なくとも電子部品の搭載領域に、メッシュまたはベタパターンで金属膜を設けることが好ましい。これによって、マルチチップモジュール２０の外部から内部への、または内部から外部への電磁波の影響を遮断することができる。上記メッシュまたはベタパターンは、電子部品のグランド端子と電気的に接続されることが好ましい。さらには、上記メッシュまたはベタパターンは、マルチチップモジュール２０の特定の外部接続端子とも電気的に接続されることが好ましい。また、マルチチップモジュールの反りへの影響を考慮すると以下のような構成にすることが好ましい。上記シールド層は、上部構造体と下部構造体との両方に含まれることが好ましい。また、上記シールド層は、上部構造体と下部構造体とに、各々同じ総数含まれることが、さらに好ましい。また、上記シールド層が施されている基材は、マルチチップモジュールの断面方向におけるセンター面に対して面対称の配置にすることが好ましく、上記シールド層は、マルチチップモジュールの断面方向におけるセンター面に対して面対称の配置とすることがさらに好ましい。また、マルチチップモジュールの断面方向におけるセンター面に対してシールド層の断面方向におけるセンター面を配置すると、なお一層、マルチチップモジュールの反りを低減する効果がある。
上記構成によれば、さらに効果的に電磁波と光とを遮蔽することができる。また、電子部品の発熱によりマルチチップモジュール２０の温度が上昇する場合があるが、メッシュまたはベタパターンで金属膜を設けることによりマルチチップモジュール２０の温度の上昇を抑えることができる。これは熱伝導性の良好な金属膜をメッシュまたはベタパターンで設けることにより熱放散性が向上するためである。
メッシュまたはベタパターンで設けられる金属膜は、製造上、基材３Ａおよび基材３Ｂ上に設けられる配線と同じ材料によって形成されることが好ましい。上記材料としては特に限定されないが、銅であることが好ましい。銅は金属材料の中でも熱放散性が優れた材料である。したがって、マルチチップモジュール２０の温度上昇を抑えることができる。また、電子部品をダイボンド材料で固定する場合には、当該ダイボンド材料中に導電粒子を含有させると熱伝導性を上昇させることができる。さらにはダイボンド材料としては特に限定されないが、導電材料であるハンダなどを用いた金属接合が、熱伝導性向上に効果があるので好ましい。基材３Ａおよび基材３Ｂ上の配線９の最表面が金で形成されている場合（この場合メッシュまたはベタパターンも同様に最表面を金で形成してもよい）は、電子部品がシリコンからなるボディーを有していれば、金−シリコンでの接合が可能である。なお、この場合の基材３Ａおよび基材３Ｂは、セラミック、シリコンなど、高温での接合で変質しないような材料を選択しておくことが好ましい。
〔実施の形態２〕
本実施の形態のマルチチップモジュールについて、図５を用いて説明する。
図５に、本実施の形態のマルチチップモジュールの断面図を示す。図５に示すマルチチップモジュールと図１に示すマルチチップモジュールとの相違点は、３つの基材３Ａ・３Ｂ・３Ｃ（例えば、基材３Ａ・３Ｂ・３Ｃの厚さは、全て０．１５ｍｍ）を用いている点と、配線９（例えば、配線９の厚さは、０．０２ｍｍ）の層数を４層としている点である。また、配線８によって配線９間を電気的に接続している。なお、基材の層数および配線９の層数は特に限定されず、適宜必要な数だけ形成することができる。このとき、マルチチップモジュール２０のセンター面に対して基材３Ａ、３Ｂ、３Ｃ、・・・および電子部品１Ａ、１Ｂ、１Ｃ、・・・のボディーの配置が略面対象となることによって、マルチチップモジュールの反りを低減することができる。
本実施の形態のマルチチップモジュールでは、基材３Ａ、３Ｂおよび３Ｃの断面方向における各センター面が、マルチチップモジュール部品２０の断面方向に対するセンター面４Ａを基準にして面対称の位置となるように配置されている。すなわち、基材３Ｃの断面方向におけるセンター面と、マルチチップモジュール２０（例えば、マルチチップモジュール２０の厚さは、０．６ｍｍ）の断面方向におけるセンター面４Ａとは重なる位置に設けられ、基材３Ａおよび基材３Ｂの断面方向におけるセンター面は、マルチチップモジュール２０の断面方向におけるセンター面４Ａに対して等間隔の配置としている。このためにマルチチップモジュール２０の反りを低減する効果がさらに向上する。
電子部品について、以下に説明する。本実施の形態のマルチチップモジュールでは、マルチチップモジュールに対して垂直な方向に、複数の電子部品１Ａ（例えば、電子部品１Ａの厚さは、０．０７ｍｍ）が搭載されている領域が存在するとともに、単層の電子部品が搭載されている領域も存在する。電子部品１Ｂ（例えば、電子部品１Ｂの厚さは、０．０７ｍｍ）および電子部品１Ｃ（例えば、電子部品１Ｃの厚さは、０．３ｍｍ）は、そのボディーがマルチチップモジュール２０の断面方向におけるセンター面４Ａと重なるように配置されている。また、２つの電子部品１Ａのボディーは、マルチチップモジュール２０のセンター面を基準にして等間隔の仮想面と重なるように配置されている。これによって、マルチチップモジュール２０の反りを低減することができる。
図５では、さらに反りを低減する効果を上げるために、電子部品１Ｂおよび電子部品１Ｃの断面方向におけるセンター面と、マルチチップモジュール２０のセンター面４Ａとが重なるように配置するとともに、さらに２つの電子部品１Ａの断面方向における各センター面は、マルチチップモジュール２０の断面方向におけるセンター面４Ａを挟んで等間隔の位置に配置されていることが好ましい。電子部品１Ｂと電子部品１Ｃとは、ボディーの厚さが異なっている。したがって、電子部品１Ａ・１Ｂ・１Ｃの搭載領域の下方において、絶縁材料である基材の層数と導電材料である配線９（ランド１０・１１）の層数とを変化させることによって、マルチチップモジュールの断面方向におけるセンター面上に電子部品１Ｂおよび電子部品１Ｃのボディーを配置させることができる。例えば、電子部品１Ｂの搭載領域には基材３Ａが１層存在するが、電子部品１Ｃの搭載領域には存在しない。配線９(ランド１０)は、電子部品１Ｂの搭載領域では２層であるが、電子部品１Ｃの搭載領域では１層である。また、下段の電子部品１Ａの搭載領域では、基材は０層、配線は１層であるが、上段の電子部品１Ａの搭載領域では、基材は２層、配線は３層である。以上のようにして、基材の層数と配線の層数を変化させることによって、各電子部品のボディーの位置を調節することができる。なお、上述した具体的な基材および配線の層数は単に一例を示したのみであって、これらに限定されないことは言うまでもない。
本実施の形態のマルチチップモジュールでは、封止樹脂は用いないで、接着材（例えば、接着剤の厚さは、０．０３〜０．０５ｍｍ、ただし接着後は０．０２〜０．０３ｍｍ（配線上ではさらに薄くなる）であることが好ましい。接着剤の厚さは、用いる配線の厚さ、空洞１７・１８部分の厚さ、スペースを考慮して適宜決定することができる）を介して基材３Ａ・３Ｂ・３Ｃ同士を貼り付けることができる。ただし、基材３Ａ・３Ｂ・３Ｃ自体が接着性を有している場合は、接着材を必要としない。例えば、基材３Ａ・３Ｂ・３Ｃとして熱硬化性樹脂を用いる場合は、基材３Ａ、３Ｂおよび３Ｃを完全硬化の状態とはせずに半硬化状態としておくとよい。
電子部品１Ａ・１Ｂ・１Ｃの搭載領域には、空洞１７・１８が存在している。上記空洞１７・１８は、液状樹脂または上記基材を接合する接着剤等によって埋められることが好ましい。上記液状樹脂または接着剤としては特に限定されず、適宜公知の液状樹脂または接着剤を用いればよい。また、マルチチップモジュール２０の表裏に存在する基材３Ａおよび基材３Ｂには、配線９のランド１１が露出しており、当該ランド１１以外は有機膜１２によって覆われている。上記有機膜１２としては特に限定されず、適宜公知の有機膜を形成すればよい。そして、有機膜１２は、ソルダーレジストとして機能する。また、上記有機膜１２の厚さも特に限定されず、ランド１１以外を覆う程度の厚さにすればよい。例えば、有機膜１２は、０．０３ｍｍの程度の厚さに形成されることが好ましい。上記構成によれば、ランド１１を露出するとともに、その他の領域を確実に覆うことができる。
ランド１１には、他の電子部品等を搭載することが可能であって、これによって、マルチチップモジュール２０自体を電子部品の実装用基板として用いることができる。また、マルチチップモジュール２０自体を積層することもできる。このように他の部品をさらに搭載する場合においても、マルチチップモジュール２０の反りが殆どないため、他の部品の搭載性が向上するとともに、搭載後の接続不良を低減することができる。
また、本実施の形態のマルチチップモジュールでは、外部接続端子１６として、実施の形態１と同様にハンダバンプが形成されており、当該外部接続端子１６を介して、他の基板に本実施の形態のマルチチップモジュールを搭載することができる。外部接続端子１６はハンダバンプ以外にも他の導電材料からなるバンプ、リード、ピン、ＡＣＦ、ＡＣＰまたはコネクターなども用いることができ、特に限定されるものではない。
また、マルチチップモジュール２０に用いる基材３Ａ・３Ｂ・３Ｃと、マルチチップモジュール２０を搭載する基板とに略同一の線膨張係数を有するものを用いれば、マルチチップモジュール２０を基板へ搭載した場合の反りを低減することができる。また、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向について、基材３Ａ、基材３Ｂおよび基材３Ｃの線膨張係数が略同じものであってもよい。もちろんＸＹ方向における全方向について線膨張係数が略同じであれば、さらに、マルチチップモジュールの反りを低減する効果がある。マルチチップモジュールを搭載する基板についても同様に、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向かまたは最長幅を有する方向について、基材３Ａ・３Ｂ・３Ｃの線膨張係数と、搭載基板の線膨張係数とが略同じものであってもよい。もちろんＸＹ方向における全方向について、基材３Ａ・３Ｂ・３Ｃの線膨張係数と、搭載基板の線膨張係数とが略同じであれば、さらに、マルチチップモジュールの反りを低減する効果がある。
さらに、マルチチップモジュール２０に用いる基材３Ａ・３Ｂ・３Ｃと、マルチチップモジュール２０を搭載する基板とに略同一の弾性率およびガラス転移温度を有するものを用いれば、マルチチップモジュール２０を基板へ搭載した場合の反りを低減する効果がさらに向上する。弾性率に関しても、マルチチップモジュールのＸＹ方向の全方向について略同一の弾性率を有する基材３Ａ、基材３Ｂおよび基材３Ｃを用いることが好ましいが、線膨張係数の場合と同様に、マルチチップモジュールの平面形状に応じて、マルチチップモジュールの長手方向または最長幅方向について略同一の弾性率を有する基材３Ａ、基材３Ｂおよび基材３Ｃを用いても、マルチチップモジュールの反りを低減する効果がある。マルチチップモジュールを搭載する基板についても同様に、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向かまたは最長幅を有する方向について、基材３Ａ・３Ｂ・３Ｃの弾性率と、搭載基板の弾性率とが略同一であることが好ましい。もちろんＸＹ方向における全方向について、基材３Ａ・３Ｂ・３Ｃの弾性率と、搭載基板の弾性率とが略同一であれば、さらに、マルチチップモジュールの反りを低減する効果がある。
例えば、本実施の形態のマルチチップモジュールでは、マルチチップモジュール２０に用いる基材３Ａ・３Ｂ・３Ｃと、マルチチップモジュール２０を搭載する基板とに、ガラス繊維を布状に仕上げたガラスクロスに液状のエポキシ系の樹脂を含浸させたプリント配線基板（ガラエポ基板）を用いることが好ましい。上記構成によれば、基板へマルチチップモジュール２０を搭載した場合の反りを低減することができる。さらにはマルチチップモジュール２０を搭載する基板のガラスクロスの構成比率を多くするか、または当該基板にシリカフィラーなどを加えることが好ましい。マルチチップモジュール２０には、電子部品１Ａ・１Ｂ・１Ｃが内蔵されており、基材３Ａ・３Ｂ・３Ｃのみの場合よりも、マルチチップモジュール全体の線膨張係数は小さくなる傾向にある。電子部品としてシリコン材料の素子（もしくは素子そのものがボディー）を内蔵している場合は、シリコン材料はガラスもしくはシリカと線膨張係数が比較的近いため、マルチチップモジュール２０を搭載する基板に素子の体積または重量比率分だけガラスクロスまたはシリカフィラーを加えることが好ましい。
また、本実施の形態のマルチチップモジュールでは、基材３Ｃについてもガラスクロスに熱硬化性のエポキシ樹脂を含浸させた基板を用いることが好ましい。対称の位置関係にある基材３Ａおよび基材３Ｂの線膨張係数、弾性率、ガラス転移温度、厚さを略同一にするか、または同じ種類の材料にて形成することによって、マルチチップモジュール２０の反りを低減できる。上記基材３Ｃが複合材料である場合は、各材料の含有比率を略同じにするとさらにマルチチップモジュール２０の反りを低減できる。さらにセンター面と重なる配置の基材３Ｃの線膨張係数、弾性率、ガラス転移温度、または材料を、基材３Ａおよび基材３Ｂと略同一にすることで、内部応力を低減することができる。これによって、各基材間の剥離を防止することができる。
また、基材３Ｃの断面方向におけるセンター面と、マルチチップモジュール２０の断面方向におけるセンター面とが重なるようにした場合は、基材３Ｃが基材３Ａおよび基材３Ｂと上記物性または材料の種類が異なっていても、マルチチップモジュール２０の反りを低減することができる。また、マルチチップモジュール２０のセンター面に基材３Ｃを存在させたが、マルチチップモジュール２０と基材３Ｃとのセンター面同士が重なり合う配置ではない場合には、上述した構成と比較してその効果は低くなるが、マルチチップモジュールの反りを低減することができる。
また、上記基材３Ａ・３Ｂ・３Ｃが同じ種類の材料からなる基材であっても、複数の材料からなる基材である場合には、材料構成比率、含有物質のサイズ、分布なども重要である。例えば、上記基材３Ａ・３Ｂ・３Ｃをガラス繊維や有機繊維などに樹脂（例えば、エポキシ樹脂、シアネート樹脂等）を含浸させて形成した場合には、それらの材料の構成比率、繊維の長さ、繊維の方向、分布状態（布状、不織布状）などによっても、線膨張係数、弾性率および吸水率が異なってくる。したがって、基材３Ａ・３Ｂ・３Ｃの材料の種類以外にも、材料の構成比率、繊維の平均長さ、平均径、分布状態（方向、織布または不織布）が同じであることが好ましい。また繊維以外にフィラーを含有させることもできるが、この場合においても材料の構成比率、フィラーの平均サイズが同じであることが好ましい。
本実施の形態のマルチチップモジュールにおいては、基材３Ａおよび基材３Ｂとして、ガラス繊維を布状に仕上げたガラスクロスに液状のエポキシ系の樹脂を含浸させたプリント配線基板を用いることが好ましい。さらに、上記内容を考慮すれば、基材３Ａ・３Ｂ・３Ｃは以下のような構成であることが好ましい。すなわち、各々の基材３Ａ・３Ｂ・３Ｃに用いる樹脂に対するガラスの構成比率の差は、２０ｗｔ％以下の範囲に抑えることが好ましく、各基材３Ａ・３Ｂ・３Ｃのガラス転移温度の差は２０℃以下の範囲に抑えることが好ましい。基材３Ａ・３Ｂ・３Ｃとしては、高いガラス転移温度を有するものを用いることが好ましい。例えば、ガラス転移温度が、１６０〜１８０℃程度のものを用いることが好ましい。基材３Ａ・３Ｂ・３Ｃの線膨張係数の差は、ガラス転移温度以下ではＸＹ方向の少なくとも一方向において１０ｐｐｍ／℃以下の範囲に抑えることが好ましく、ガラス転移温度以上ではＸＹ方向の少なくとも一方向において１００ｐｐｍ／℃以下の範囲に抑えることが好ましい。また、基材３Ａ・３Ｂ・３Ｃの吸水率の差は、０．２ｗｔ％以下の範囲であることが好ましい。
本実施の形態のマルチチップモジュールでは、配線９（ランド１０、１１）をマルチチップモジュール２０の断面方向におけるセンター面を基準に略面対称の配置とすることで、さらにマルチチップモジュール２０の反りを低減することができる。また、図５に示すように、本実施の形態のマルチチップモジュールでは、各層の配線９（ランド１０、１１）の断面方向におけるセンター面をマルチチップモジュール２０の断面方向におけるセンター面を基準に対称となる配置としているので、さらにマルチチップモジュール２０の反りを低減させることができる（図５の左方に同一マークで示す距離は等しい）。また、各層の配線９の面積率も略同じとすることが好ましい。各層の配線９の面積率の差は、２０％以内に抑えられることが好ましい。
本実施の形態のマルチチップモジュールは、以下のように構成することも可能である。マルチチップモジュール２０の断面方向のセンター面を挟む上下の各構造体は、それぞれ基材３Ａと基材３Ｃ、基材３Ｂと基材３Ｃとを含んでいる。また、上記各構造体はそれぞれ、電子部品１Ｂおよび１Ｃの各々のボディーの半分と、電子部品１Ａのボディーの１個とを含んでいる。したがって上下の各構造体に含まれる電子部品のボディーの数は、３個であって、同じ数となる。また、上記上下の各構造体に含まれる電子部品のボディーのＸＹ方向の総面積は略同一であり、上記上下の各構造体に含まれる電子部品のボディーの総体積も略同一であることが好ましい。上記上下の各構造体に含まれる電子部品のボディーの総面積、総体積の差は、総面積あるいは総体積の大きい方の略２０％以内であることが好ましい。また、上下の各構造体に含まれる各々の電子部品のボディーは、マルチチップモジュールの垂直方向から投影すると重なりあう位置に配置されていることが好ましい。また、マルチチップモジュールの断面方向のセンター面を挟む上下の各構造体は、略同様の構成であることが好ましく、上下の各構造体は、ＸＹ方向の全方向に略同じ線膨張係数を有することが好ましい。マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向について、上部構造体の線膨張係数と下部構造体の線膨張係数とが、略同一あってもよい。当然のことながら、ＸＹ方向における全方向について、上部構造体の線膨張係数と下部構造体の線膨張係数とが略同一であれば、さらに、マルチチップモジュールの反りを低減する効果がある。また、マルチチップモジュール２０を搭載する基板は、マルチチップモジュール２０の上下の構造体よりもガラス繊維、フィラー等を多めに含有させることが好ましい。これによって、上記上下の構造体の線膨張係数と略同じにすることができる。
また、マルチチップモジュール２０を搭載する基板としては特に限定されず、適宜公知の基板を用いることができる。例えば、上記基板は、マルチチップモジュール２０に用いる基材とは全く異なる材料のものであってもよく、その場合は基材３Ａ・３Ｂ・３Ｃ単体の線膨張係数よりも小さな線膨張係数のものであることが好ましい。これによって、マルチチップモジュールを基板へ搭載した後の反りを抑えることができる。また、マルチチップモジュールを搭載する基板についても同様に、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向についてのみ、上部構造体および下部構造体の線膨張係数と搭載基板の線膨張係数とが、略同一であってもよい。もちろんＸＹ方向における全方向について、上部構造体および下部構造体の線膨張係数と搭載基板の線膨張係数とが略同一であれば、さらに、マルチチップモジュールの搭載構造の反りを低減する効果がある。
次いで、本実施の形態のマルチチップモジュールの製造方法について、図６を用いて説明する。
まず、図６（ａ）に示すように、絶縁材料である基材３Ａとして、例えば、ガラスクロスにワニス状の熱硬化性のエポキシ樹脂を含浸させた材料を用い、当該基材３Ａ上に配線９（ランド１０、ランド１１）が形成されたものを準備する。また、ソルダーレジストとして有機膜１２が形成されるとともに、ランド１１に開口部が形成される。また、開口部１３は、例えば、ドリル等を用いて形成することができる。基材３Ａとしては、マルチチップモジュール２０を搭載する基板と線膨張係数、さらには弾性率およびガラス転移温度が略同一のものを用いることが好ましく、さらには、同じ材料からなるものを用いることが好ましい。基材３Ａは、マルチチップモジュールが複数繋がった短冊状またはテープ状などの状態であり、後の工程（図６（ｇ）にて示される工程以降）で切断される。また、基材３Ｂおよび基材３Ｃについても同様に複数のマルチチップモジュールが繋がった形状を有する。ここでは簡略化のため一つのマルチチップモジュールの断面を図示している。
また、シールド層が必要であって、当該シールド層を基材３Ａの表裏どちらかの上に設ける場合には、配線９のパターンを避けて設けるか、または、有機膜１２によって配線９とシールド層とを絶縁することが好ましい。ただし、グランド用の配線９については、シールド層と電気的導通がとられていることが好ましい。シールド層を、基材３Ａにおけるマルチチップモジュールの内側に位置する面上に設ける場合は、当該面上に有機膜１２を設けて、配線９とシールド層とを絶縁してもよい。ただし、この場合は、有機膜１２中の電子部品の端子位置に相当する領域に、配線９と電気的接続を行うための開口部が形成されるとともに、上記有機膜１２によって、電子部品のグランド端子を除く端子と、シールド層との絶縁を確実に行う必要がある。さらに、有機膜１２を基材３Ａの片面上または両面上に２層以上設けてもよい。これによって、配線９とシールド層との絶縁、シールド層と電子部品との絶縁、電子部品の隣接端子間等の絶縁、マルチチップモジュールの外部と内部との絶縁、またはマルチチップモジュールの内部の保護ができる。また、シールド層を基材３Ａの内部（基材３Ａの断面方向の内部）に設けてもよい。
次いで、図６（ｂ）に示すように、配線９（ランド１０）上に電子部品１Ａ・１Ｂ・１Ｃを各々平面方向に並べて搭載する。このとき、基材３Ａ上へ搭載される高さは、各電子部品１Ａ・１Ｂ・１Ｃに応じて各々異なる。電子部品１Ａ（下段）および電子部品１Ｃの下方には基材が０層、配線が１層形成されるが、電子部品１Ｂの下方には基材が１層、配線が２層形成される。
本実施の形態のマルチチップモジュールの製造方法では、上述したような基材や配線の層数を変化させる方法以外の方法によって、電子部品１Ａ・１Ｂ・１Ｃの高さを調節することも可能である。例えば、電子部品１Ａ・１Ｂ・１Ｃの端子１５の高さを変えることによって、電子部品１Ａ・１Ｂ・１Ｃの高さを調節することができる。このとき、例えば、電子部品１Ｃを搭載するランド１１に供給するペースト状ハンダの量を、電子部品１Ａ・１Ｂを搭載するランドに供給するハンダの量と比較して増やすことによって、端子１５の高さを変えることができる。
各ランドにハンダを供給した後、電子部品１Ａ・１Ｂ・１Ｃをマウンターで搭載し、その後、熱処理を行うことによって電気的な接続が形成される。このようにしてマルチチップモジュールの断面方向におけるセンター面に電子部品１Ｂおよび電子部品１Ｃのボディーが存在するように、電子部品１Ｂおよび電子部品１Ｃが配置される。本実施の形態のマルチチップモジュールの製造方法では、さらにマルチチップモジュールの反りを低減させる効果を向上させるために、電子部品１Ｂおよび電子部品１Ｃの各ボディーの断面方向におけるセンター面と、マルチチップモジュールの断面方向におけるセンター面とが重なるように、基材の層数、配線の層数、端子１５高さを調節することが好ましい。上記端子１５の高さは特に限定されないが、例えば、電子部品１Ａと電子部品１Ｂの端子１５は０．０４ｍｍ、電子部品１Ｃの端子１５は０．１ｍｍの高さに調節されることが好ましい。
本実施の形態のマルチチップモジュールの製造方法では、ハンダ材料からなる端子１５を用いたがこれに限定されることはなく、銅バンプ、金バンプ等の導電材料を用いて端子１５を形成してもよい。電気メッキによって所望の高さのバンプを形成する場合は、処理時間か電流密度を変化させることが好ましい。
また、金属細線によってバンプを形成することもできる。当該方法では、ワイヤボンディングの１ｓｔボンディングの要領でバンプを形成する。そして、バンプの高さは、ワイヤ径およびボンディング時の圧力等を変化させることによって所望の高さに調節することができる。
また電子部品１Ａおよび電子部品１Ｂをフェイスアップの様式にて搭載することもできる。この場合はダイボンド材料の厚みを変化させることが好ましい。このとき電子部品１Ａおよび電子部品１Ｂの電気的接続は、ワイヤボンディングによって行うことが好ましい。
次いで、電子部品１Ａ・１Ｂ・１Ｃの端子１５間に液状樹脂（例えば、アンダーフィル材等、図示せず）を注入する。なお、電子部品１Ａおよび電子部品１Ｂをフェイスアップの様式にて搭載する場合は、ボンディングワイヤが保護できるように液状樹脂を滴下することが好ましい。また、必要であれば電子部品１Ａ・１Ｂ・１Ｃを覆うように、液状樹脂を滴下することが好ましい。なお、後で同じ液状樹脂にて空洞１８を埋める場合には、この段階において液状樹脂を完全に硬化させずに、半硬化状態としておいてもよい。一方、空洞１８を液状樹脂で埋めない場合、または異なる樹脂で空洞を埋める場合には、この段階で液状樹脂を完全硬化した方がハンドリングしやすくなるため好ましい。本実施の形態では基材３Ａ・３Ｂ・３Ｃを積層後、空洞１８に、空洞１７の端子間を埋めたものと同じ液状樹脂を注入することが好ましい。これによって、電子部品１Ａ・１Ｂ・１Ｃを外部からの物理的、化学的ダメージから保護することができる。また、端子間（空洞１７）と空洞１８とを埋める樹脂として同じ樹脂を用いることによって、製造工程における樹脂の管理が容易になる。また、上記樹脂として複数種類の樹脂を用いれば、マルチチップモジュール中に物性の異なる樹脂間の境界面ができる。物性の異なる樹脂間の境界面は剥離しやすいので、物理的、化学的ダメージが少しでも加えられれば、上記境界面は剥離してしまう。しかしながら、上記樹脂として同じ樹脂を用いれば、境界面の剥離を低減することができる。空洞を樹脂で埋める場合は、液状樹脂を空洞に導く経路（図示せず）と、空洞のエアを抜くための経路(図示せず)とを設けることが好ましい。これによって、空洞内の樹脂のボイドを低減することができる。
次いで、図６（ｃ）に示すように、基材３Ｃとして、基材３Ａと略同一の線膨張係数を有する基材を準備する。マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向についてのみ、基材３Ｃの線膨張係数と基材３Ａの線膨張係数とを略同一とするだけでも、マルチチップモジュールの反りを低減する効果がある。本実施の形態では、さらにマルチチップモジュールの反りを低減させるために、ＸＹ方向の全方向について線膨張係数が略同一である基材３Ｃおよび基材３Ａを用いることが好ましい。上記基材３Ｃとしては、基材３Ａと略同一の弾性率およびガラス転移温度を有するものであることが更に好ましく、基材３Ａと同じ種類の材料のものであることがさらに好ましい。基材３Ｃには、配線９（ランド１０）と、電子部品１Ｂおよび電子部品１Ｃの領域に開口部１３と、接着材１９とが形成される。弾性率に関しても、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向についてのみ、基材３Ｃの弾性率と基材３Ａの弾性率とを略同一とするだけでも、マルチチップモジュールの反りを低減する効果がある。本実施の形態では、さらにマルチチップモジュールの反りを低減させるために、ＸＹ方向の全方向について弾性率が略同一である基材３Ｃおよび基材３Ａを用いることが好ましい。
また、シールド層が必要であり、当該シールド層を基材３Ｃの配線形成面上に設ける場合は、配線９のパターンを避けてシールド層を設けるか、または、有機膜１２によって配線９とシールド層とが絶縁されるようにシールド層を設けることが好ましい。このとき、有機膜１２中の電子部品の端子位置に相当する領域に、配線９と電気的接続を行うための開口部が形成されるとともに、上記有機膜１２によって、電子部品のグランド端子を除く端子と、シールド層との絶縁を確実に行う必要がある。このとき、グランド用の配線９については、シールド層と電気的導通がとられていることが好ましい。また、シールド層は、グランド端子と接続されるランド１１を除くランド１１（または外部端子１６）から絶縁されている必要がある。なお、グランド端子と接続されるランド１１またはグランド用の外部端子１６は、シールド層と電気的導通がとられていることが好ましい。
シールド層を基材３Ｃの接着剤側の面上に設ける場合は、シールド層を、基材３Ｃと接着剤１９との間に形成しておくことが好ましい。接着剤１９と基材３Ｃとの密着性を向上させるために、さらに、シールド層と接着剤１９との間に有機膜１２を設けることが好ましい。さらに、有機膜１２を基材３Ｃの片面上または両面上に２層以上設けてもよい。これによって、配線９とシールド層との絶縁、シールド層と電子部品との絶縁、電子部品の隣接端子間等の絶縁を可能にする。また、シールド層を基材３Ａの内部（基材３Ａの断面方向の内部）に設けてもよい。マルチチップモジュール２０の下部構造体に含まれる基材３Ａ上にシールド層を設ける場合は、マルチチップモジュール２０の断面方向におけるセンター面に位置する基材３Ｃは、当該基材３Ｃ上に設けられるシールド層が上部構造体中に存在するように設けられる方が、マルチチップモジュール２０の反りを低減する上で効果がある。逆に、基材３Ａと面対称な配置にある上部構造体に含まれる基材３Ｂにシールド層を設ける場合は、マルチチップモジュール２０の断面方向におけるセンター面に位置する基材３Ｃは、当該基材３Ｃ上に設けられるシールド層が下部構造体中に存在するように設けられる方が、マルチチップモジュール２０の反りを低減する上で効果がある。また、上部構造体に含まれる基材３Ｂ上と、当該基材３Ｂと面対称配置であって、かつ下部構造体に含まれる基材３Ａ上との両方にシールド層を設ける場合には、基材３Ｃにシールド層を設ける必要はない。ただし、マルチチップモジュールの内部で電磁界的または光学的シールドを必要とする場合には、基材３Ｃ上にシールド層を設けることが好ましい。この場合、基材３Ｃの内部にシールド層を設けるとともに、シールド層をマルチチップモジュール２０の断面方向におけるセンター面と重なるように設ければ、さらにマルチチップモジュール２０の反りを抑制する効果がある。さらに、マルチチップモジュールの２０の断面方向におけるセンター面と、基材３Ｃのシールド層の断面方向におけるセンター面とを一致させれば、なお一層、マルチチップモジュールの反りを低減する効果が得られる。
上記接着材１９により、基板３Ｃと基板３Ａとの接着を行うことができる。また、電子部品１Ａ・１Ｂ・１Ｃの表面を上記液状樹脂の替わりに、接着剤１９によって覆ってもよい。また、上記接着材１９は必ずしも必要であるわけではない。例えば、基材３Ａ、基材３Ｃ、または基材３Ａおよび基材３Ｃが半硬化状態であれば、接着剤１９を使用しなくても、熱圧着によって基材３Ａと基材３Ｃとを貼り付けることができる。また、この時点においては仮の接着であってもよい。基材３Ａ・３Ｂ・３Ｃの全てを積層後、本接着を行ってもよい。
上記基材３Ｃは、マルチチップモジュールの断面方向におけるセンター面に存在するように配置される。さらに、マルチチップモジュールの断面方向におけるセンター面と、基材３Ｃの断面方向におけるセンター面とを重ね合わせるように配置すると、マルチチップモジュールの反りを更に低減することができる。
次いで、図６（ｄ）に示すように、基材３Ｃのランド１０上にさらに電子部品１Ａを搭載する。その後、電子部品１Ａの端子１５間（空洞１７）に、アンダーフィル材等の液状樹脂を注入する。このとき、図６（ｂ）と同様に上記液状樹脂は完全硬化状態ではなく、半硬化状態でもよい。必要であれば電子部品１Ａを覆うように液状樹脂を滴下することが好ましい。また、先に述べたように基材３Ａ・３Ｂ・３Ｃを積層後、液状樹脂を注入することが好ましい。このとき上下段に搭載された各電子部品１Ａのボディーの断面方向における各センター面が、マルチチップモジュールの断面方向におけるセンター面を基準に面対称の位置に配置されることが好ましい。
次いで、図６（ｅ）・（ｆ）に示すように、基材３Ｂが貼り付けられる。基材３Ｂは、基材３Ｃと同様に、基材３Ａと同じ線膨張係数のものであることが好ましい。マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向についてのみ、基材３Ｂの線膨張係数と基材３Ａの線膨張係数とを略同一とするだけでも、マルチチップモジュールの反りを低減する効果がある。本実施の形態では、さらにマルチチップモジュールの反りを低減させるために、ＸＹ方向の全方向について線膨張係数が略同一である基材３Ｂおよび基材３Ａを用いることが好ましい。さらに、基材３Ｂは、基材３Ａと略同一の弾性率およびガラス転移温度のものであることがより好ましく、さらには基材３Ａと同じ種類の材料のものであることが最も好ましい。基材３Ｂには、配線９（ランド１１）と、電子部品１Ａおよび電子部品１Ｃの領域に開口部１３と、接着材１９と、ソルダーレジストとして有機膜１２とが形成されている。なお、弾性率に関しても、マルチチップモジュールの平面形状が細長いかまたは歪な形状である場合には、マルチチップモジュールの長手方向または最長幅を有する方向についてのみ、基材３Ｂの弾性率と基材３Ａの弾性率とを略同一とするだけでも、マルチチップモジュールの反りを低減する効果がある。本実施の形態では、さらにマルチチップモジュールの反りを低減させるために、ＸＹ方向の全方向について弾性率が略同一である基材３Ｂおよび基材３Ａを用いることが好ましい。
また、シールド層が必要な場合は、配線９のパターンを避けて上記シールド層を設けるか、または有機膜１２によって配線９とシールド層とを絶縁することが好ましい。ただし、グランド用の配線９については、シールド層と電気的導通がとられていることが好ましい。さらに、有機膜１２を基材３Ａの片面上または両面上に２層以上設けてもよい。これによって、配線９とシールド層との絶縁、シールド層と電子部品との絶縁、電子部品の隣接端子間等の絶縁、マルチチップモジュールの外部と内部との絶縁、またはマルチチップモジュールの内部の保護ができる。また、シールド層を、基材３Ｂの内部（基材３Ｂの断面方向の内部）に設けてもよい。ただし、基材３Ｂに設けるシールド層は、基材３Ａに設けるシールド層の層数と同じにすれば、マルチチップモジュールの反りを、より抑制することができる。また、基材３Ｂに設けるシールド層は、基材３Ａに設けるシールド層の配置と面対称の配置にすれば、より一層、マルチチップモジュールの反りを抑制することができる。
接着材１９は、電子部品１Ａ・１Ｂ・１Ｃの表面を上記液状樹脂の代わりに覆ってもよい。また、上記接着材１９は、必ずしも必要であるわけではなく、基材３Ｂ若しくは基材３Ｃ（および基材３Ａ）、または基材３Ｂおよび基材３Ｃ（および基材３Ａ）が半硬化状態であれば、基材３Ｂと基材３Ｃとを熱圧着によって貼り付けることができる。熱圧着の際には、マルチチップモジュールが所望の厚さとなるように、金型、治具またはロール等の間隔を調節しておくとよい。このとき、基材３Ａと基材３Ｂとは、マルチチップモジュールの断面方向におけるセンター面を基準に略面対称とように配置されることが好ましい。なお、このとき基材３Ａと基材３Ｂとは、それぞれ、マルチチップモジュールの表面または裏面に配置されている。さらに、基材３Ａおよび基材３Ｂの断面方向におけるセンター面が、マルチチップモジュールの断面方向におけるセンター面を基準に面対称となる位置に配置すれば、さらにマルチチップモジュールの反りを低減することができる。
次いで、図６（ｇ）に示すように、外部接続端子１６が形成される。上記外部接続端子１６の形成方法は特に限定されず、適宜公知の方法によって形成することができる。例えば、実施の形態１と同様に、ボール搭載法または印刷法等によって、ハンダバンプをランド１１上に形成してもよい。
外部接続端子１６としては、バンプ以外の端子を用いてもよく、例えば、リード、ピン、ＡＣＦ、ＡＣＰ、コネクターなどによって外部に接続することもできる。なお、以上の工程が終了した後、短冊状またはテープ状の基材を切断することによって、個々のマルチチップモジュールが完成する。このようにして完成したマルチチップモジュールは、断面方向におけるセンター面に対象となるように電子部品１Ａ・１Ｂ・１Ｃのボディーが配置されている。その結果、マルチチップモジュールの断面方向におけるセンター面を挟んだ上下の各構造体には、それぞれ、電子部品１Ｂおよび電子部品１Ｃのボディーの半分と、電子部品１Ａのボディーの１個とが存在することになる。さらに、上記上下の各構造体に含まれる電子部品１Ａ・１Ｂ・１Ｃの各ボディーの平面方向のトータルの面積、さらには体積も略同一となっている。
また、本実施の形態のマルチチップモジュールのように、基材３Ａと基材３Ｂとが、それぞれ、マルチチップモジュールの表面または裏面に配置されている場合、もしくは、電子部品１Ａ・１Ｂ・１Ｃを挟むように基材３Ａ・３Ｂ・３Ｃが配置されている場合には、基材３Ａおよび基材３Ｂ（さらには基材３Ｃ）に、以下の構成を加えることが好ましい。
例えば、基材３Ａおよび基材３Ｂの内部、表面、または裏面の少なくとも電子部品の搭載領域に、メッシュまたはベタパターンで金属膜を設けることが好ましい。これによって、マルチチップモジュールの外部から内部への電磁波、内部から外部への電磁波、または内部の電子部品間の電磁波と、外部から内部への光、または内部の電子部品間の光（電子部品として発光素子を用いる場合）の影響を遮断することができる。上記メッシュまたはベタパターンは、電子部品のグランド端子と電気的に接続されることが好ましい。さらには、上記メッシュまたはベタパターンは、マルチチップモジュールの特定の外部接続端子とも電気的に接続されることが好ましい。電子部品の発熱によりマルチチップモジュールの温度が上昇する場合があるが、メッシュまたはベタパターンの金属膜を設けることにより、マルチチップモジュールの温度上昇を抑えることができる。
メッシュまたはベタパターンの金属膜は、製造上、基材３Ａ・３Ｂ・３Ｃ上に設けられる配線と同じ材料によって形成されることが好ましい。上記材料としては特に限定されないが、銅であることが好ましい。また、マルチチップモジュールの反りを低減させるためには以下のような構成であることが好ましい。上記シールド層は、上部構造体と下部構造体に含まれることが好ましい。さらに、上記シールド層は、上部構造体と下部構造体との両方に、各々同じ総数含まれることが、さらに好ましい。また、上記シールド層が施されている基材は、マルチチップモジュールの断面方向におけるセンター面に対して面対称の配置されることがさらに好ましい。また、上記シールド層は、マルチチップモジュールの断面方向におけるセンター面に対して面対称となるように配置することが好ましく、マルチチップモジュールの断面方向におけるセンター面に対してシールド層の断面方向におけるセンター面が重なるように配置すれば、なお一層、マルチチップモジュールの反りを低減することができる。また、電子部品をダイボンド材料で固定する場合には、当該ダイボンド材料として、樹脂中に導電粒子を含有させることが好ましい。上記構成によれば、熱伝導性を上昇させることができる。さらにはダイボンド材料としては特に限定されないが、導電材料であるハンダなどを用いた金属接合が、熱伝導性を向上させることができるので好ましい。また、基材３Ａ・３Ｂ・３Ｃ上の配線９の最表面が金で形成されている場合（この場合メッシュまたはベタパターンの金属膜も同様に最表面を金で形成してもよい）、電子部品がシリコンからなるボディーを有していれば、金−シリコンでの接合が可能である。なお、この場合の基材３Ａ・３Ｂ・３Ｃは、セラミック、シリコンなど、高温での接合で変質しないような材料を選択しておくことが好ましい。
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
以上のように、本発明では、マルチチップモジュール内の各構成の配置をマルチチップモジュールの断面方向におけるセンター面に対して略面対称な配置とすることによって、マルチチップを反らす力を互いに打ち消しあっている。
また、以上のように、本発明では、マルチチップモジュールの断面方向のセンター面を挟む上部構造体および下部構造体が、共に前記構成材料として基材および電子部品を含んでいることによって、温度変化による上記上部構造体および上記下部構造体の平面方向の伸縮が同一方向に略同じになっている。
その結果、マルチチップモジュールや当該マルチチップモジュールを搭載した搭載構造の反りを低減することが可能となる。そのため、本発明は、各種マルチチップモジュールおよびマルチチップモジュール搭載構造や、その部品を製造する分野に利用することができる。
本発明におけるマルチチップモジュールの実施の一形態を示す断面図である。 上記マルチチップモジュールの、各製造工程における断面図である。 本発明におけるマルチチップモジュールの他の実施の形態を示す断面図である。 本発明におけるマルチチップモジュールのさらに他の実施の形態を示す断面図である。 本発明におけるマルチチップモジュールのさらに他の実施の形態を示す断面図である。 上記マルチチップモジュールの、各製造工程における断面図である。 電子部品のボディーを略面対称な配置とするために導電材料および絶縁材料を設けた、本発明のマルチチップモジュールの断面図である。 本願発明の思想を説明するための、マルチチップモジュールの断面図である。 本発明におけるマルチチップモジュールの、長手方向および最長幅方向を示す模式図である。 従来の他のマルチチップモジュールを示す断面図である。
符号の説明
１Ａ・１Ｂ・１Ｃ・１Ｄ・１Ｅ 電子部品
１Ｆ・１Ｇ・１Ｈ・１Ｉ・１Ｊ 電子部品
３Ａ・３Ｂ・３Ｃ 基材
４Ａ マルチチップモジュールの断面方向に対するセンター面
４Ｂ・４Ｃ 仮想面
５ 封止樹脂
８・９ 配線
１０・１１ ランド
１２ 有機膜
１３ 開口部
１４ ダイボンド材料
１５ 端子
１６ 外部接続端子
１７・１８ 空洞
１９ 接着材
２０ マルチチップモジュール

Claims (50)

  1. 構成材料が内蔵されたマルチチップモジュールにおいて、
    前記マルチチップモジュールの断面方向のセンター面を基準にして、同じ種類の構成材料同士が面対称となる配置で設けられていることを特徴とするマルチチップモジュール。
  2. 前記構成材料は、該構成材料の断面方向のセンター面が、前記マルチチップモジュールの断面方向のセンター面を基準として、面対称となる配置で設けられていることを特徴とする請求項１に記載のマルチチップモジュール。
  3. 前記構成材料の少なくとも１つは、該構成材料の断面方向のセンター面と、前記マルチチップモジュールの断面方向のセンター面とが重なるように設けられていることを特徴とする請求項１または２に記載のマルチチップモジュール。
  4. 前記構成材料は、電子部品、基材および配線のうちの少なくとも１つであることを特徴とする請求項１〜３の何れか１項に記載のマルチチップモジュール。
  5. 前記面対称に配置された基材は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とする請求項４に記載のマルチチップモジュール。
  6. 前記面対称に配置された基材は、互いに略同一の弾性率およびガラス転移温度を有することを特徴とする請求項５に記載のマルチチップモジュール。
  7. 前記面対称に配置された基材は、互いに同一の材料からなる基材であることを特徴とする請求項６に記載のマルチチップモジュール。
  8. 前記面対称に配置された基材は、有機材料または無機材料からなる繊維または粒子を含んだ樹脂からなり、
    前記面対称に配置された基材は、互いに前記繊維または粒子の含有比率が略同一であることを特徴とする請求項４〜７の何れか１項に記載のマルチチップモジュール。
  9. 前記基材上または前記基材中には、シールド層が設けられていることを特徴とする請求項４〜８の何れか１項に記載のマルチチップモジュール。
  10. 前記シールド層は、前記マルチチップモジュールの断面方向のセンター面を基準にして、面対称となる配置で設けられていることを特徴とする請求項９に記載のマルチチップモジュール。
  11. 前記面対称に配置された配線は、互いに面積が略同一であることを特徴とする請求項４〜１０の何れか１項に記載のマルチチップモジュール。
  12. 前記電子部品は、絶縁材料および導電材料のうち少なくとも一方を介して、前記基材に接続されていることを特徴とする請求項４〜１１の何れか１項に記載のマルチチップモジュール。
  13. 前記基材および配線のうち少なくとも一方の層数を調節することによって、前記電子部品のマルチチップモジュール内における位置を規定することを特徴とする請求項４〜１２の何れか１項に記載のマルチチップモジュール。
  14. 請求項１〜１３の何れか１項に記載のマルチチップモジュールを基板上に搭載してなるマルチチップモジュールの搭載構造であって、
    前記基材および前記基板の線膨張係数が、略同一であることを特徴とするマルチチップモジュールの搭載構造。
  15. 前記基材および前記基板が、同じ材料からなることを特徴とする請求項１４に記載のマルチチップモジュールの搭載構造。
  16. 構成材料が内蔵されたマルチチップモジュールにおいて、
    前記マルチチップモジュールの断面方向のセンター面を挟む上部構造体および下部構造体は、共に前記構成材料として基材および電子部品を含んでいることを特徴とするマルチチップモジュール。
  17. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品の数は、同一であることを特徴とする請求項１６に記載のマルチチップモジュール。
  18. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総表面積は、略同一であることを特徴とする請求項１６または１７に記載のマルチチップモジュール。
  19. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総体積は、略同一であることを特徴とする請求項１６〜１８の何れか１項に記載のマルチチップモジュール。
  20. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されていることを特徴とする請求項１６〜１９の何れか１項に記載のマルチチップモジュール。
  21. 前記上部構造体および下部構造体は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とする請求項１６〜２０に記載のマルチチップモジュール。
  22. 前記基材は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられている請求項１６〜２１の何れか１項に記載のマルチチップモジュール。
  23. 前記基材上または前記基材中には、シールド層が設けられていることを特徴とする請求項１６〜２２の何れか１項に記載のマルチチップモジュール。
  24. 前記シールド層は、前記上部構造体および下部構造体のそれぞれに含まれていることを特徴とする請求項２３に記載のマルチチップモジュール。
  25. 前記上部構造体中に含まれる前記シールド層の層数と、前記下部構造体中に含まれる前記シールド層の層数とが、同一であることを特徴とする請求項２４に記載のマルチチップモジュール。
  26. 前記シールド層は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられている請求項２４に記載のマルチチップモジュール。
  27. 請求項１６〜２６の何れか１項に記載のマルチチップモジュールを基板上に搭載してなるマルチチップモジュールの搭載構造であって、
    前記上部構造体、下部構造体および基板は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とするマルチチップモジュールの搭載構造。
  28. 構成材料が内蔵されたマルチチップモジュールの製造方法において、
    前記マルチチップモジュールの断面方向のセンター面を基準にして、同じ種類の構成材料同士が略面対称となる配置で設けられる工程を有することを特徴とするマルチチップモジュールの製造方法。
  29. 前記構成材料は、該構成材料の断面方向のセンター面が、前記マルチチップモジュールの断面方向のセンター面を基準として、面対称となる配置で設けられることを特徴とする請求項２８に記載のマルチチップモジュールの製造方法。
  30. 前記構成材料の少なくとも１つは、該構成材料の断面方向のセンター面と、前記マルチチップモジュールの断面方向のセンター面とが重なるように設けられることを特徴とする請求項２８または２９に記載のマルチチップモジュールの製造方法。
  31. 前記構成材料は、電子部品、基材および配線のうちの少なくとも１つであることを特徴とする請求項２８〜３０の何れか１項に記載のマルチチップモジュールの製造方法。
  32. 前記電子部品は、絶縁材料および導電材料のうち少なくとも一方を介して、前記基材に接続されていることを特徴とする請求項３１に記載のマルチチップモジュールの製造方法。
  33. 前記基材は、少なくとも、マルチチップモジュールの表面および裏面の両面に形成されることを特徴とする請求項３１または３２に記載のマルチチップモジュールの製造方法。
  34. 前記基材上または前記基材中には、シールド層が設けられていることを特徴とする請求項３１〜３３の何れか１項に記載のマルチチップモジュールの製造方法。
  35. 前記シールド層は、前記マルチチップモジュールの断面方向のセンター面を基準にして、面対称となる配置で設けられていることを特徴とする請求項３４に記載のマルチチップモジュールの製造方法。
  36. 構成材料が内蔵されたマルチチップモジュールの製造方法において、
    前記マルチチップモジュールの断面方向を挟む上部構造体および下部構造体の中に、共に、前記構成材料として基材および電子部品を形成する工程を有することを特徴とするマルチチップモジュールの製造方法。
  37. 前記上部構造体および下部構造体のそれぞれに含まれる上記電子部品の数は、同一であることを特徴とする請求項３６に記載のマルチチップモジュールの製造方法。
  38. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総表面積は、略同一であることを特徴とする請求項３６または３７に記載のマルチチップモジュールの製造方法。
  39. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品の総体積は、略同一であることを特徴とする請求項３６〜３８の何れか１項に記載のマルチチップモジュールの製造方法。
  40. 前記上部構造体および下部構造体のそれぞれに含まれる電子部品は、マルチチップモジュールを垂直方向からみた場合、重なるように配置されていることを特徴とする請求項３６〜３９の何れか１項に記載のマルチチップモジュールの製造方法。
  41. 前記上部構造体および下部構造体は、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とする請求項３６〜４０の何れか１項に記載のマルチチップモジュールの製造方法。
  42. 前記基材は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられている請求項３６〜４１の何れか１項に記載のマルチチップモジュールの製造方法。
  43. 前記基材上または前記基材中には、シールド層が設けられていることを特徴とする請求項３６〜４２の何れか１項に記載のマルチチップモジュールの製造方法。
  44. 前記シールド層は、前記上部構造体および下部構造体のそれぞれに含まれていることを特徴とする請求項４３に記載のマルチチップモジュールの製造方法。
  45. 前記上部構造体中に含まれる前記シールド層の層数と、前記下部構造体中に含まれる前記シールド層の層数とが、同一であることを特徴とする請求項４４に記載のマルチチップモジュールの製造方法。
  46. 前記シールド層は、マルチチップモジュールの断面方向におけるセンター面を基準として、面対称となる配置で設けられている請求項４４に記載のマルチチップモジュールの製造方法。
  47. 前記上部構造体および下部構造体のそれぞれに設けられる基材は、互いに同一の材料からなる基材であることを特徴とする請求項３６に記載のマルチチップモジュールの製造方法。
  48. 請求項３１〜４７の何れか１項に記載のマルチチップモジュールの製造方法を含む、マルチチップモジュールの搭載構造の製造方法であって、
    マルチチップモジュールを基板上に搭載する工程を含み、
    前記基材および前記基板が、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とするマルチチップモジュールの搭載構造の製造方法。
  49. 前記基材および前記基板が、同じ材料からなることを特徴とする請求項４８に記載のマルチチップモジュールの搭載構造の製造方法。
  50. 請求項３６〜４７の何れか１項に記載のマルチチップモジュールの製造方法を含む、マルチチップモジュールの搭載構造の製造方法であって、
    マルチチップモジュールを基板上に搭載する工程を含み、
    前記上部構造体、下部構造体および基板が、少なくともマルチチップモジュールの平面における最長幅を有する方向について略同一の線膨張係数を有することを特徴とするマルチチップモジュールの搭載構造の製造方法。
JP2006345015A 2006-12-21 2006-12-21 マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法 Pending JP2008159718A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006345015A JP2008159718A (ja) 2006-12-21 2006-12-21 マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
US11/960,042 US20080150096A1 (en) 2006-12-21 2007-12-19 Multi-chip module, manufacturing method thereof, mounting structure of multi-chip module, and manufacturing method of mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345015A JP2008159718A (ja) 2006-12-21 2006-12-21 マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008159718A true JP2008159718A (ja) 2008-07-10

Family

ID=39541644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345015A Pending JP2008159718A (ja) 2006-12-21 2006-12-21 マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法

Country Status (2)

Country Link
US (1) US20080150096A1 (ja)
JP (1) JP2008159718A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860215B2 (en) 2011-08-24 2014-10-14 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
JP2017204494A (ja) * 2016-05-09 2017-11-16 オリンパス株式会社 医療機器用電子基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029492A1 (en) * 2008-09-15 2010-03-18 Nxp B.V. Method of manufacturing a plurality of ics and transponders
DE202009009087U1 (de) * 2009-07-01 2010-12-09 Aizo Ag Deutschland Eingebetteter Sandwich-Hybridschaltkreis
US8952533B2 (en) 2012-09-10 2015-02-10 Futurewei Technologies, Inc. Devices and methods for 2.5D interposers
US9941229B2 (en) * 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
US11646253B2 (en) * 2018-04-02 2023-05-09 Intel Corporation Ball interconnect structures for surface mount components

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905571A (en) * 1995-08-30 1999-05-18 Sandia Corporation Optical apparatus for forming correlation spectrometers and optical processors
US6522404B2 (en) * 1998-04-29 2003-02-18 Agilent Technologies, Inc. Grating based communication switching
US6724125B2 (en) * 1999-03-30 2004-04-20 Massachusetts Institute Of Technology Methods and apparatus for diffractive optical processing using an actuatable structure
US6636306B2 (en) * 2000-01-07 2003-10-21 Exfo Electro-Optical Engineering Inc. Optical spectrum analyzer
GB2360628A (en) * 2000-03-25 2001-09-26 Marconi Comm Ltd A stabilised radiation source
DE20006642U1 (de) * 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US6690467B1 (en) * 2000-05-05 2004-02-10 Pe Corporation Optical system and method for optically analyzing light from a sample
AU2001286385A1 (en) * 2000-05-15 2001-11-26 Corning Incorporated Optical networking devices and methods for optical networks with increased transparency
SE0001992L (sv) * 2000-05-29 2001-11-30 Forskarpatent I Vaest Ab Metod för läges- och/eller vinkelmätning baserad på kombination av fasgitter erhållen genom avbildning
US6620333B2 (en) * 2000-10-23 2003-09-16 The Regents Of The University Of California CO2 laser and plasma microjet process for improving laser optics
US6833542B2 (en) * 2000-11-13 2004-12-21 Genoptix, Inc. Method for sorting particles
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US20020105725A1 (en) * 2000-12-18 2002-08-08 Sweatt William C. Electrically-programmable optical processor with enhanced resolution
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US20020167695A1 (en) * 2001-03-02 2002-11-14 Senturia Stephen D. Methods and apparatus for diffractive optical processing using an actuatable structure
JP2002267952A (ja) * 2001-03-09 2002-09-18 Ando Electric Co Ltd 波長モニタ付チューナブルフィルタ
US20020191913A1 (en) * 2001-06-08 2002-12-19 Honeywell International Inc. Apparatus and method for processing light
JPWO2003004982A1 (ja) * 2001-07-05 2004-10-28 浜松ホトニクス株式会社 分光装置
US20030039008A1 (en) * 2001-08-27 2003-02-27 Michael Davies Optical grating for coarse wavelength division multiplexing (CWDM) applications
US7046410B2 (en) * 2001-10-11 2006-05-16 Polychromix, Inc. Actuatable diffractive optical processor
US6661513B1 (en) * 2001-11-21 2003-12-09 Roygbiv, Llc Refractive-diffractive spectrometer
US20030128419A1 (en) * 2002-01-09 2003-07-10 Alaruri Sami D. Stability of a fiber amplifier by eliminating optical feedback into its pumb light sources
JP4151271B2 (ja) * 2002-01-24 2008-09-17 株式会社ニコン 分光装置
DE50208089D1 (de) * 2002-02-13 2006-10-19 Fraunhofer Ges Forschung Spektrometer
EP1474666B1 (de) * 2002-02-13 2007-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Quasi-statische auslenkungsvorrichtung für spektrometer
US7162164B2 (en) * 2002-06-17 2007-01-09 Alcatel Optical vestigial sideband transmitter/receiver
US7001413B2 (en) * 2002-07-03 2006-02-21 Life Support Technologies, Inc. Methods and apparatus for light therapy
AU2002319950A1 (en) * 2002-07-12 2004-02-02 River Diagnostics B.V. Optical spectrometer
AU2003264540A1 (en) * 2002-09-20 2004-04-08 National Institute Of Advanced Industrial Science And Technology Spectrometer using diffraction lattice
US7162113B2 (en) * 2002-10-08 2007-01-09 Infinera Corporation Deployment of electro-optic amplitude varying elements (AVEs) and electro-optic multi-functional elements (MFEs) in photonic integrated circuits (PICs)
US7106441B2 (en) * 2002-10-28 2006-09-12 Xerox Corporation Structure and method for a microelectromechanic cylindrical reflective diffraction grating spectrophotometer
US6993057B2 (en) * 2002-11-26 2006-01-31 Intel Corporation Coarse spectrometer with a grating
US6853449B2 (en) * 2003-01-28 2005-02-08 Honeywell International Inc. Programmable diffraction grating sensor
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
EP1619678B1 (en) * 2003-04-25 2011-03-23 Asahi Glass Company Ltd. Diffraction element and optical head device
US7262845B2 (en) * 2003-05-27 2007-08-28 Wayne State University Diffractive imaging spectrometer
US20050002677A1 (en) * 2003-07-03 2005-01-06 Polychromix, Inc. Methods and apparatus for monitoring the strength of carriers in an optical communication system
US6922240B2 (en) * 2003-08-21 2005-07-26 The Regents Of The University Of California Compact refractive imaging spectrometer utilizing immersed gratings
US7006217B2 (en) * 2003-09-09 2006-02-28 The Regents Of The University Of California Compact catadioptric imaging spectrometer utilizing immersed gratings
US6977727B2 (en) * 2003-10-06 2005-12-20 The Regents Of The University Of California Compact imaging spectrometer utilizing immersed gratings
US7016037B2 (en) * 2003-10-06 2006-03-21 The Regents Of The University Of California Imaging spectrometer utilizing immersed gratings with accessible entrance slit
US6980295B2 (en) * 2003-10-06 2005-12-27 The Regents Of The University Of California Compact catadioptric imaging spectrometer utilizing reflective grating
US7196789B2 (en) * 2003-10-15 2007-03-27 Polychromix Corporation Light processor providing wavelength control and method for same
JP2005127943A (ja) * 2003-10-27 2005-05-19 Hitachi Ltd 光計測装置及び分光装置
WO2005047647A1 (en) * 2003-11-10 2005-05-26 Baker Hughes Incorporated A method and apparatus for a downhole spectrometer based on electronically tunable optical filters
US6985226B2 (en) * 2004-05-11 2006-01-10 The Regents Of The University Of California Compact imaging spectrometer utilizing an immersed grating and anamorphic mirror
US7016038B2 (en) * 2004-08-17 2006-03-21 The Regents Of The University Of California Compact imaging spectrometer utilizing immersed gratings
US7239386B2 (en) * 2004-08-17 2007-07-03 The Regents Of The University Of California Compact imaging spectrometer utilizing immersed gratings
JP4640577B2 (ja) * 2004-11-12 2011-03-02 横河電機株式会社 光スペクトラムアナライザ
US20060132768A1 (en) * 2004-12-22 2006-06-22 Chroma Ate Inc. Optical spectrometer
US7369730B2 (en) * 2004-12-23 2008-05-06 Baker Hughes Incorporated Random refractive index modulated optical fibers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860215B2 (en) 2011-08-24 2014-10-14 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
JP2017204494A (ja) * 2016-05-09 2017-11-16 オリンパス株式会社 医療機器用電子基板

Also Published As

Publication number Publication date
US20080150096A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
TWI452661B (zh) 線路直接連接晶片之封裝結構
KR100868419B1 (ko) 반도체장치 및 그 제조방법
TWI520283B (zh) 加強扇出晶圓級封裝
US8796561B1 (en) Fan out build up substrate stackable package and method
US20100261311A1 (en) Method of manufacturing a semiconductor device
CN106328607B (zh) 半导体器件及其制造方法
US9355966B2 (en) Substrate warpage control using external frame stiffener
JP2010010301A (ja) 半導体装置及びその製造方法
JPWO2014112167A1 (ja) モジュールおよびその製造方法
TWI587415B (zh) 半導體裝置之製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012147032A (ja) 基板の製造方法
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
CN109427725B (zh) 中介基板及其制法
JP2967080B1 (ja) 半導体装置の実装体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119