JP5201271B2 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5201271B2 JP5201271B2 JP2011535427A JP2011535427A JP5201271B2 JP 5201271 B2 JP5201271 B2 JP 5201271B2 JP 2011535427 A JP2011535427 A JP 2011535427A JP 2011535427 A JP2011535427 A JP 2011535427A JP 5201271 B2 JP5201271 B2 JP 5201271B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- circuit board
- conductor
- connection terminal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims description 203
- 238000000034 method Methods 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 239000000203 mixture Substances 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図1(a)は、本発明の一実施形態に係る回路基板10の断面構造図である。図1(b)は、回路基板10の拡大図である。図2は、図1の回路基板10の分解図である。図3は、図2のフレキシブルシート14e及び電子部品20を平面視した図である。以下では、回路基板10の積層方向をz軸方向と定義し、図1の紙面の左右方向をx軸方向と定義し、図1の紙面の垂直方向をy軸方向と定義する。また、フレキシブルシート14の表面とは、z軸方向の正方向側に位置する面を指し、フレキシブルシート14の裏面とは、z軸方向の負方向側に位置する面を指す。
以下に、回路基板10の製造方法について図面を参照しながら説明する。以下では、一つの回路基板10が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板10が作製される。図4及び図5は、回路基板10の製造工程を示した断面構造図である。
回路基板10は、接続端子24の間隔が小さな電子部品20を実装できる。より詳細には、特許文献1に記載のプリント基板では、導電性組成物に対して導体パターンが接続されているので、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
以下に、変形例に係る回路基板について図面を参照しながら説明する。図6は、第1の変形例に係る回路基板10の拡大図である。図6は、図1(b)の拡大図に相当するものである。
10,10a 回路基板
12 積層体
14a〜14g フレキシブルシート
16b〜16g,18a〜18g 導体層
24 接続端子
20 電子部品
22 基板
40 境界部分
130 接着剤
Claims (9)
- 複数の絶縁体層が積層されて構成されている積層体と、
複数の接続端子を有し、かつ、前記積層体に内蔵されている電子部品と、
前記積層体内に設けられ、かつ、前記複数の接続端子と接続されている複数の導体層と、
前記積層体内に設けられ、かつ、前記複数の導体層の少なくとも一部と接続されている複数のビアホール導体と、
を備えており、
前記複数の接続端子の内、最も近接している2つの前記接続端子に対応する2つの前記導体層と接続されている2つの前記ビアホール導体の少なくともいずれか一方は、積層方向から平面視したときに、最も近接している2つの該接続端子と重なっておらず、
前記導体層と前記接続端子とは接触しており、
前記導体層における前記接続端子との接触面又は前記接続端子における前記導体層との接触面の少なくともいずれか一方は、前記導体層の該接触面以外の部分よりも粗い表面粗さを有していること、
を特徴とする回路基板。 - 前記導体層と前記接続端子との境界部分では、該導体層の材料と該接続端子との材料とが合金化されていること、
を特徴とする請求項1に記載の回路基板。 - 前記導体層は、前記接続端子よりも硬い材料により構成されていること、
を特徴とする請求項1又は請求項2のいずれかに記載の回路基板。 - 前記絶縁体層は、可撓性材料により構成されていること、
を特徴とする請求項1ないし請求項3のいずれかに記載の回路基板。 - 前記複数のビアホール導体の内の少なくとも一部は、前記複数の接続端子と重なっていないこと、
を特徴とする請求項1ないし請求項4のいずれかに記載の回路基板。 - 前記電子部品は、積層方向から平面視したときに、長方形状をなしており、
前記電子部品の角は、積層方向から平面視したときに、前記導体層と重なっていること、
を特徴とする請求項1ないし請求項5のいずれかに記載の回路基板。 - 前記複数の導体層の一部は、積層方向から平面視したときに、前記電子部品からはみ出していること、
を特徴とする請求項1ないし請求項6のいずれかに記載の回路基板。 - 前記複数の導体層の一部は、前記電子部品から離れるにしたがって線幅が太くなる形状をなしていること、
を特徴とする請求項7に記載の回路基板。 - 請求項1ないし請求項8のいずれかに記載の回路基板の製造方法であって、
前記導体層が設けられた前記絶縁体層を準備する工程と、
接着剤を、前記導体層に塗布する工程と、
前記導体層に前記接続端子を対向させて、前記電子部品を前記絶縁体層上に実装する工程と、
前記複数の絶縁体層を積層して加熱及び圧着することによって、前記接着剤を消失させて前記積層体を得る工程と、
を備えていること、
を特徴とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011535427A JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234711 | 2009-10-09 | ||
JP2009234711 | 2009-10-09 | ||
JP2011535427A JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
PCT/JP2010/067557 WO2011043382A1 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026366A Division JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011043382A1 JPWO2011043382A1 (ja) | 2013-03-04 |
JP5201271B2 true JP5201271B2 (ja) | 2013-06-05 |
Family
ID=43856834
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011535427A Expired - Fee Related JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
JP2013026366A Expired - Fee Related JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026366A Expired - Fee Related JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5201271B2 (ja) |
WO (1) | WO2011043382A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136925A1 (ja) * | 2013-03-07 | 2014-09-12 | 株式会社村田製作所 | カメラモジュール、および、電子機器 |
WO2014174943A1 (ja) * | 2013-04-26 | 2014-10-30 | 株式会社村田製作所 | カメラモジュールの製造方法 |
US9930793B2 (en) | 2014-03-27 | 2018-03-27 | Intel Corporation | Electric circuit on flexible substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235523A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2006310541A (ja) * | 2005-04-28 | 2006-11-09 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法 |
JP2009130095A (ja) * | 2007-11-22 | 2009-06-11 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2010
- 2010-10-06 WO PCT/JP2010/067557 patent/WO2011043382A1/ja active Application Filing
- 2010-10-06 JP JP2011535427A patent/JP5201271B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-14 JP JP2013026366A patent/JP5641072B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235523A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2006310541A (ja) * | 2005-04-28 | 2006-11-09 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法 |
JP2009130095A (ja) * | 2007-11-22 | 2009-06-11 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5641072B2 (ja) | 2014-12-17 |
JPWO2011043382A1 (ja) | 2013-03-04 |
WO2011043382A1 (ja) | 2011-04-14 |
JP2013085006A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183322U (ja) | 回路基板 | |
JP5516787B2 (ja) | 回路基板 | |
KR101253401B1 (ko) | 본딩용 패드의 제조 방법 | |
US9484397B2 (en) | Component-embedded substrate | |
JP5725152B2 (ja) | 電気素子内蔵型多層基板およびその製造方法 | |
JP5641072B2 (ja) | 回路基板 | |
JP6673304B2 (ja) | 多層基板 | |
JP5287991B2 (ja) | 回路基板及びその製造方法 | |
WO2019230524A1 (ja) | 樹脂多層基板および電子機器 | |
JP5708903B2 (ja) | 回路基板およびその製造方法 | |
JP6323622B2 (ja) | 部品実装基板 | |
JP2007250609A (ja) | 配線板 | |
JP2014225504A (ja) | 樹脂多層基板の製造方法 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JP2012230954A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP6460280B2 (ja) | 部品実装基板 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP6387226B2 (ja) | 複合基板 | |
CN112492777B (zh) | 电路板及其制作方法 | |
JP7234651B2 (ja) | 多層基板の製造方法 | |
KR101044123B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
JP2010141029A (ja) | プリント配線板及びその製造方法 | |
JP2004342641A (ja) | コンデンサ内蔵プリント配線板 | |
JP2017204490A (ja) | 部品実装基板、および、部品実装基板の製造方法 | |
JP2011071360A (ja) | 回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5201271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |