JP2014225504A - 樹脂多層基板の製造方法 - Google Patents

樹脂多層基板の製造方法 Download PDF

Info

Publication number
JP2014225504A
JP2014225504A JP2013103013A JP2013103013A JP2014225504A JP 2014225504 A JP2014225504 A JP 2014225504A JP 2013103013 A JP2013103013 A JP 2013103013A JP 2013103013 A JP2013103013 A JP 2013103013A JP 2014225504 A JP2014225504 A JP 2014225504A
Authority
JP
Japan
Prior art keywords
cavity
chip component
multilayer substrate
resin multilayer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013103013A
Other languages
English (en)
Inventor
邦明 用水
Kuniaki Yosui
邦明 用水
真大 小澤
Masahiro Ozawa
真大 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013103013A priority Critical patent/JP2014225504A/ja
Publication of JP2014225504A publication Critical patent/JP2014225504A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内蔵されたチップ部品との間で、電気的な接続信頼性に優れた樹脂多層基板の製造方法を提供する。【解決手段】キャビティの開口面側の幅寸法Ｗ１はキャビティの底面側の幅寸法Ｗ２に比べて広い。チップ部品の幅寸法Ｗ３は、前記幅寸法Ｗ２に比べて広く、前記幅寸法Ｗ１に比べて狭い。チップ部品の高さＴ２はキャビティの深さＴ１に比べて低い。キャビティにチップ部品を収納する工程では、チップ部品の第１の主面とキャビティの底面とが対向し、チップ部品の第１の主面とキャビティの底面との間に所定の隙間が形成される。また、チップ部品の第２の主面がキャビティの開口面またはキャビティの外部に位置する。【選択図】図１

Description

本発明は、チップ部品を内蔵した樹脂多層基板の製造方法に関する。
チップ部品を内蔵した樹脂多層基板として、例えば、特許文献１に記載のものがある。図１２（Ａ）は、特許文献１を参考に構成した従来の樹脂多層基板９０の断面図である。樹脂多層基板９０は、絶縁基材９１、導体パターン１３およびビア導体１４を備える。絶縁基材９１は、複数の熱可塑性樹脂シートを積層し、一体化してなる。絶縁基材９１には、導体パターン１３およびビア導体１４が形成され、電気素子９２が内蔵されている。電気素子９２の端子電極はビア導体１４を介して導体パターン１３に接続されている。
電気素子９２を内蔵するための空間部の厚さが、電気素子９２の厚さよりも大きいと、図１２（Ｂ）のように、電気素子９２を内蔵した部位の上下面が凹状になる。このため、電気素子９２と絶縁基材９１との界面に剥離方向の応力が発生し、電気素子９２の絶縁封止信頼性が低下するおそれがある。
そこで、樹脂多層基板９０では、電気素子９２を内蔵するための空間部の厚さを、電気素子９２の厚さより小さくしている。そうすると、図１２（Ａ）のように、電気素子９２を内蔵する部位の上下面が凸状となる。このため、電気素子９２と絶縁基材９１との界面に剥離方向の応力が発生しにくくなる。
特開２００３−８６９４９号公報
熱可塑性樹脂シートを積層してなる樹脂多層基板では、熱圧着時の熱可塑性樹脂の軟化および流動を利用して、各熱可塑性樹脂シートを一体化している。樹脂多層基板９０のように、空間部の厚さが電気素子９２の厚さより小さいと、電気素子９２を内蔵する部位の上下部分において、熱圧着時の樹脂の流動性が比較的高くなってしまう。このため、導体パターン１３またはビア導体１４の位置がずれ、電気素子９２の端子電極と導体パターン１３とが接触不良を起こすことがある。この結果、電気素子９２と樹脂多層基板９０との電気的な接続信頼性が低下するおそれがある。
本発明の目的は、内蔵されたチップ部品との間で、電気的な接続信頼性に優れた樹脂多層基板の製造方法を提供することにある。
（１）本発明の製造方法は第１ないし第４の工程を備える。第１の工程では、開口を有するキャビティが設けられた、第１の熱可塑性樹脂層を形成する。第２の工程では、キャビティにチップ部品を収納する。第３の工程では、キャビティの開口面を覆うように、第２の熱可塑性樹脂層を積層する。第４の工程では、第１および第２の熱可塑性樹脂層が軟化する条件の下で、第１および第２の熱可塑性樹脂層を熱処理する。
キャビティの開口面側の幅寸法Ｗ１はキャビティの底面側の幅寸法Ｗ２に比べて広い。チップ部品の幅寸法Ｗ３は、前記幅寸法Ｗ２に比べて広く、前記幅寸法Ｗ１に比べて狭い。チップ部品の高さＴ２はキャビティの深さＴ１に比べて低い。第２の工程では、チップ部品の第１の主面とキャビティの底面とが対向し、チップ部品の第１の主面とキャビティの底面との間に所定の隙間が形成される。第２の工程では、チップ部品の第２の主面がキャビティの開口面またはキャビティの外部に位置する。
キャビティにチップ部品を最初に配置したとき、チップ部品の位置が所定位置からずれることがある。本発明の工程では、この場合でも、キャビティにチップ部品を押し込む際、または、第１および第２の熱可塑性樹脂層を熱処理する際、チップ部品の位置は所定位置となる。すなわち、キャビティ内にチップ部品を精度良く配置することができる。このため、熱圧着の際、チップ部品の周囲で、樹脂の流動性が大きくならない。この結果、チップ部品と樹脂多層基板との電気的な接続信頼性を確保することができる。
（２）キャビティの側壁をテーパ状にすることが好ましい。
（３）キャビティの側壁の断面形状を鋸歯状にすることが好ましい。
（４）キャビティの側壁に段差を形成することが好ましい。
（５）キャビティの側壁を階段状にすることが好ましい。
（６）チップ部品の第１の主面側の角部にテーパを付ける工程を備えることが好ましい。
（７）第２の工程では、チップ部品の角部をキャビティの側壁に押し込むことにより、チップ部品をキャビティに仮固定することが好ましい。
（８）チップ部品の第１の主面は端子の非形成面であり、 チップ部品の第２の主面は端子の形成面であることが好ましい。
（９）チップ部品はチップ部品の第１の主面に振動素子を有することが好ましい。
本発明によれば、チップ部品と樹脂多層基板との間で、優れた電気的な接続信頼性を実現することができる。
第１の実施形態に係る樹脂多層基板およびそれを備えるモジュール部品の製造方法を示す断面図である。 第１の実施形態に係る樹脂多層基板およびそれを備えるモジュール部品の製造方法を示す断面図である。 第１の実施形態に係る樹脂多層基板およびそれを備えるモジュール部品の製造方法を示す断面図である。 図４（Ａ）は、キャビティ１７の形状を示す斜視図である。図４（Ｂ）は、キャビティ８７の形状を示す斜視図である。 チップ部品１２とキャビティ１７との関係を示す断面図である。 第２の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 第３の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 第４の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 第５の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 第６の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 第７の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。 図１２（Ａ）は、特許文献１を参考に構成した従来の樹脂多層基板の断面図である。図１２（Ｂ）は、従来の樹脂多層基板を説明するための断面図である。
《第１の実施形態》
本発明の第１の実施形態に係る、樹脂多層基板１０およびそれを備えるモジュール部品の製造方法について説明する。図１、図２、図３は、樹脂多層基板１０およびそれを備えるモジュール部品の製造方法を示す断面図である。
図１（Ａ）に示すように、可撓性を有するフレキシブルシート１１１ａ〜１１１ｅを用意する。フレキシブルシート１１１ａ〜１１１ｅの材料として、例えば、液晶ポリマ等の熱可塑性樹脂が用いられる。
フレキシブルシート１１１ａ〜１１１ｅの片面または両面には、銅箔に代表される金属膜が形成されている。フォトリソグラフィおよびエッチング技術を利用して、フレキシブルシート１１１ａ〜１１１ｅに形成された金属膜にパターン処理を行う。これにより、フレキシブルシート１１１ａ〜１１１ｅの適切な位置に、導体パターン１３および外部電極１５ａが形成される。
また、フレキシブルシート１１１ａ〜１１１ｅに、レーザ加工等により、ビア導体用の孔を形成し、このビア導体用の孔に導電性ペースト１１４を充填する。導電性ペースト１１４はスズや銀を主成分とした導電性材料からなる。
さらに、フレキシブルシート１１１ｃの主面に垂直な方向にフレキシブルシート１１１ｃを貫通するように、レーザ加工、金型加工、カット刃による打ち抜き加工等により、開口部１１７ｃを形成する。この際、開口部１１７ｃの側壁がテーパ状になるように開口部１１７ｃを形成する。フレキシブルシート１１１ｄ，１１１ｅにも、同様に、開口部１１７ｄ，１１７ｅを形成する。開口部１１７ｄの狭い方の開口面は、開口部１１７ｃの広い方の開口面と同一の大きさを有する。開口部１１７ｅの狭い方の開口面は、開口部１１７ｄの広い方の開口面と同一の大きさを有する。
次に、図１（Ｂ）に示すように、フレキシブルシート１１１ａを最下層とし、フレキシブルシート１１１ｅを最上層として、フレキシブルシート１１１ａ〜１１１ｅをこの順に積層する。この際、開口部１１７ｃの広い方の開口面が上側を向くように、フレキシブルシート１１１ｃを配置する。フレキシブルシート１１１ｄ，１１１ｅを同様に配置する。
そして、クッションシートを介して、積層したフレキシブルシート１１１ａ〜１１１ｅを加圧（プレス）することにより、フレキシブルシート１１１ａ〜１１１ｅを仮圧着する。これにより、積層体１１が形成される。なお、この時点で、フレキシブルシート１１１ａ〜１１１ｅ間の接着力は弱い。
また、開口部１１７ｃ〜１１７ｅが連接されることにより、キャビティ１７が形成される。キャビティ１７は、積層体１１の主面から内部に向かって形成され、テーパ状の側壁を有する。キャビティ１７の開口面側の幅寸法Ｗ１はキャビティ１７の底面側の幅寸法Ｗ２に比べて広くなっている。
積層体１１は本発明の第１の熱可塑性樹脂層に相当する。
図４（Ａ）は、キャビティ１７の形状を示す斜視図である。キャビティ１７の開口面および底面は矩形状である。開口面の辺１７５の長さＷ１ｘは、底面の辺１７７（辺１７５に平行）の長さＷ２ｘに比べて長くなっている。同様に、開口面の辺１７６（辺１７５に垂直）の長さＷ１ｙは、底面の辺１７８（辺１７６に平行）長さＷ２ｙに比べて長くなっている。
キャビティは図４（Ｂ）のような形状でもよい。図４（Ｂ）は、キャビティ８７の形状を示す斜視図である。キャビティ８７の開口面および底面は矩形状である。開口面の辺８７６の長さＷ１ｙは、底面の辺８７８（辺８７６に平行）長さＷ２ｙに比べて長くなっている。一方、開口面の辺８７５（辺８７６に垂直）の長さは、底面の辺８７７（辺８７５に平行）の長さに等しく、Ｗ１ｘである。なお、キャビティ８７では、辺８７６に平行な断面が図１（Ｂ）に示した断面に相当する。
次に、図１（Ｃ）に示すように、略直方体状のチップ部品１２を用意する。チップ部品１２の底面には端子電極１２１が形成されている。チップ部品は、例えば、ＩＣチップであるが、これに限定されず、チップ型セラミックコンデンサ等のパッシブ部品でもよいし、フェライト焼結体のような機能基板でもよい。なお、端子電極は必ずしも設けられていなくてもよい。
そして、チップ部品１２の天面（底面の反対側）とキャビティ１７の底面とを対向させるように、キャビティ１７にチップ部品１２を収納する。チップ部品１２の天面は本発明の「チップ部品の第１の主面」に相当する。チップ部品１２の底面は本発明の「チップ部品の第２の主面」に相当する。
チップ部品１２の幅寸法Ｗ３は、キャビティ１７の底面側の幅寸法Ｗ２に比べて広く、キャビティ１７の開口面側の幅寸法Ｗ１に比べて狭い。このため、チップ部品１２の天面側の角部がキャビティ１７の側壁に引っ掛かり、チップ部品１２の天面とキャビティ１７の底面との間に隙間１７ａが形成される。また、チップ部品１２の側面とキャビティ１７の側壁との間に隙間１７ｂが形成される。
キャビティ１７にチップ部品１２を軽く押し込んで、チップ部品１２の天面側の角部をキャビティ１７の側壁に軽く突き刺す。これにより、キャビティ１７内にチップ部品１２を仮固定する。なお、キャビティの側壁に接着剤を塗布し、この接着剤によりチップ部品１２を仮固定してもよい。これにより、チップ部品１２を確実に仮固定することができる。
チップ部品１２の底面はキャビティ１７からわずかに突出している。チップ部品１２の底面はキャビティ１７の外部に位置している。なお、チップ部品１２の底面は、積層体１１の主面に平行な方向から見て、キャビティ１７の開口面に重なってもよい。
図５は、キャビティ１７とチップ部品１２との関係を示す断面図である。なお、図５では、キャビティ１７とチップ部品１２との関係を明確にするために、一部の構成を省略している。
上述のように、チップ部品１２の幅寸法Ｗ３は、キャビティ１７の底面側の幅寸法Ｗ２に比べて広く、キャビティ１７の開口面側の幅寸法Ｗ１に比べて狭い。チップ部品１２の高さＴ２はキャビティ１７の深さＴ１に比べて低い。キャビティ１７の開口面（積層体１１の主面）からチップ部品１２の天面までの寸法Ｂ１は約０．８Ｔ１である。キャビティ１７の開口面の縁からチップ部品１２までの寸法Ｂ２は約１００±５０μｍである。積層体１１の積層面とキャビティ１７の側壁とがなす角度θは、チップ部品１２の高さＴ２に依存するが、４５°〜７５°程度である。
次に、図２（Ａ）に示すように、フレキシブルシート１１１ｆ，１１１ｇを用意する。フレキシブルシート１１１ｆ，１１１ｇはフレキシブルシート１１１ａ〜１１１ｅと同様に構成されている。但し、フレキシブルシート１１１ｆには、端子電極１２１に接続されるビア導体（接続用ビア導体）用の孔が形成され、接続用ビア導体となる導電性ペースト１１８がこの孔に充填されている。また、フレキシブルシート１１１ｇには外部電極１５ｂが形成されている。なお、フレキシブルシート１１１ｆ，１１１ｇは仮圧着されていてもよい。
フレキシブルシート１１１ｆ，１１１ｇは本発明の第２の熱可塑性樹脂層に相当する。
次に、図２（Ｂ）に示すように、キャビティ１７の開口面を覆うように、フレキシブルシート１１１ｆ，１１１ｇを積層体１１に積層する。この際、導電性ペースト１１８がチップ部品１２の端子電極１２１と当接する。
次に、図２（Ｃ）に示すように、クッションシートを介して、フレキシブルシート１１１ｆ〜１１１ｇを熱圧着（加熱プレス）する。これにより、フレキシブルシート１１１ａ〜１１１ｇを構成する熱可塑性樹脂が軟化し、フレキシブルシート１１１ａ〜１１１ｇが接合し、一体化する。この際、上述のように、フレキシブルシート１１１ａ〜１１１ｇは熱可塑性樹脂からなるため、ボンディングシートやプリプレグのような接着層を用いる必要がない。
また、フレキシブルシート１１１ａ〜１１１ｇを構成する樹脂が軟化および流動することにより、隙間１７ａ，１７ｂが樹脂で埋められる。
また、ビア導体用の孔に充填された導電性ペースト１１４，１１８が金属化（焼結）して、ビア導体１４および接続用ビア導体１８が形成される。これにより、フレキシブルシート１１１ａ〜１１１ｇに形成された導体パターン１３がビア導体１４を介して電気的に接続される。また、接続用ビア導体１８とチップ部品１２の端子電極１２１とが電気的に接続される。
以上の工程により、樹脂多層基板１０が完成する。樹脂多層基板１０の内部には、導体パターン１３，ビア導体１４および接続用ビア導体１８が形成されているとともに、チップ部品１２が内蔵されている。樹脂多層基板１０の表面には、表面実装部品を接続するための外部電極１５ｂが形成されている。樹脂多層基板１０の裏面には、プリント配線板等のマザー基板に接続するための外部電極１５ａが形成されている。
次に、図３に示すように、樹脂多層基板１０の表面に表面実装部品１６ａ，１６ｂを実装する。この際、はんだ等の導電性接合材を介して、表面実装部品１６ａ，１６ｂの端子電極と外部電極１５ｂとを接続する。表面実装部品１６ａ，１６ｂは、例えば、半導体集積回路チップのようなアクティブ部品、コンデンサチップやインダクタチップのようなパッシブ部品等である。以上の工程により、樹脂多層基板１０を備えるモジュール部品が完成する。
なお、以上の工程は、同一構造が複数個配列されるマルチシート状態で行われてもよい。この場合、モジュール部品の構造が複数形成されたマルチシートを切断することにより、モジュール部品が完成する。
第１の実施形態では、図１，図２に示すように、キャビティ１７はテーパ状の側壁を有する。このため、チップ部品１２をキャビティ１７に押し込むと、チップ部品１２はキャビティ１７の側壁に沿って移動し、所定位置で止まる。この結果、キャビティ１７にチップ部品１２を最初に配置したとき、その位置がチップ部品１２の幅方向に所定位置からずれていたとしても、チップ部品１２を押し込む際に、チップ部品１２の位置は所定位置となる。
また、第１の実施形態では、チップ部品１２の天面側の角部をキャビティ１７の側壁に突き刺すことにより、チップ部品１２をキャビティ１７内に仮固定する。そして、チップ部品１２の天面とキャビティ１７の底面との間に隙間１７ａが形成される。このため、チップ部品１２の位置がチップ部品の高さ方向に所定位置からずれていたとしても、フレキシブルシート１１１ａ〜１１１ｇを積層および熱圧着する際に、チップ部品１２の位置は所定位置となる。
すなわち、チップ部品１２を樹脂多層基板１０に内蔵する際、セルフアライメント的な位置決めが可能となるため、チップ部品１２をキャビティ１７内に精度良く配置することができる。
そして、上述のように、チップ部品１２を精度良く配置することができるため、熱圧着の際、チップ部品１２の周囲で、熱可塑性樹脂の流動性が大きくならない。このため、接続用ビア導体１８の位置がずれにくくなり、端子電極１２１と接続用ビア導体１８との間で接触不良が起こりにくくなる。この結果、チップ部品１２と樹脂多層基板１０との電気的な接続信頼性を確保することができる。
また、チップ部品１２の底面がキャビティ１７からわずかに突出するように、チップ部品１２をキャビティ１７に配置する。このため、熱圧着の際、フレキシブルシート１１１ｆの導電性ペースト１１８と端子電極１２１とが当接する面に、圧力が選択的に加わる。この結果、チップ部品１２と樹脂多層基板１０との接続信頼性を向上させることができる。
また、上述のように、キャビティ１７はテーパ状の側壁を有するため、チップ部品１２をキャビティ１７に押し込む際に必要な力は弱くて済む。このため、積層体１１、チップ部品１２、さらには保持器具（図示せず）等が損傷することを防ぐことができる。
また、キャビティにチップ部品を収納するためには、キャビティの側壁とチップ部品の側面との間に所定の隙間が必要である。上述のように、キャビティ１７の側壁がテーパ状である場合、キャビティの側壁が従来のような角筒状である場合に比べて、隙間１７ｂを小さくすることができる。このため、熱圧着の際、多くの樹脂を流動させずに、隙間１７ｂを埋めることできる。これにより、導体パターン１３およびビア導体１４の配置が崩れにくくなるため、導体パターン１３およびビア導体１４を樹脂多層基板１０に高密度で形成することができる。
《第２の実施形態》
本発明の第２の実施形態に係る樹脂多層基板２０の製造方法について説明する。図６は、樹脂多層基板２０の製造方法の要部を示す断面図である。
図６（Ａ）に示すように、チップ部品２２を用意する。チップ部品２２は、端子電極１２１、振動素子２２１およびはんだボール２２２を有する。端子電極１２１および振動素子２２１はチップ部品の底面に形成されている。はんだボール２２２は端子電極１２１上に形成されている。チップ部品２２は、例えば、ベアタイプ（振動素子２２１をケースに入れないタイプ）のＳＡＷフィルタのように、底面（振動面）の周囲に空洞部（振動空間）が必要な部品である。
次に、図６（Ｂ）に示すように、積層体２１に形成されたキャビティ１７内に、チップ部品２２を仮固定する。この際、はんだボール２２２と導体パターン１３とを当接させる。
次に、図６（Ｃ）、図６（Ｄ）に示すように、フレキシブルシート１１１ｆ，１１１ｇを積層体２１に積層する。そして、フレキシブルシート１１１ａ〜１１１ｄ，１１１ｇ，１１１ｆを熱圧着する。これにより、フレキシブルシート１１１ａ〜１１１ｄ，１１１ｇ，１１１ｆが接合し、一体化する。また、チップ部品２２の端子電極１２１と導体パターン１３とがはんだを介して電気的に接続される。また、導体パターン１３がビア導体１４，２４を介して電気的に接続される。なお、ビア導体２４は後述する役割も担っている。
ところで、導体パターン１３は、フレキシブルシート１１１ａ〜１１１ｄ，１１１ｇ，１１１ｆを構成する熱可塑性樹脂が熱圧着により流動することを妨げる。そこで、樹脂多層基板２０では、図６（Ｃ）に示すように導体パターン１３を設計している。すなわち、隙間１７ａの周囲の領域Ｒ１で導体パターン１３の密度を大きくし、隙間１７ｂの周囲の領域Ｒ２で導体パターン１３の密度を小さくする。このため、熱圧着の際、熱可塑性樹脂は隙間１７ｂに流れ込むが、隙間１７ａに流れ込みにくくなる。
また、積層体２１の積層方向から見て、隙間１７ｂに重なる位置に、ビア導体用の孔を形成し、その穴に導電性ペースト１２４を充填している。熱圧着の際、まず、導電性ペースト１２４が金属化するとともに硬化することにより、ビア導体２４が形成される。そして、ビア導体２４により、隙間１７ｂの周囲に圧力が選択的に加わる。この結果、隙間１７ｂの周囲の熱可塑性樹脂が流動しやすくなるため、多くの熱可塑性樹脂が隙間１７ｂに流れ込む。
このように、樹脂が隙間１７ｂに選択的に流れ込むため、隙間１７ｂは樹脂で埋められ、隙間１７ａは空洞部となる。
なお、フレキシブルシート１１１ａ〜１１１ｃが軟化する温度に比べて、フレキシブルシート１１１ｄ，１１１ｆ，１１１ｇが軟化する温度を低くしてもよい。これにより、隙間１７ｂの周囲の熱可塑性樹脂を選択的に流動させることができるため、隙間１７ｂを樹脂で埋め、隙間１７ａを空洞部とすることができる。
以上の工程により、チップ部品２２を内蔵し、振動素子２２１のための空洞部を有する樹脂多層基板２０が完成する。なお、第２の実施形態に係るその他の点は第１の実施形態と同様である。
第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、樹脂多層基板２０内に意図的に空洞部を設けることができる。
《第３の実施形態》
本発明の第３の実施形態に係る樹脂多層基板の製造方法について説明する。図７は、第３の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。
まず、図７（Ａ）に示すように、フレキシブルシート１３１ｃ〜１３１ｅに開口部１３７ｃ〜１３７ｅを適切な形状で形成する。開口部１３７ｃ〜１３７ｅはテーパ状の側壁を有する。次に、図７（Ｂ）に示すように、フレキシブルシート１３１ａ〜１３１ｅを積層し、仮圧着する。この際、開口部１３７ｃ〜１３７ｅが連接されることにより、キャビティ３７が形成される。キャビティ３７の側壁はテーパ状であり、キャビティ３７の開口面側の幅寸法は底面側の幅寸法に比べて広い。また、積層方向に垂直な方向から見て、キャビティ３７の側壁の断面が鋸歯状となっている。次に、第１の実施形態と同様の工程を行い、樹脂多層基板１０（図２（Ｃ）参照）が完成する。なお、第３の実施形態に係るその他の点は第１の実施形態と同様である。
第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
《第４の実施形態》
本発明の第４の実施形態に係る樹脂多層基板の製造方法について説明する。図８は、第４の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。
図８（Ａ）に示すように、フレキシブルシート１４１ｃ〜１４１ｇに開口部１４７ｃ〜１４７ｇを適切な形状で形成する。開口部１４７ｃ〜１４７ｇは、フレキシブルシート１４１ｃ〜１４１ｇの主面に垂直な側壁を有する。次に、図８（Ｂ）に示すように、フレキシブルシート１４１ａ〜１４１ｇを積層し、仮圧着する。この際、開口部１４７ｃ〜１４７ｇが連接されることにより、キャビティ４７が形成される。キャビティ４７の側壁はテーパ状であり、キャビティ４７の開口面側の幅寸法は底面側の幅寸法に比べて広い。また、キャビティ４７の側壁に段差が形成されている。次に、第１の実施形態と同様の工程を行い、樹脂多層基板が完成する。なお、第４の実施形態に係るその他の点は第１の実施形態と同様である。
第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
《第５の実施形態》
本発明の第５の実施形態に係る樹脂多層基板の製造方法について説明する。図９は、第５の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。
図９（Ａ）に示すように、フレキシブルシート１５１ｃ〜１５１ｅに開口部１５７ｃ〜１５７ｅを適切な形状で形成する。開口部１５７ｃ〜１５７ｅは、フレキシブルシート１５１ｃ〜１５１ｅの主面に垂直な側壁を有する。次に、図９（Ｂ）に示すように、フレキシブルシート１５１ａ〜１５１ｅを積層し、仮圧着する。この際、開口部１５７ｃ〜１５７ｅが連接されることにより、キャビティ５７が形成される。キャビティ５７の側壁はテーパ状であり、キャビティ５７の開口面側の幅寸法は底面側の幅寸法に比べて広い。また、キャビティ５７の側壁は階段状になっている。次に、図９（Ｃ）のように、キャビティ５７にチップ部品１２を収納する。次に、第１の実施形態と同様の工程を行い、樹脂多層基板１０（図２（Ｃ）参照）が完成する。なお、第５の実施形態に係るその他の点は第１の実施形態と同様である。
第５の実施形態では、開口部１５７ｄの幅寸法がチップ部品１２の幅寸法に合うように、開口部１５７ｄを形成する。これにより、キャビティ５７内にチップ部品１２を確実に仮固定することができる。また、第１の実施形態と同様の効果を得ることができる。
《第６の実施形態》
本発明の第６の実施形態に係る樹脂多層基板の製造方法について説明する。図１０は、第６の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。
図１０（Ａ）に示すように、チップ部品６２を用意する。チップ部品６２の天面側の角部には、キャビティ１７の側壁と同程度のテーパを付けておく。チップ部品６２の天面側の幅寸法Ｗ４は、キャビティ１７の底面側の幅寸法Ｗ２に比べて広く、チップ部品６２の底面側の幅寸法Ｗ３に比べて狭い。次に、図１０（Ｂ）に示すように、チップ部品６２をキャビティ１７に収納する。次に、第１の実施形態と同様の工程を行い、チップ部品６２を内蔵した樹脂多層基板が完成する。なお、第６の実施形態に係るその他の点は第１の実施形態と同様である。
第６の実施形態によれば、チップ部品６２の天面側の角部に、キャビティ１７の側壁と同程度のテーパを付けているので、キャビティ１７にチップ部品６２を押し込む際に必要な力は小さくて済む。また、第１の実施形態と同様の効果を得ることができる。
《第７の実施形態》
本発明の第７の実施形態に係る樹脂多層基板の製造方法について説明する。図１１は、第７の実施形態に係る樹脂多層基板の製造方法の要部を示す断面図である。
まず、図１１（Ａ）に示すように、開口部を有さないフレキシブルシート１７１ａ〜１７１ｅを用意する。次に、図１１（Ｂ）に示すように、フレキシブルシート１７１ａ〜１７１ｅを積層し、仮圧着する。これにより、積層体１７１が形成される。そして、積層体１７１の積層方向に対してカット刃７４を傾けて、積層体１７１にカット刃７４を入れる。そして、積層体１７１から不要部分を取り除き、キャビティ７７を形成する。なお、レーザ加工により不要部分を取り除いてもよい。次に、第１の実施形態と同様の工程を行い、樹脂多層基板が完成する。なお、第７の実施形態に係るその他の点は第１の実施形態と同様である。
第７の実施形態では、平板状の導体パターン７３のシャイニー面（光沢面）がキャビティ７７の底面となるように、導体パターン７３を配置する。これにより、前記不要部分は、フレキシブルシート１７１ｂではなく、導体パターン７３のシャイニー面に当接する。そして、フレキシブルシートの主面と導体パターンのシャイニー面との間の接着力は、フレキシブルシートの主面同士の接着力に比べて弱い。このため、積層体１７１から不要部分を取り除くことが容易となる。
また、開口部を有さないフレキシブルシート１７１ａ〜１７１ｅを仮圧着する。このため、フレキシブルシート１７１ａ〜１７１ｅに圧力が均一に加わるので、仮圧着が容易となる。
また、第１の実施形態と同様の効果を得ることができる。
１０，２０，９０…樹脂多層基板
１１，２１…積層体（第１の熱可塑性樹脂層）
１７１…積層体
１２，２２，６２…チップ部品
１３，７３…導体パターン
１４，２４…ビア導体
１５ａ，１５ｂ…外部電極
１６ａ，１６ｂ…表面実装部品
１７，３７，４７，５７，７７，８７…キャビティ
１７ａ，１７ｂ…隙間
１８…接続用ビア導体
７４…カット刃
９１…絶縁基材
９２…電気素子
１１１ａ〜１１１ｅ，１３１ａ〜１３１ｅ，１４１ａ〜１４１ｇ，１５１ａ〜１５１ｅ，１７１ａ〜１７１ｅ…フレキシブルシート
１１１ｆ，１１１ｇ…フレキシブルシート（第２の熱可塑性樹脂層）
１１４，１１８，１２４…導電性ペースト
１１７ｃ〜１１７ｅ，１３７ｃ〜１３７ｅ，１４７ｃ〜１４７ｇ，１５７ｃ〜１５７ｅ…開口部
１２１…端子電極
１７５，１７６，１７７，１７８，８７５，８７６，８７７，８７８…辺
２２ｌ…振動素子
２２２…はんだボール

Claims (9)

  1. 開口を有するキャビティが設けられた、第１の熱可塑性樹脂層を形成する第１の工程と、
    前記キャビティにチップ部品を収納する第２の工程と、
    前記キャビティの開口面を覆うように、第２の熱可塑性樹脂層を積層する第３の工程と、
    前記第１および前記第２の熱可塑性樹脂層が軟化する条件の下で、前記第１および前記第２の熱可塑性樹脂層を熱処理する第４の工程とを備え、
    前記キャビティの開口面側の幅寸法Ｗ１は前記キャビティの底面側の幅寸法Ｗ２に比べて広く、
    前記チップ部品の幅寸法Ｗ３は、前記幅寸法Ｗ２に比べて広く、前記幅寸法Ｗ１に比べて狭く、
    前記チップ部品の高さＴ２は前記キャビティの深さＴ１に比べて低く、
    前記第２の工程では、前記チップ部品の第１の主面と前記キャビティの底面とが対向し、前記チップ部品の第１の主面と前記キャビティの底面との間に所定の隙間が形成され、前記チップ部品の第２の主面が前記キャビティの開口面または前記キャビティの外部に位置する、樹脂多層基板の製造方法。
  2. 前記キャビティの側壁をテーパ状にする、請求項１に記載の樹脂多層基板の製造方法。
  3. 前記キャビティの側壁の断面形状を鋸歯状にする、請求項２に記載の樹脂多層基板の製造方法。
  4. 前記キャビティの側壁に段差を形成する、請求項２に記載の樹脂多層基板の製造方法。
  5. 前記キャビティの側壁を階段状にする、請求項２に記載の樹脂多層基板の製造方法。
  6. 前記チップ部品の第１の主面側の角部にテーパを付ける工程を備える、請求項２ないし５のいずれかに記載の樹脂多層基板の製造方法。
  7. 前記第２の工程では、前記チップ部品の角部を前記キャビティの側壁に押し込むことにより、前記チップ部品を前記キャビティに仮固定する、請求項２ないし６のいずれかに記載の樹脂多層基板の製造方法。
  8. 前記チップ部品の第１の主面は端子の非形成面であり、前記チップ部品の第２の主面は端子の形成面である、請求項１ないし７のいずれかに記載の樹脂多層基板の製造方法。
  9. 前記チップ部品は前記チップ部品の第１の主面に振動素子を有する、請求項１ないし７のいずれかに記載の樹脂多層基板の製造方法。
JP2013103013A 2013-05-15 2013-05-15 樹脂多層基板の製造方法 Pending JP2014225504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013103013A JP2014225504A (ja) 2013-05-15 2013-05-15 樹脂多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103013A JP2014225504A (ja) 2013-05-15 2013-05-15 樹脂多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014225504A true JP2014225504A (ja) 2014-12-04

Family

ID=52123992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103013A Pending JP2014225504A (ja) 2013-05-15 2013-05-15 樹脂多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2014225504A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199762A (ja) * 2016-04-26 2017-11-02 京セラ株式会社 印刷配線板およびその製造方法
JPWO2017187939A1 (ja) * 2016-04-26 2018-12-20 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2023148888A1 (ja) * 2022-02-03 2023-08-10 株式会社Fuji 電気回路形成方法、および電気回路形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199762A (ja) * 2016-04-26 2017-11-02 京セラ株式会社 印刷配線板およびその製造方法
JPWO2017187939A1 (ja) * 2016-04-26 2018-12-20 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2023148888A1 (ja) * 2022-02-03 2023-08-10 株式会社Fuji 電気回路形成方法、および電気回路形成装置

Similar Documents

Publication Publication Date Title
US10014111B2 (en) Substrate terminal mounted electronic element
KR20140027450A (ko) 전자부품
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
JPWO2014174931A1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP5757375B2 (ja) 部品内蔵多層基板の製造方法および部品内蔵多層基板
US9484397B2 (en) Component-embedded substrate
EP2965596B1 (en) The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections
JP2014225504A (ja) 樹脂多層基板の製造方法
JP6233524B2 (ja) 部品内蔵基板
US11406013B2 (en) Resin multilayer substrate and electronic device
JP6673304B2 (ja) 多層基板
JP5641072B2 (ja) 回路基板
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
WO2013129154A1 (ja) 部品内蔵基板の製造方法
US9854681B2 (en) Component-embedded substrate
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
WO2010125858A1 (ja) 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP2010141029A (ja) プリント配線板及びその製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
WO2013121976A1 (ja) 部品内蔵基板
US9859632B2 (en) Composite substrate and rigid substrate
JP2018116987A (ja) 半導体モジュール
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
KR100496488B1 (ko) 적층형 필름 칩 커패시터의 제조방법
JP4954781B2 (ja) 三次元電子回路装置