KR100496488B1 - 적층형 필름 칩 커패시터의 제조방법 - Google Patents
적층형 필름 칩 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR100496488B1 KR100496488B1 KR10-2002-0056744A KR20020056744A KR100496488B1 KR 100496488 B1 KR100496488 B1 KR 100496488B1 KR 20020056744 A KR20020056744 A KR 20020056744A KR 100496488 B1 KR100496488 B1 KR 100496488B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal
- chip capacitor
- electrode
- metal layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229920000642 polymer Polymers 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 239000011888 foil Substances 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000003825 pressing Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical group 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 전극의 저항이 낮으며 고주파 대역의 안정성이 높으며 제조비용을 절감할 수 있는 새로운 필름 칩 커패시터의 제조방법에 관한 것으로, 금속층과 필름층을 적층하는 적층단계, 상기 적층된 금속박과 필름을 압착하여 소자를 형성하는 단계, 상기 소자의 측면에 외부전극을 형성하는 단계, 상기 외부전극에 터미널을 형성하는 단계, 상기 터미널 형성 후 컷팅에 의해 개별소자를 완성하는 단계를 포함함으로써, 금속박을 이용하여 금속층을 형성함으로써 낮은 저항 값을 유지할 수 있어 고주파 영역에서 안정적인 동작을 할 수 있으며, 코팅(coating)공정을 행하지 않고 금속박을 이용하기 때문에 제조비용을 절감할 수 있는 효과가 있다.
Description
본 발명은 고주파 대역의 안정성이 높으며 제조비용을 절감할 수 있는 새로운 적층형 필름 칩 커패시터의 제조방법에 관한 것이다.
전자기기의 정밀화를 추구하면서 소형, 경량, 박형화 및 다기능 기술이 발달해 왔는데 이와 관련하여 표면실장기술 (SMT; Surface Mount Technology)이 발달하고 있다.
표면실장기술이란 부품의 리드(부품의 밖으로 나와 있는 핀)를 PCB(기판)의 구멍에 삽입하지 않고 땜납재 등으로 표면에 부착시키는 실장법을 말하며, 형태를 이 같은 방법에 적합하도록 성형시킨 부품을 표면실장부품이라 한다.
레지스터, 커패시터, 트랜지스터, 코일같은 칩(chip)부품이나 플랫(flat)패키지IC 등의 반도체소자와 표면실장 대응 스위치, 커넥터 등의 기능부품이 표면실장 부품에 속한다.
표면실장부품의 기저(밑바닥)면은 땜납재(접착제)와 친화성이 있는 것으로 돼 있어 플로어딥(floordip)법 또는 플로어솔더(floor solder)법의 방법을 이용해 장착한다.
상기와 같은 표면실장에 이용되는 종래의 적층형 필름 칩 커패시터는 필름(1)에 금속을 침착(deposition)하여 금속막(2)을 형성한 후, 일측에 레이저를 이용하여 금속막(2)의 일부를 제거하여 마진(margin)(4)을 형성한다. 그리고 금속막(2)이 형성된 필름(1)을 적층하고, 상기 금속막(2)을 전극으로 이용하였다.
그런데, 전극으로 이용되는 필름에 형성된 금속막은 일반 금속에 비하여 저항 값이 매우 크다. 따라서 상기와 같은 종래의 적층형 필름 칩 커패시터는 전극 자체의 저항 값이 크기 때문에 고주파 대역의 안정성이 저하되어 저주파 영역에서만 사용되고 낮은 품질계수에도 문제가 없는 용량형 커패시터로 이용되고 있다. 즉, 종래 방식으로 제조된 적층형 필름 칩 커패시터는 고주파 영역 및 고품질이 요구되는 사용하기 어려운 문제점이 있었다. 또한 금속의 침착공정을 포함하기 때문에 공정 수가 많아지고 이로 인하여 제조단가가 상승하는 단점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전극의 저항이 낮으며 고주파 대역의 안정성이 높으며 제조비용을 절감할 수 있는 새로운 필름 칩 커패시터의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명에 따른 필름 칩 커패시터의 제조방법은, 금속층과 필름층을 적층하는 적층단계, 상기 적층된 금속박과 필름을 압착하여 소자를 형성하는 단계, 상기 소자의 측면에 외부전극을 형성하는 단계, 상기 외부전극에 터미널을 형성하는 단계, 상기 터미널 형성 후 컷팅에 의해 개별소자를 완성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 첨부한 도면을 참조하여 본 발명을 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 소자의 제조방법을 설명하기 위한 공정도이다. 도 3은 본 발명에 따른 소자의 제조방법을 설명하기 위한 흐름도이다.
먼저, 커패시터의 전극이 될 약 12㎛이하의 두께를 가지는 금속층(10)을 소정의 폭을 가지도록 슬리팅(slitting)한다(도 2a)(S10). 도 2a의 가상선은 슬리팅 라인을 도시한 것이다. 이때 이용되는 금속에는 구리(Cu), 알루미늄(Al) 등이 포함되며, 금속층(10)의 슬릿팅 폭은 통상 1.2mm 내지 1.8mm 사이의 범위 내이나 정전용량에 따라 변경될 수 있다.
그리고 슬릿팅된 금속층(10)을 이 금속층(10)보다 넓은 폭을 가지며 유전체인 필름층(20)과 교번 적층하되, 후술하는 도 2f와 같은 구조가 되도록 금속층(10)이 상기 필름층(20)의 좌측면 가장자리와 우측면 가장자리에 번갈아 맞닿을 수 있도록 한다. 이에 따라 각 금속층(10)은 필름층(20)을 사이에 두고 엇갈리도록 배치된다. 적층된 금속층의 측면 가장자리가 적층된 필름층의 측면 가장자리에 번갈아 맞닿을 수 있도록 배치되며, 이때 금속층(10)이 상호 마주보지 않는 간격은 약 0.2mm가 바람직하다.
상기 적층은 정전용량에 따르는데, 준비된 금속재질의 코어(30)에 원하는 정전용량이 되도록 미리 정해진 회수만큼 감는다(도 2b)(S20). 이에 따라 금속층(10)과 필름층(20)은 코어(30)의 외부에 교번되어 적층되는 형상이 된다.
상기와 같이 필름층(20)과 금속층(10)이 적층된 코어(30)를 진공 챔버에서 가열하고 이를 압착(S30)함으로써 각 필름층(20)과 금속층(10)이 접합된다. 이 때 압착은 금속층(10)과 필름층(20) 사이에 원하는 접합강도가 나오도록 일정한 온도의 진공분위기에서 수행하는 것이 바람직하다.
단계(S30)에서 접합이 완료된 소자의 양 끝단을 컷팅(도 2c)(S40)하면 도 2d에 도시된 바와 같이 바 형태가 된다. 그리고 상기 단계(20)에서 와인딩 목적으로 사용된 코어(30)를 제거한다(S50). 이에 따라서 2개의 바(bar) 형태의 소자(40a 및 40b)가 형성된다(도 2e). 형성된 2개의 바 형태의 소자(40a)는 각각 필름층(20)과 금속층(10)이 번갈아 적층되는 동일한 형상이다.
상기 소자(40a)의 단면은 도 2f에 도시한 바와 같이 다수의 금속층(MF1, MF2, MF3, MF4)이 각각 다수의 필름(FL1, FL2, FL3, FL4, FL5) 사이에 위치하여 수직방향으로 스택(stack)을 형성하며 적층된 형상이다.
상기한 적층형태를 살펴보면, 상기 다수의 금속층(MF1 내지 MF4) 중 홀수 번째 금속층(MF1, MF3)의 좌측면 가장자리는 상기 소자의 좌측면 가장자리와 실질적으로 일치하도록 배치되며 후술하는 외부전극 중 어느 하나와 병렬 접속된다.
또한 상기 다수의 금속층(MF1 내지 MF4) 중 짝수 번째 금속층(MF2, MF4)의 우측면 가장자리는 상기 소자의 우측면 가장자리와 실질적으로 일치하도록 배치되며 상기 외부전극 중 나머지 전극과 병렬 접속된다. 이때 홀수 번째 금속층(MF1, MF3)과 짝수 번째 금속층(MF2, MF4)이 각각 접하는 면은 상호 바뀌어도 무방하다. 즉, 홀수 번째 금속층(MF1, MF3)의 우측면 가장자리가 소자의 우측면 가장자리와 일치하도록 배치되고, 짝수 번째 금속층(MF2, MF4)의 좌측면 가장자리가 소자의 좌측면 가장자리와 거의 일치하도록 배치시킬 수도 있다. 물론 이러한 배치는 전술한 적층단계에서 이루어진다.
이어서, 바 형태의 소자의 길이방향의 양 측면에 외부전극을 비롯한 터미널을 형성한다(도 2g 및 도 2h). 이때 형성되는 외부전극은 커패시터의 전극이 되는 금속층(10)과 외부회로를 접속하기 위한 것으로, 금속층(10)과 접속되는 1차전극(51)과 상기 1차전극(51)의 산화방지를 위한 2차전극(52)으로 나뉜다.
상기 1차전극(51)은 다양한 금속이 이용될 수 있으나 본 실시예에서 상기 1차전극(51)은 상기 금속층(10)과 동일한 재질의 금속으로 형성한다. 상기 1차전극(51)을 형성하기 위해서 바 형태의 소자의 길이방향의 양 측면에 메탈스프레이를 도포하거나 혹은 진공 증착법에 의해 금속을 증착하여 외부전극을 형성하는데, 본 실시예에서는 진공 증착법을 이용한다.
그리고 형성된 1차전극(51)의 산화를 방지하기 위하여 상기 1차전극(51) 상에 니켈(Ni)을 증착함으로써 1차전극(51)의 산화방지를 위한 보호전극인 2차전극(52)이 형성된다(S60). 2차전극(52)의 형성이 완료되면 표면실장을 위한 터미널(60)을 형성한다(S70). 상기 터미널(60)은 표면 실장시 기판과 접속되는 부분으로 상기 2차전극(52)에 솔더링을 함으로써 형성할 수 있다.
도 2h를 참조하여 터미널(60)의 완성이 완료된 소자(40a)를 살펴보면, 홀수번째 금속층(MF1 및 MF3)은 외부회로와 접속되는 제 1 전극(10a)이 되며, 짝수번째 금속층(MF2 및 MF4)는 외부회로와 접속되는 제 2 전극(10b)이 된다.
터미널(60)의 형성이 완료되면 바 형태의 소자를 길이방향에 대하여 수직방향으로 컷팅(도 2i)(S80)함으로써 최종 제품인 개별소자(40b)가 완성된다(도 2j)(S90).
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 필름 칩 커패시터의 제조방법에 의하면, 금속박을 이용하여 금속층을 형성함으로써 낮은 저항 값을 유지할 수 있어 고주파 영역에서 안정적인 동작을 할 수 있으며, 코팅(coating)공정을 행하지 않고 금속박을 이용하기 때문에 제조비용을 절감할 수 있는 효과가 있다.
도 1은 종래의 적층형 커패시터를 설명하기 위한 설명도이다.
도 2a 내지 도 2j는 본 발명에 따른 적층형 필름 칩 커패시터의 제조공정을 설명하기 위한 설명도이다.
도 3은 본 발명에 따른 적층형 필름 칩 커패시터의 제조공정을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10:금속층 20:필름층
30:코어 51:1차전극
52:2차전극 60:터미널
Claims (7)
- 금속층과 필름층을 교호적으로 적층하는 적층단계,상기 적층된 금속층과 필름층을 진공 챔버에 넣고 진공 분위기를 형성하여 진공 열압착에 의해 소자를 형성하는 단계,상기 소자의 길이방향의 측면에 금속을 진공증착하여 1차 전극을 형성하고, 상기 1차 전극의 외측면에 산화방지를 위하여 니켈을 증착하여 2차전극을 형성하여 외부전극을 형성하는 단계,상기 외부전극에 터미널을 형성하는 단계,상기 터미널 형성 후 컷팅에 의해 개별소자를 완성하는 단계를 포함하는 것을 특징으로 하는 적층형 필름 칩 커패시터 제조방법.
- 제 1 항에 있어서,상기 적층단계는 다수의 금속층이 각각 다수의 필름 사이에 위치하여 수직방향으로 스택(stack)을 형성하며 교번 적층되는 것을 특징으로 하는 필름 칩 커패시터 제조방법.
- 제 2 항에 있어서,상기 필름층의 폭은 상기 금속층의 폭보다 넓으며,상기 적층단계는 적층된 금속층의 측면 가장자리가 적층된 필름층의 측면 가장자리에 번갈아 맞닿을 수 있도록 배치되는 것을 특징으로 하는 적층형 필름 칩 커패시터 제조방법.
- 제 2 항에 있어서,상기 적층단계는 미리 형성된 바 형태의 코어의 길이방향으로 와인딩하며,상기 압착 후 양 끝단을 제거하는 단계를 더 포함하는 것을 특징으로 하는 적층형 필름 칩 커패시터 제조방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 터미널 형성단계는, 표면실장을 할 수 있도록 상기 외부전극에 솔더링을 하는 것임을 특징으로 하는 적층형 필름 칩 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0056744A KR100496488B1 (ko) | 2002-09-18 | 2002-09-18 | 적층형 필름 칩 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0056744A KR100496488B1 (ko) | 2002-09-18 | 2002-09-18 | 적층형 필름 칩 커패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040024985A KR20040024985A (ko) | 2004-03-24 |
| KR100496488B1 true KR100496488B1 (ko) | 2005-06-22 |
Family
ID=37327964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0056744A KR100496488B1 (ko) | 2002-09-18 | 2002-09-18 | 적층형 필름 칩 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100496488B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50117348U (ko) * | 1974-03-12 | 1975-09-25 | ||
| JPS5484255A (en) * | 1977-12-16 | 1979-07-05 | Hitachi Condenser | Film capacitor |
| JPS575320A (en) * | 1980-06-12 | 1982-01-12 | Nissei Electric | Laminated condenser |
| EP0194044A2 (en) * | 1985-02-12 | 1986-09-10 | Arcotronics Italia S.P.A. | Production of capacitors of the stacked type |
| JPH04152614A (ja) * | 1990-10-17 | 1992-05-26 | Matsushita Electric Ind Co Ltd | チップフィルムコンデンサの製造方法 |
| JPH07147214A (ja) * | 1994-05-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | コンデンサの製造方法 |
-
2002
- 2002-09-18 KR KR10-2002-0056744A patent/KR100496488B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50117348U (ko) * | 1974-03-12 | 1975-09-25 | ||
| JPS5484255A (en) * | 1977-12-16 | 1979-07-05 | Hitachi Condenser | Film capacitor |
| JPS575320A (en) * | 1980-06-12 | 1982-01-12 | Nissei Electric | Laminated condenser |
| EP0194044A2 (en) * | 1985-02-12 | 1986-09-10 | Arcotronics Italia S.P.A. | Production of capacitors of the stacked type |
| JPH04152614A (ja) * | 1990-10-17 | 1992-05-26 | Matsushita Electric Ind Co Ltd | チップフィルムコンデンサの製造方法 |
| JPH07147214A (ja) * | 1994-05-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | コンデンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040024985A (ko) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10014111B2 (en) | Substrate terminal mounted electronic element | |
| CN108288534B (zh) | 电感部件 | |
| US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
| JP2001267453A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2017126715A (ja) | 電子部品、実装電子部品および電子部品の実装方法 | |
| US7926154B2 (en) | Method of manufacturing multi-layer ceramic condenser | |
| KR20130061260A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| US9613755B2 (en) | Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof | |
| US6621378B2 (en) | Filter | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| KR100496488B1 (ko) | 적층형 필름 칩 커패시터의 제조방법 | |
| JP2004289085A (ja) | 薄膜積層電子部品及びその製造方法 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| CN113393997B (zh) | 层叠线圈部件 | |
| JP4616016B2 (ja) | 回路配線基板の製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP2014225504A (ja) | 樹脂多層基板の製造方法 | |
| CN108550531B (zh) | 封装基板的制造方法 | |
| JPH11340085A (ja) | 積層セラミックコンデンサ | |
| JP2000049058A (ja) | 積層電子部品の製造方法 | |
| JP2002343640A (ja) | 積層セラミック型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081215 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |