JP4954781B2 - 三次元電子回路装置 - Google Patents
三次元電子回路装置 Download PDFInfo
- Publication number
- JP4954781B2 JP4954781B2 JP2007119804A JP2007119804A JP4954781B2 JP 4954781 B2 JP4954781 B2 JP 4954781B2 JP 2007119804 A JP2007119804 A JP 2007119804A JP 2007119804 A JP2007119804 A JP 2007119804A JP 4954781 B2 JP4954781 B2 JP 4954781B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- circuit board
- circuit device
- electronic circuit
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Combinations Of Printed Boards (AREA)
Description
主面が重なるように多層に配置された、電子部品が実装された複数の回路基板同士をそれらの端面で互いに電気的に接続した三次元回路装置であって、
前記各回路基板の端面は、第一のピッチ間隔で配設された複数の端面電極を有し、
前記各回路基板の前記端面電極は、前記多層方向において、連結部材を介して電気的に接続されており、
前記連結部材は、前記端面電極の表面同士を接続する異方性導電部材と、前記異方性導電部材に接しているシート状部材とを含み、
前記シート状部材の表面に前記第一のピッチ間隔よりも狭い第二のピッチ間隔で断続的に配列された、前記多層方向に延在する複数の導線を有し、
前記異方性導電部材と少なくとも一本の前記導線とが接しており、
前記シート状部材のうち前記端面電極と対向する箇所を除く部分または前記回路基板の前記シート状部材と対向する面における前記端面電極が配された箇所を除く部分に、前記異方性導電部材の一部を収容する収容部が設けられている。
図1〜図4を参照して本発明の実施の形態1に係る三次元電子回路装置の構成について説明する。図1(a)に本実施の形態に係る三次元電子回路装置を示し、図1(b)に図1(a)をIb−Ib線で切断した断面を示す。また図2(a)に図1(a)のAa部を拡大した図を示し、図2(b)に図2(a)をIIb−IIb線で切断した断面を示す。
図5に、本発明の実施の形態2に係る三次元電子回路装置の要部を示す。図5のAb部は図2のAa部に相当する。なお図中、図1および図2と同一機能を有する部分には同一符号を付して説明を省略する。以後も同様とする。
図6に、本発明の実施の形態3に係る三次元電子回路装置の要部を示す。図6のAc部は図2のAa部に相当する。
図7は、本発明の実施の形態4に係る三次元電子回路装置100の要部斜視図である。また図8(a)は本実施の形態で使用するシート状部材121dを金属細線122が配された面から見た平面図であり、図8(b)には図8(a)をVIIIb−VIIIb線で切断した断面を示す。
前述した実施の形態4では、収容部をシート状部材に設ける場合について説明したが、本実施の形態では、収容部を回路基板111、112の外周部に設ける場合について説明する。図11に本実施の形態で用いる回路基板111の要部を示す。
111、112 回路基板
113 半導体チップ
114 電子部品
115 端面電極
116 ベアチップ
117 配線パターン
118a〜118e 収容部
120a〜120d 連結部材
121a〜121h シート状部材
122 金属細線
123 異方性導電フィルム
124a〜124c 溝
125a〜125f 収容部
Claims (9)
- 主面が重なるように多層に配置された、電子部品が実装された複数の回路基板同士をそれらの端面で互いに電気的に接続した三次元回路装置であって、
前記各回路基板の端面は、第一のピッチ間隔で配設された複数の端面電極を有し、
前記各回路基板の前記端面電極は、前記多層方向において、連結部材を介して電気的に接続されており、
前記連結部材は、前記端面電極の表面同士を接続する異方性導電部材と、前記異方性導電部材に接しているシート状部材とを含み、
前記シート状部材の表面に前記第一のピッチ間隔よりも狭い第二のピッチ間隔で断続的に配列された、前記多層方向に延在する複数の導線を有し、
前記異方性導電部材と少なくとも一本の前記導線とが接しており、
前記シート状部材のうち前記端面電極と対向する箇所を除く部分または前記回路基板の前記シート状部材と対向する面における前記端面電極が配された箇所を除く部分に、前記異方性導電部材の一部を収容する収容部が設けられている三次元電子回路装置。 - 前記端面電極1つに対して、前記導線が2本以上接続されている請求項1記載の三次元電子回路装置。
- 前記端面電極の断面形状は円弧であり、
前記第二のピッチ間隔は前記円弧の内周の長さの1/2未満である請求項1または2に記載の三次元電子回路装置。 - 前記収容部は、前記シート状部材の前記回路基板の前記主面と直交する方向に位置する外周部を切り欠いて形成されている請求項1に記載の三次元電子回路装置。
- 前記端面電極および前記収容部は、前記回路基板の主面と平行に所定のピッチ間隔で複数個設けられ、かつ前記収容部の繰り返しのピッチ間隔は前記第一のピッチ間隔と略等しい請求項4に記載の三次元電子回路装置
- 前記収容部は、前記シート状部材の2つの面と略直交する方向に形成された貫通孔である請求項1に記載の三次元電子回路装置。
- 前記収容部は、前記シート状部材のうち前記導線が配された面に形成された凹部である請求項1に記載の三次元電子回路装置。
- 前記収容部は、前記回路基板の前記シート状部材と対向する面に形成された、前記主面と略直交する少なくとも1本の溝である請求項1に記載の三次元電子回路装置。
- 前記収容部は、前記回路基板の前記シート状部材と対向する面に形成された少なくとも1個の凹部である請求項1に記載の三次元電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119804A JP4954781B2 (ja) | 2007-04-27 | 2007-04-27 | 三次元電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119804A JP4954781B2 (ja) | 2007-04-27 | 2007-04-27 | 三次元電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277572A JP2008277572A (ja) | 2008-11-13 |
JP4954781B2 true JP4954781B2 (ja) | 2012-06-20 |
Family
ID=40055174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119804A Expired - Fee Related JP4954781B2 (ja) | 2007-04-27 | 2007-04-27 | 三次元電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4954781B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0422075A (ja) * | 1990-05-17 | 1992-01-27 | Seiko Epson Corp | 配線接続装置 |
JP3227778B2 (ja) * | 1992-04-20 | 2001-11-12 | カシオ計算機株式会社 | 導電接続構造 |
JPH05343844A (ja) * | 1992-06-04 | 1993-12-24 | Toshiba Corp | 非可撓性回路基板と可撓性回路基板との電気的な接続方法 |
JP2001326441A (ja) * | 2000-05-17 | 2001-11-22 | Sony Corp | 複合配線板及びその製造方法 |
-
2007
- 2007-04-27 JP JP2007119804A patent/JP4954781B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008277572A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5500870B2 (ja) | 接続端子付き基板及び電子部品のソケット等 | |
US20090166839A1 (en) | Semiconductor stack device and mounting method | |
CN100527412C (zh) | 电子电路模块及其制造方法 | |
KR20090009737A (ko) | 반도체장치 및 그 제조방법 | |
JP4433298B2 (ja) | 多段構成半導体モジュール | |
CN108307584B (zh) | 元器件模块 | |
JP4879276B2 (ja) | 3次元電子回路装置 | |
JP2006156534A (ja) | モバイル機器内基板間接続構造およびそれを用いた電子回路装置 | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2012094800A (ja) | 半導体記憶装置およびその製造方法 | |
JP2011151103A (ja) | 電子部品相互の接続構造及び接続方法 | |
JP4954781B2 (ja) | 三次元電子回路装置 | |
JP4954778B2 (ja) | 三次元電子回路装置および連結部材 | |
US9633923B2 (en) | Electronic device module and manufacturing method thereof | |
JP2010219180A (ja) | 電子部品実装構造および電子部品実装方法ならびに基板接続用部品 | |
JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
US20150016069A1 (en) | Printed circuit board | |
JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP2001267715A (ja) | 電子回路装置および基板接続用弾性体 | |
JP2011253926A (ja) | 両面フレキシブルプリント配線板、接続構造、電子機器 | |
JP2012227320A (ja) | 半導体装置 | |
JP2010050335A (ja) | 部品内蔵モジュールの製造方法および部品内蔵モジュール | |
JP4952353B2 (ja) | チップモジュールおよびメモリカード | |
JP2009272510A (ja) | Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |