JP2009272510A - Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ - Google Patents

Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ Download PDF

Info

Publication number
JP2009272510A
JP2009272510A JP2008122974A JP2008122974A JP2009272510A JP 2009272510 A JP2009272510 A JP 2009272510A JP 2008122974 A JP2008122974 A JP 2008122974A JP 2008122974 A JP2008122974 A JP 2008122974A JP 2009272510 A JP2009272510 A JP 2009272510A
Authority
JP
Japan
Prior art keywords
package
sheet capacitor
capacitor
sheet
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008122974A
Other languages
English (en)
Inventor
Toshiaki Masaki
敏明 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008122974A priority Critical patent/JP2009272510A/ja
Publication of JP2009272510A publication Critical patent/JP2009272510A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】汎用のプリント基板やICパッケージを用いた場合であっても、高周波ノイズの軽減やICの高速動作の安定化といったバイパスコンデンサの作用を充分に発揮させることができるICパッケージの実装構造を提供すること。
【解決手段】ICチップがパッケージされてなるICパッケージと、該ICパッケージが実装されているプリント基板と、ICチップとプリント基板とを電気的に接続するリードと、シートキャパシタとを備え、シートキャパシタはICパッケージの外側表面に配置され、シートキャパシタの電極端子は上記リードまたはICチップの接続端子と電気的に接続されている、ICパッケージの実装構造。
【選択図】図1

Description

本発明は、ICパッケージの実装構造、その製造方法およびそのためのシートキャパシタに関する。
多くの電子機器において、プリント基板等の種々の回路基板上に電子部品が表面実装される。電子部品の電源ラインから生じる高周波ノイズを低減するために、電子部品の所定の端子ピンはバイパスコンデンサへと接続されている。従来、電子部品が実装された回路基板上において、チップコンデンサの一方の電極端子と電子部品の端子ピンとが接続され、チップコンデンサの他方の電極端子が接地されていた。
アナログ回路であってもデジタル回路であっても、ICパッケージなどといった半導体装置の近傍にはバイパスコンデンサとしてのチップコンデンサが配置されて、この半導体装置に供給される電源を安定化し、そして、該電源のインピーダンスを低減させることが指向されている。こういったチップ型のコンデンサは、通常は、パターンが形成されたプリント回路基板上に、半田接続によって実装される。このようなチップ部品と半導体装置とは極力短い距離で配置すべきである。しかし、チップ部品の大きさや、他の必要な電子部品の存在に起因して、チップコンデンサを半導体装置の近傍に配置し難しい場合もある。その場合には、配線に起因して寄生インダクタンスが生じるため、所望されるノイズ軽減効果が得難くなる。
特許文献1によれば、複合コンデンサ基板が予め搭載されたベース基板が用いられる。特許文献2および3によれば、コンデンサを内蔵した特殊な構造をもつキャリア基板を備えたパッケージ集積回路が提供される。特許文献4によれば、コンデンサ素子が形成されたシート状基板が用いられる。特許文献5によれば、複数の半導体チップの間にキャパシタが挿入されてなる積層型半導体装置が提供される。特許文献6には、半導体素子およびバイパスコンデンサをパッケージ内に組み込むことが開示されている。このように、従来技術においては、特殊な構成をもつ基板または特殊な構成をもつICパッケージ(半導体装置)によって、電気的ノイズの軽減が図られていた。
特開平11−214578号公報 特開2000−349205号公報 特開2001−77225号公報 特開2005−149778号公報 特開2005−244068号公報 特開2006−19596号公報
上述のとおり、従来技術によれば、特殊な形態のプリント基板やICパッケージを用いることが指向されていた。本発明では、汎用のプリント基板やICパッケージを用いた場合であっても、高周波ノイズの軽減やICの高速動作の安定化といったバイパスコンデンサの作用を充分に発揮させることができるICパッケージの実装構造を提供することを課題とする。
本発明者は、バイパスコンデンサとして後述するシートキャパシタを用いることによって上述の課題を解決し得ることを見出して、以下の特徴をもつ本発明を完成した。
(1)ICチップがパッケージされてなるICパッケージと、該ICパッケージが実装されているプリント基板と、ICチップとプリント基板とを電気的に接続するリードと、シートキャパシタとを備え、シートキャパシタはICパッケージの外側表面に配置され、シートキャパシタの電極端子は上記リードまたはICチップの接続端子と電気的に接続されているICパッケージの実装構造。
(2)シートキャパシタが接着剤によってICパッケージの外側表面に接着されている上記(1)の実装構造。
(3)ICパッケージがシングルラインパッケージであり、ICパッケージのリードが設けられていない縁部においてシートキャパシタが折り返されて該シートキャパシタがICパッケージを挟むようにICパッケージの相対する2面に少なくとも配置されている、上記(1)または(2)の実装構造。
(4)シートキャパシタの電極端子がコの字形状であり、コの字形状の外側に絶縁物が形成されていて、前記のコの字形状の電極端子によって上記リードを挟むようにして電極端子とリードとが接続されている、上記(1)〜(3)のいずれかの実装構造。
(5)少なくとも一方の面に接着剤層を有し、前記接着剤層を介してICパッケージの外側表面に接着することができる、ICパッケージのバイパスコンデンサ用のシートキャパシタ。
(6)当該シートキャパシタの電極端子がコの字形状でありその外側に絶縁物が形成されていて、前記のコの字形状の電極端子はICパッケージから伸びるリードを挟むようにして該リードと電気的に接続し得る、上記(5)のシートキャパシタ。
(7)(i)ICチップをパッケージしてなるICパッケージの外側表面に、上記(5)または(6)のシートキャパシタを、該シートキャパシタに設けられた上記接着剤層を介して接着し、(ii)シートキャパシタが接着されたICパッケージをプリント基板に実装し、(iii)ICチップと配線基板とをリードを介して電気的に接続し、さらに、(iv)シートキャパシタの電極端子を上記リードと電気的に接続するICパッケージの実装構造の製造方法。
本発明によれば、既存のまたは汎用のICパッケージおよびプリント基板を用いて、ICパッケージとバイパスコンデンサとを互いに近傍に配置することができ、結果として、寄生インダクタンスが小さくなるので、ICにおける動作帯域幅といった電気特性の劣化が起こり難く、広帯域にわたって電源ラインのインピーダンスを低くすることができ結果としてICへの悪影響を低減できる。特に、本発明によれば、特殊な形状や材料のICパッケージやプリント基板を特に必要とせずに、特性の改善をはかることができる。
図1は本発明の実装構造の模式図である。本発明は図示された態様には限定されない。
プリント基板4に実装されているICパッケージ2は、リード3によって、プリント基板4の配線パターン41と接続されている。図1に示されるように、シートキャパシタ1はICパッケージ2がプリント基板4へ向かい合う面に貼り付けられていてもよい。シートキャパシタ1の電極端子11がリード3と電気的に接続されている。
本発明では、ICパッケージ2およびプリント基板4の形態などは特に制限はなく、既存品あるいは汎用品などをそのまま用いてもよい。ICパッケージ2は、特定の機能を果たす集積回路部材を絶縁部材でパッケージしてなる電子部品であり、前記集積回路部材をICチップと表記する。ICチップを収容する絶縁部材、すなわちパッケージング部材は、一般にはセラミックスや有機樹脂などで作られており、材料は特に制限されない。プリント基板4は電子機器を構成するために各々の電子部品が実装されるスペースを提供するとともに各電子部品間を電気的に接続するために形成された導電材料による配線パターン41を有している。本発明ではプリント基板4の材料や形状に特に制限はない。本発明では、ICパッケージ2内のICチップとプリント基板4とはリード3を用いて電気的に接続される。リード3は導電性を呈する材料からなるワイヤであれば特に限定されない。
本発明では、バイパスコンデンサとしてシートキャパシタが用いられる。シートキャパシタは誘電体層と該誘電体層を挟む2層の導電体層とを少なくとも有し、この2層の導電体層間は互いに電気的に絶縁されている。シートキャパシタは、導電体層に電気的に接続する電極端子を備える。バイパスコンデンサの電極端子は、一般的には、電源端子および接地端子(GND)などとして用いられる。
図2はシートキャパシタの分解図である。シートキャパシタは図示された態様に限定されない。図2において、白抜き矢印の下側には、導電体層12および誘電体層13が交互に積層される様子が示される。導電体層12からは電極端子11が伸びている。図2において、白抜き矢印の上側には、各層を積層して得られたシートキャパシタ1が示されている。シートキャパシタ1は、典型的には、薄い板状である。シートキャパシタ1は2層以上の導電体層12を有していてもよいし、3層以上の誘電体層13を有していてもよい。
図3および図4は、シートキャパシタ1の実施形態の断面図である。これらの図面に示すように、導電体層12と誘電体層13とは一般的なキャパシタにおいてみられる積層構造を任意に取り入れてよい。シートキャパシタ1全体の厚さは特に制限はなく、高い機械的強度と高いフレキシビリティと小型化とを考慮すると、好ましくは30μm〜500μmであり、より好ましくは50μm〜200μmである。
シートキャパシタ1の誘電体層13の具体的態様としては、焼成されたセラミック層、硬化した樹脂マトリクスおよび該マトリクス中に分散したセラミック粒子を含む層、セラミック粒子および金属粒子を分散させた樹脂マトリックス層、金属粒子を分散させた樹脂マトリックス層、などが挙げられる。シートキャパシタ1全体のフレキシビリティを高める観点からは、誘電体層13は、好ましくは、硬化した樹脂粒子、セラミック粒子または金属粒子を分散させた樹脂層である。誘電体層13の厚さは特に制限はなく、シートキャパシタ1全体の厚さなどを考慮して、好ましくは0.1μm〜200μmであり、より好ましくは0.5μm〜50μmである。
シートキャパシタ1の導電体層12の具体的態様としては、金属層、金属粒子および/または炭素粒子を分散させた樹脂層、などが挙げられる。金属層としては、銅層、ニッケル層、ステンレス層、スズ層、亜鉛層、およびこれらの合金からなる層、などが挙げられる。
シートキャパシタ1の電極端子11は、外部との電流の出し入れができるように構成されていれば、材料や形状は特に限定されない。この電極端子11は、シートキャパシタ1の導電体層12の一部がシートキャパシタ1の外部方向へ突出して形成されていてもよい。図8には、シートキャパシタ1の一実施形態の平面図が示されている。図8に示すシートキャパシタ1は、最上面に絶縁体(誘電体)層13が形成されていて、その一部が削り取られることによって導電体層12の一部が露出している。このように露出した導電体層12の一部を電極端子11として用いてもよい。
本発明では、シートキャパシタ1はICパッケージ2の外側表面に配置される。シートキャパシタ1が配置されるのはICパッケージ2の上側でもよいし下側でもよいし側方でもよいし、あるいはこれらの2つ以上でもよい。シートキャパシタ1はICパッケージ2の外側の表面に直接に配置されていてもよいし、図示していない別の部材を介して配置されていてもよい。配置の態様としては、用時にシートキャパシタ1とICパッケージ2との相対位置が実質的に変動しない程度にシートキャパシタ1とICパッケージ2とが結びついていればよく、接着、粘着、融着などが例示される。好ましくは、シートキャパシタ1は接着剤層14を介してICパッケージ2の外側表面に接着している。好ましくは、シートキャパシタ1はプリント基板4に埋め込まれることなく、また、好ましくは、プリント基板4と一体とはならない。
別の観点からは、本発明では、少なくとも一方の面に接着剤層14が設けられているシートキャパシタが、ICパッケージのバイパスコンデンサ用のシートキャパシタとして提供される。このシートキャパシタ1は上記接着剤層14を介してICパッケージ2の外側表面にそのまま接着して使用することができる。なお、取り扱い性を考慮して、シートキャパシタ1の接着剤層14の表面にさらに剥離性フィルムを貼付することができる。ここで、「ICパッケージのバイパスコンデンサ用のシートキャパシタ」は、未だ接着されていない、つまり未実装のシートキャパシタを意味している。
本発明の実装構造を得るときには、好ましくは、ICパッケージ2の外側表面に、シートキャパシタ1を配置し、しかる後に、シートキャパシタ1が配置されたICパッケージ2をプリント基板4に実装する。ここで、シートキャパシタ1の少なくとも一方の面には、好ましくは接着剤層14(図4に例示)が設けられていて、この接着剤層14を介してシートキャパシタ1とICパッケージ2とが接着される。ICパッケージ2から伸びるリード3とシートキャパシタ1の電極端子11とは、ICパッケージ2をプリント基板4に実装する前に接続してもよいし、実装した後に接続してもよいし、実装と同時に接続してもよい。
本発明では、シートキャパシタ1の電極端子11は、リード3と電気的に接続されている。電極端子11とリード3との接続は特に限定はなく、半田による接続が例示される。シートキャパシタ1の電極端子11は、リード3の代わりに、ICチップの接続端子と電気的に接続されていてもよい。シートキャパシタ1の電極端子11のうちの少なくとも一つがリード3と電気的に接続されていればよい。シートキャパシタ1の他の電極端子11は接地されていてもよい。接地される電極端子11は、ICパッケージ2から伸びるリード3のうち接地されるリード3に接続していてもよい。
図5は配置する前のシートキャパシタ1とICパッケージ2の模式図である。図5に示されるように、リード3および電極端子11の位置を互いに合わせながら、シートキャパシタ1をICパッケージ2に配置することが好ましい。
図6は、シートキャパシタの電極端子の形状の一例を示す。シートキャパシタ1の電極端子11は、リード3との位置合わせや接続を容易にするために、コの字形状に加工され、その外側に絶縁物が形成されていてもよい。好ましくは、コの字形状における窪んだ部分(切欠)にてリード3を挟むように接続される。なお、コの字形状の外側とは、リード3との接続のために電極端子11の一部が露出していることが必要な切欠の内側面以外の部分をいう。
図7はICパッケージ2およびシートキャパシタ1の実施形態の模式図である。図7に示されるICパッケージ2にはコの字状に折れ曲がったリード3が多数接続されている。図7に示されるシートキャパシタ1には2つの電極端子11があり、シートキャパシタ1とICパッケージ2とを貼り合わせたときに、所定のリード3と電極端子11とが接触して電気的に接続するように構成されている。
図8はICパッケージ2およびシートキャパシタ1の実施形態の模式図である。図8に示されるICパッケージ2にはSの字状に折れ曲がったリード3が多数接続されている。図8に示されるシートキャパシタ1は、シートから突出した電極端子11を持たずに、シートキャパシタ1の最表面を構成する絶縁体(誘電体)層13の一部を剥離することによって露出した導電体層が電極端子11として用いられる。
図9はシートキャパシタ1が配置されたICパッケージ2の実施形態の模式図である。図9に示されるICパッケージ2は、シングルラインパッケージである。具体的には、このICパッケージ2は概略として四角形状であり、その四角形の一辺にのみリード3が設けられている。図9(A)では、リード3が設けられている一辺に対向する辺(ICパッケージ2の縁部)において、シートキャパシタ1が約180°折り曲げられていて、その結果、シートキャパシタ1がICパッケージ2を挟むようにしてICパッケージ2の対向する2面に配置されている。図9(B)では、リード3が設けられている一辺と隣り合う一辺(ICパッケージ2の縁部)において、シートキャパシタ1が約180°折り曲げられていて、その結果、シートキャパシタ1がICパッケージ2を挟むようにしてICパッケージ2の対向する2面に配置されている。
以下、実施例を用いて本発明をより詳しく説明するが、これらの例は本発明を何ら限定するものではない。
高誘電率セラミックス粒子を熱硬化性樹脂に分散して、該樹脂を半硬化させることによって、誘電体層13の前駆体となる厚さ10μmのシートを得た。このシート3枚と、導電体層12としての厚さ18μmの銅箔2枚とを交互に積層し(図2参照)、その後に、積層体を加熱して樹脂を硬化させることによってキャパシタシート1を得た。このキャパシタシート1と、図5に示すようなICパッケージ2とを、キャパシタシート1の電極端子11が所定のリード3に接触するようにして貼り合せた(図4参照)。その後、キャパシタシートを貼り合せたICパッケージ2をプリント基板4に実装した。実装のときに、リード3をプリント基板4の所定の配線パターン41へ半田接合し、このときに、リード3とシートキャパシタ1の電極端子11とを半田接合した。
本発明の実装構造の模式図である。 シートキャパシタの分解図である。 シートキャパシタの実施形態の断面図である。 シートキャパシタの実施形態の断面図である。 シートキャパシタとICパッケージの実施形態の模式図である。 シートキャパシタの電極端子の形状の一例を示す。 ICパッケージとシートキャパシタの一実施形態の模式図である。 ICパッケージとシートキャパシタの他の実施形態の模式図である。 シートキャパシタが配置されたICパッケージの実施形態の模式図である。
符号の説明
1 シートキャパシタ
2 ICパッケージ
3 リード
4 プリント基板
11 電極端子
14 接着剤層
41 配線パターン

Claims (7)

  1. ICチップがパッケージされてなるICパッケージと、該ICパッケージが実装されているプリント基板と、ICチップとプリント基板とを電気的に接続するリードと、シートキャパシタとを備え、シートキャパシタはICパッケージの外側表面に配置され、シートキャパシタの電極端子は上記リードまたはICチップの接続端子と電気的に接続されている、ICパッケージの実装構造。
  2. シートキャパシタが接着剤によってICパッケージの外側表面に接着されている請求項1に記載の実装構造。
  3. ICパッケージがシングルラインパッケージであり、ICパッケージのリードが設けられていない縁部においてシートキャパシタが折り返されて該シートキャパシタがICパッケージを挟むようにICパッケージの相対する2面に少なくとも配置されている、請求項1または2に記載の実装構造。
  4. シートキャパシタの電極端子がコの字形状であり、コの字形状の外側に絶縁物が形成されていて、前記のコの字形状の電極端子によって上記リードを挟むようにして電極端子とリードとが接続されている、請求項1〜3のいずれか1項に記載の実装構造。
  5. 少なくとも一方の面に接着剤層を有し、前記接着剤層を介してICパッケージの外側表面に接着することができる、ICパッケージのバイパスコンデンサ用のシートキャパシタ。
  6. 当該シートキャパシタの電極端子がコの字形状であり、コの字形状の外側に絶縁物が形成されていて、前記コの字形状の電極端子はICパッケージから伸びるリードを挟むようにして該リードと電気的に接続し得る、請求項5に記載のシートキャパシタ。
  7. (i)ICチップをパッケージしてなるICパッケージの外側表面に、請求項5または6に記載のシートキャパシタを、該シートキャパシタに設けられた上記接着剤層を介して接着すること、(ii)シートキャパシタが接着されたICパッケージをプリント基板に実装すること、(iii)ICチップと配線基板とをリードを介して電気的に接続すること、ならびに、(iv)シートキャパシタの電極端子を上記リードと電気的に接続すること、を有するICパッケージの実装構造の製造方法。
JP2008122974A 2008-05-09 2008-05-09 Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ Pending JP2009272510A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008122974A JP2009272510A (ja) 2008-05-09 2008-05-09 Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122974A JP2009272510A (ja) 2008-05-09 2008-05-09 Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ

Publications (1)

Publication Number Publication Date
JP2009272510A true JP2009272510A (ja) 2009-11-19

Family

ID=41438795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122974A Pending JP2009272510A (ja) 2008-05-09 2008-05-09 Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ

Country Status (1)

Country Link
JP (1) JP2009272510A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065199A (ja) * 2013-09-24 2015-04-09 株式会社野田スクリーン 多層配線基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127632U (ja) * 1982-02-23 1983-08-30 オムロン株式会社 コンデンサ
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127632U (ja) * 1982-02-23 1983-08-30 オムロン株式会社 コンデンサ
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065199A (ja) * 2013-09-24 2015-04-09 株式会社野田スクリーン 多層配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
US9947466B2 (en) Electronic component
US10014111B2 (en) Substrate terminal mounted electronic element
CN102986313B (zh) 部件内置布线基板
JP2019176164A (ja) 電気素子および電気素子の製造方法
CN1765162B (zh) 多层陶瓷基板
US10861759B2 (en) Circuit module
KR101555403B1 (ko) 배선기판
JP2010123839A (ja) 半導体モジュール
JP6154154B2 (ja) 積層基板
JP6673304B2 (ja) 多層基板
JP5627391B2 (ja) 多数個取り配線基板
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP6323622B2 (ja) 部品実装基板
JP2009272510A (ja) Icパッケージの実装構造、その製造方法およびそのためのシートキャパシタ
JP4954778B2 (ja) 三次元電子回路装置および連結部材
KR102163037B1 (ko) 적층 세라믹 커패시터 조립체
JPWO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2004047817A (ja) 積層フェライト基板,薄型コイル部品及びそれを使用した回路装置
JP2012248611A (ja) モジュール
JP4535893B2 (ja) 複数個取り配線基板
JP2019029404A (ja) 回路基板、電子部品および電子モジュール
JP4954781B2 (ja) 三次元電子回路装置
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2015119090A (ja) 配線基板および多層配線基板
JP5178343B2 (ja) 容量内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Effective date: 20120130

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120207

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605