JP2004079710A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004079710A
JP2004079710A JP2002236567A JP2002236567A JP2004079710A JP 2004079710 A JP2004079710 A JP 2004079710A JP 2002236567 A JP2002236567 A JP 2002236567A JP 2002236567 A JP2002236567 A JP 2002236567A JP 2004079710 A JP2004079710 A JP 2004079710A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive
manufacturing
unevenness
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002236567A
Other languages
English (en)
Inventor
Masanori Shoji
庄司　正宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002236567A priority Critical patent/JP2004079710A/ja
Publication of JP2004079710A publication Critical patent/JP2004079710A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】配線パターン２２が形成された配線基板１２に、複数のバンプ３０が形成された半導体チップ４０を、導電粒子６６を含む接着剤６４を使用してフェースダウンボンディングする。配線パターン２２の表面又はバンプ３０の先端面の少なくとも一方は凹凸を有する。配線パターン２２とバンプ３０との間に、導電粒子６６を介在させる。
【選択図】　　　　図６

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
従来、異方性導電材料によって、半導体チップと基板とを電気的に接続させる場合、異方性導電材料に含まれる導電粒子を介して、バンプと配線パターンとの電気的な接合を図っており、バンプ及び配線パターンの表面は平坦面であった。
【０００３】
しかし、この方法によると、導電粒子の密度が少ない場合、電極と配線パターンとが対向する部分に導電粒子が残らないことがあり、電気的な接続が不安定になることがあった。また、導電粒子の密度を増大させると、導電粒子によりショートが発生することがあった。
【０００４】
本発明はこの問題点を解決するものであり、その目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、配線パターンが形成された配線基板に、複数のバンプが形成された半導体チップを、導電粒子を含む接着剤を使用してフェースダウンボンディングすることを含み、
前記配線パターンの表面又は前記バンプの先端面の少なくとも一方は凹凸を有し、
前記配線パターンと前記バンプとの間に、前記導電粒子を介在させる。
【０００６】
本発明によれば、配線パターンの表面又はバンプの先端面の少なくとも一方が凹凸を有するため、配線パターンとバンプとが対向する部分に導電粒子が残りやすくなる。そのため、配線パターンとバンプとの電気的な接続を、導電粒子を介して実現することができ、電気的な信頼性の高い半導体装置を製造することができる。
【０００７】
また、配線パターンの表面又はバンプの先端面を凹凸に形成することによって、アンカー効果が発生するため、応力に対する信頼性の高い半導体装置を製造することができる。
【０００８】
（２）この半導体装置の製造方法において、
前記凹凸の高低差を、前記導電粒子よりも小さく形成してもよい。
【０００９】
これによれば、配線パターンとバンプとを、確実に導電粒子に接触させることができるため、電気的な信頼性の高い半導体装置を製造することができる。
【００１０】
（３）この半導体装置の製造方法において、
前記配線パターンの形成工程は、表面が凹凸を有する導電パターンを形成することを含んでもよい。
【００１１】
（４）この半導体装置の製造方法において、
前記導電パターンに、メッキ層を、前記凹凸に対応した表面形状を有するように形成することを、さらに含んでもよい。
【００１２】
（５）この半導体装置の製造方法において、
前記配線パターンの形成工程は、表面が平坦になった導電パターンに、メッキ層を、その表面形状が凹凸を有するように形成することを含んでもよい。
【００１３】
（６）この半導体装置の製造方法において、
前記メッキ層を複数層で形成し、最も外側の層をその表面形状が前記凹凸を有するように形成し、他の層をその表面形状が平坦になるように形成してもよい。
【００１４】
（７）この半導体装置の製造方法において、
前記メッキ層を複数層で形成し、最も外側の層をその表面形状が前記凹凸を有するように形成し、他の層を前記凹凸に対応した表面形状を有するように形成してもよい。
【００１５】
（８）この半導体装置の製造方法において、
前記半導体チップに形成された導電部材を、押圧面が凸凹に形成されてなる押圧治具によって押圧して、前記バンプの先端面が前記凹凸を有するように前記バンプを形成してもよい。
【００１６】
（９）本発明に係る半導体装置は、配線パターンが形成された配線基板と、
複数のバンプを有し、前記基板にフェースダウンボンディングされ、前記配線パターンと電気的に接続されてなる半導体チップと、
前記基板と前記半導体チップとを接合する、導電粒子を含有する接着剤と、
を含み、
前記配線パターンの表面又は前記バンプの先端面の少なくとも一方に凹凸が形成されてなり、
前記配線パターンと前記バンプとの間に、前記導電粒子が介在してなる。
【００１７】
本発明によれば、配線パターンの表面又はバンプの先端面の少なくとも一方が凹凸を有するため、配線パターンとバンプとが対向する部分に導電粒子が残りやすくなる。そのため、配線パターンとバンプとの電気的な接続を、導電粒子を介して実現することができ、電気的な信頼性の高い半導体装置を提供することができる。
【００１８】
また、配線パターンの表面又はバンプの先端面の凹凸によりアンカー効果が発生し、応力に対する信頼性の高い半導体装置を提供することができる。
【００１９】
（１０）この半導体装置において、
前記凹凸の高低差は、前記導電粒子よりも小さく形成されてもよい。
【００２０】
これによれば、配線パターンとバンプとが、導電粒子に確実に接触した、電気的な信頼性の高い半導体装置を提供することができる。
【００２１】
（１１）この半導体装置において、
前記配線パターンは、導電パターンと、前記導電パターンに積層された導電層と、を有し、
前記導電パターンの表面形状は、凹凸を有するように形成され、
前記導電層は、前記凹凸に対応した表面形状を有するように形成されてもよい。
【００２２】
（１２）この半導体装置において、
前記配線パターンは、導電パターンと、前記導電パターンに積層された導電層と、を含み、
前記導電パターンは平坦に形成されてなり、
前記導電層の表面形状は、凹凸を有するように形成されてもよい。
【００２３】
（１３）この半導体装置において、
前記導電層は複数の層によって形成されてなり、
最も外側の層の表面形状は、前記凹凸を有するように形成されてなり、
他の層は平坦に形成されてもよい。
【００２４】
（１４）この半導体装置において、
前記導電層は複数の層によって形成されてなり、
最も外側の層の表面形状は、前記凹凸を有するように形成されてなり、
他の層は、前記凹凸に対応した表面形状を有するように形成されてもよい。
【００２５】
（１５）この半導体装置において、
前記バンプの先端面は、前記凹凸を有するように形成されてもよい。
【００２６】
（１６）本発明に係る回路基板は、上記半導体装置が電気的に接続されてなる。
【００２７】
（１７）本発明に係る電子機器は、上記半導体装置を有する。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００２９】
（第１の実施の形態）
図１〜図６（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【００３０】
本実施の形態では、図１に示すようにベース基板１０に、複数の半導体装置のための複数の導電パターン２０を形成する。導電パターン２０は、複数の導電線２１によって構成されていてもよく、この場合、導電線２１は少なくとも２点の電気的な接続を図る部材を指してもよい。
【００３１】
ベース基板１０は有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、ベース基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板として、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）技術で使用されるテープを使用してもよい。
【００３２】
図１に示すように、ベース基板１０は長尺状のものを使用してもよい。長尺状のベース基板１０は、両端部がリールに巻き取られて半導体装置の製造工程を行う、リール・トゥ・リールの工程に使用するものであってもよい。なお、本実施の形態に係る半導体装置の製造方法は、リール・トゥ・リールの工程において行ってもよい。
【００３３】
導電パターン２０（導電線２１）は、例えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちの、いずれかを積層して、あるいはいずれかの一層で形成してもよい。導電パターン２０は、銅箔等の金属箔を図示しない接着剤を介してベース基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。あるいは、接着剤なしで導電パターン２０をベース基板１０に形成してもよい。例えばスパッタリング等によって、導電パターン２０を形成してもよい。あるいは、無電解メッキで導電パターン２０を形成するアディティブ法を適用してもよい。
【００３４】
本実施の形態に係る導電パターン２０は、表面形状が凹凸を有するように形成してもよい。すなわち、本実施の形態に係る導電パターンは、導電パターン２０におけるベース基板１０とは反対を向く面を、凹凸を有するように形成してもよい。導電パターン２０の凹凸は、サンドブラストを用いて機械的に、又はプラズマ、紫外線、オゾン等を用いて物理的に、あるいはエッチング材を用いて化学的に形成することができる。
【００３５】
図１に示すベース基板１０には、メッキリード１６が形成されている。メッキリード１６は、打ち抜き領域１４の外形位置よりも外側に形成する。したがって、配線基板１２から打ち抜き領域１４を打ち抜くことによって、メッキリード１６を除去することができる。また、導電パターン２０と、メッキリード１６とは、電気的に接続するように形成されている。したがって、メッキリード１６を使用して、導電パターン２０に電気メッキを行うことができる。
【００３６】
図２は、図１に示す導電パターン２０に、メッキ層を形成する工程を示す図である。図２に示すように、メッキ槽３８にメッキ液を入れてメッキ浴３６を用意する。メッキ浴３６には陽極３２が配置されており、メッキ浴３６に、ベース基板１０を送り出す。詳しくは、ベース基板１０の一方の面（導電パターン２０が形成された面）を陽極３２に向けて、ベース基板１０を送り出す。なお、ベース基板１０がテープであれば、リール・トゥ・リールの工程によって行ってもよい。
【００３７】
ベース基板１０に形成されたメッキリード１６を、陽極３２に印加される電圧よりも低い電圧、例えばＧＮＤの陰極３４に接続すると、メッキリード１６及びこれに接続される導電パターン２０（導電線２１）と、陽極３２との間に電流が流れる。こうして、導電パターン２０（導電線２１）におけるベース基板１０とは反対を向く面に電気メッキを施し、メッキ層２３を形成することができる。また、同様の工程を繰り返すことでメッキ層２３を複数層形成してもよい。メッキ層を複数層形成する場合、陽極３２に印加する電圧を、それぞれの層を形成する工程ごとに異なる値とすれば、厚さの異なる複数のメッキ層２３を得ることができる。また、それぞれのメッキ浴で異なる金属イオンを含むメッキ浴３６を使用すれば、メッキ層を構成するそれぞれの層を、異なる金属で形成することができる。この場合、例えばメッキ層２３の最も外側の層を金によって形成してもよく、それ以外の中間層をニッケルによって形成してもよい。
【００３８】
図３（Ａ）に示すように、導電パターン２０に形成された凹凸に対応した表面形状を有するように、メッキ層２３を形成してもよい。これによって配線パターン２２を、表面形状が凹凸を有するように形成することができる。あるいは、導電パターン２０に対して大きな電流密度で電解メッキを施し、メッキ層２３を、表面形状が凹凸を有するように形成してもよい。配線パターン２２の表面の凹凸の高低差が、後述する接着剤６４に含まれる導電粒子６６よりも小さくなるように、配線パターン２２を形成してもよい。
【００３９】
こうして、メッキ層２３が導電パターン２０（導電線２１）に形成されて、配線基板１２を得ることができる。なお、ベース基板１０がテープであれば、配線基板１２はテープキャリアとなる。
【００４０】
本実施の形態の変形例として、図３（Ｂ）に示すように、導電パターン５８を平坦に形成してもよい。この場合は、最も外側のメッキ層２５のみを、表面形状が凹凸を有するように形成し、その他のメッキ層２４を平坦に形成してもよい。すなわち、平坦な導電パターン５８に、メッキ層２４を平坦に積層して、最も外側のメッキ層２５の表面を凹凸に形成してもよい。この場合、メッキ層２５を平坦に形成し、導電パターン２０の表面を凹凸に形成する方法を利用して、メッキ層２５の表面形状を凹凸に形成してもよい。あるいは、メッキ層２４に対して大きな電流密度で電解メッキを施し、メッキ層２５を、表面形状が凹凸を有するように形成してもよい。
【００４１】
あるいは、図３（Ｃ）に示すように、最も外側のメッキ層２８を、表面形状が凹凸を有するように形成し、その他のメッキ層２７を、表面形状がメッキ層２８の表面の凹凸に対応した凹凸を有するように形成してもよい。すなわち、導電パターン５８に積層されたメッキ２７の表面を凹凸に形成し、メッキ層２７の表面の凹凸に対応した凹凸を有するように、メッキ層２８をメッキ層２７に積層してもよい。これによっても、配線パターン２２を、表面形状が凹凸を有するように形成することができる。
【００４２】
図４〜図６（Ｂ）は、本実施の形態に係る半導体チップの実装方法を説明するための図である。本実施の形態では、上述の工程により表面形状が凹凸を有する配線パターン２２が形成された配線基板１２と、半導体チップ４０と、導電粒子６６を含有する接着剤６４と、が使用される。
【００４３】
半導体チップ４０の形状は、直方体（立方体を含む）であってもよいが、その形状は特に限定されない。半導体チップ４０は複数の電極４２を有する。電極４２は、半導体チップ４０に形成された集積回路の電極であり、アルミニウム又は銅などで薄く平らに形成されたパッドである。電極４２は、半導体チップ４０の、回路素子が形成された側に形成されてもよい。
【００４４】
電極４２は、半導体チップ４０の面の端部に形成されてもよい。電極４２は、半導体チップ４０の平行な２辺あるいは４辺に形成されてもよい。電極４２の少なくとも一部を避けて半導体チップ４０には、パッシベーション膜（図示しない）が形成されていてもよい。パッシベーション膜は、例えばＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００４５】
各電極４２には、バンプ３０が設けられている。バンプ３０は、金、ニッケル、銅、銀、スズなどで形成されてもよい。バンプ３０の表面はメッキされてもよい。本実施の形態においては、バンプ３０の形状は特に限定されず、平らに押しつぶされてもよく、凹凸を有してもよい。また、バンプ３０の高さは特に限定されない。バンプ３０は電解メッキ又は無電解メッキで形成してもよいし、ワイヤーボンディングによって形成されるボールバンプであってもよい。
【００４６】
図４に示すように、半導体チップ４０を配線基板１２に実装して、図５に示す半導体装置１を製造する。すなわち、図４に示すように、半導体チップ４０を、接着剤６４を介して、配線基板１２上にフェースダウンボンディングする。半導体チップ４０は、バンプ３０が形成された面を配線基板１２に向けて搭載する。
【００４７】
本実施の形態では、接着剤６４として異方性導電材料を使用する。接着剤６４は、絶縁性のバインダに導電粒子６６が所定の量だけ含まれたものである。接着剤６４は、シート状の異方性導電膜であってもよいし、ペースト状の異方性導電ペーストであってもよい。接着剤６４のバインダとして、熱硬化性の樹脂（例えばエポキシ系）を使用してもよい。
【００４８】
接着剤６４には、シリカ系フィラー等の絶縁性のフィラー（図示せず）が含まれてもよい。絶縁性のフィラーは、バインダにほぼ均一に分散され、これによって、例えば、接着剤６４と半導体チップ４０との熱膨張率の差を小さくして半導体装置の信頼性を高めることができる。また、本実施の形態において、導電粒子６６は、樹脂ボールを核材として、該核材の周りにニッケル及び金等による金属メッキ層を設けたものであってもよい。また、導電粒子６６は、絶縁性のフィラーよりも大きいものを使用してもよい。導電粒子６６は、配線パターン２２の表面の凹凸よりも大きくてもよい。
【００４９】
このような接着剤６４を、図４に示すように配線基板１２の、配線パターン２２が形成された面に設ける。あるいは、接着剤６４を、半導体チップ４０に設けてもよい。接着剤６４は、半導体チップ４０を配線基板１２に実装したときに、バンプ３０と配線パターン２２との間に介在するように設ける。また、１つの配線基板１２に複数の半導体チップ４０を実装する場合には、接着剤６４を、配線基板１２における、複数の半導体チップ４０の搭載領域を含む領域に一体的に設けてもよい。
【００５０】
図示しない押圧治具を用いて半導体チップ４０を配線基板１２に向けて押圧し、半導体チップ４０を配線基板１２に実装してもよい。すなわち、半導体チップ４０及び配線基板１２の両方で、接着剤６４を加圧してもよい。その場合、接着剤６４を加圧するとともに、そのバインダが接着力を発現するエネルギー（例えば、熱エネルギーや光エネルギー等）を加えてもよい。
【００５１】
こうして、配線基板１２に複数の半導体チップ４０が実装されて、複数の半導体装置１が一体化された半導体装置アッセンブリが得られる。
【００５２】
次に、それぞれの半導体チップ４０よりも外側で、配線基板１２を打ち抜く。打ち抜かれた配線基板１２を、実装基板１５と称してもよい。実装基板１５の形状は、特に限定されないが、半導体チップ４０の相似形としてもよい。また、配線基板１５に、外部端子となる導電材料１８を設けてもよい。導電材料１８は、図示しないスルーホールを介して配線パターン２２と電気的に接続されている。こうして、本実施の形態に係る半導体装置１を製造することができる。
【００５３】
本実施の形態に係る半導体装置１は、図６（Ａ）に示すように、配線パターン２２の表面が凹凸を有するように形成されている。そのため、図６（Ｂ）に示すように、接着剤６４に含まれる導電粒子６６が、バンプ３０と配線パターン２２とが対向する部分に残りやすくなる。これによって、バンプ３０と配線パターン２２との電気的接続を、導電粒子６６を介して実現することができ、電気的な信頼性を高めることができる。また、配線パターン２２の表面に形成された凹凸の高低差を、導電粒子６６よりも小さく形成することで、電気的な信頼性をさらに高めることができる。さらに、配線パターン２２の表面を凹凸に形成することでアンカー効果が発生し、これによって応力に対する信頼性を高めることができる。
【００５４】
（第２の実施の形態）
図７〜図１０（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。なお、以下に示す実施の形態においても、第１の実施の形態で説明した内容を可能な限り適用することができる。
【００５５】
図７（Ａ）に示すように、１つ又は複数（多くの場合複数）の電極４２が形成された半導体素子を用意する。図示する例では、半導体素子は、半導体チップ４０である。あるいは、後述するように、半導体素子は、半導体ウエハの一部（図９参照）であってもよい。
【００５６】
半導体チップ４０における電極４２が形成された面の側に、キャピラリ４４を配置する。キャピラリ４４には、ワイヤ５２が挿通されている。ワイヤ５２の幅（太さ）は、先端に形成するボール５４の大きさに応じて自由に決めることができる。ワイヤ５２は、金、銅、又はアルミニウム等で形成されることが多いが、導電性の材料であれば特に限定されない。ワイヤ５２の材料がバンプ５０を構成する材料となる。
【００５７】
まず、ワイヤ５２の先端であって、キャピラリ４４の外側に、ボール５４を形成する。ボール５４は、例えば電気トーチ（図示しない）によって高圧の放電を行って形成する。ボール５４は、ほぼ球状に形成され、その径はワイヤ５２の幅や放電時間などで制御することができる。
【００５８】
次に、キャピラリ４４をいずれか１つの電極４２の上方に配置して、ボール５４をいずれか１つの電極４２の上方に配置する。クランパ４６を開放して、キャピラリ４４を降下させて、電極４２にボール５４を押圧する。ボール５４を一定の圧力で押し付けて電極４２に圧着を行っている間に、超音波や熱等を印加する。こうして、図７（Ｂ）に示すように、ワイヤ５２のボール５４が電極４２にボンディングされる。
【００５９】
最後に、クランパ４６を閉じてワイヤ５２を保持し、図７（Ｃ）に示すように、キャピラリ４４及びクランパ４６を同時に上昇させる。ワイヤ５２は引きちぎられて、ボール５４を含む部分が電極４２上に残る。こうして電極４２に、ボール５４と、ワイヤ５２の一部とからなる導電部材５６を設けることができる。バンプ形成の必要がある電極４２が複数ある場合には、以上の工程を複数の電極４２について繰り返し行う。
【００６０】
電極４２上に残った導電部材５６は、ワイヤ５２の切断によって形成されるため、凸状に形成され、その上端部の面積が小さく、平らになっていないことが多い。また、それぞれの電極４２に形成される各導電部材５６の高さは多少ばらつく。
【００６１】
こうして得られる半導体チップ４０に、図８（Ａ）及び図８（Ｂ）に示す工程を行い、図８（Ｃ）に示すような、先端面が凹凸を有するバンプ５０を形成する。
【００６２】
ネイルヘッド方式で設けられた導電部材５６は、図８（Ａ）に示すように、導電部材５６が設けられた半導体チップ４０が作業台７０の上に載せられた後に、図８（Ｂ）に示すように、押圧治具７２によって押しつぶされる。すなわち、半導体チップ４０上の導電部材５６に対してレベリングを行う。導電部材５６が設けられた電極４２が複数ある場合には、複数の導電部材５６を一括して押しつぶしてもよい。これによって、各導電部材の高さのばらつきをなくす（または、小さくする）ことができる。また、押圧面が凹凸を有する押圧治具７２によってレベリングを行うことで、図８（Ｃ）に示すような、先端面５１が凹凸を有するバンプ５０を形成することができる。なお、バンプ５０を、先端面５１の凹凸が導電粒子６６よりも小さくなるように形成してもよい。
【００６３】
本実施の形態の変形例として、図９に示すように、半導体ウエハ８０に複数のバンプ５０を形成してもよい。半導体ウエハ８０は、複数の半導体素子８２を有する。半導体素子８２とは、バンプ５０を形成した後の工程で切断されて、半導体チップ４０となる部分を指す。半導体ウエハ８０に設けた複数の導電部材は、押圧治具によって半導体素子８２ごとに押しつぶしてもよいし、複数の半導体素子８２を含む領域で一括して押しつぶしてもよい。これによれば、ウエハレベルでバンプ５０を形成することができるので生産効率に優れる。なお、半導体ウエハ８０は、バンプ５０を形成した後に各半導体素子８２に切削切断される。
【００６４】
図１０（Ａ）及び図１０（Ｂ）に示すように、半導体チップ４０を配線基板１３にフェースダウンボンディングして、半導体装置を製造してもよい。なお、配線基板１３には、配線パターン６０が形成されており、配線パターン６０の表面形状は、平坦であってもよい。
【００６５】
本実施の形態に係るバンプ５０の先端面５１は、凹凸を有するように形成されている。これによって、接着剤６４に含まれる導電粒子６６が、バンプ５０と配線パターン６０とが対向する部分に残りやすくなる。このため、バンプ５０と配線パターン６０との電気的接続を、導電粒子６６を介して実現することができ、電気的な信頼性を高めることができる。また、バンプ５０を、先端面５１の凹凸の高低差が導電粒子６６よりも小さくなるように形成することで、電気的な信頼性をさらに高めることができる。さらに、バンプ５０の先端面を凹凸に形成することによってアンカー効果が発生し、これによって応力に対する信頼性を高めることができる。
【００６６】
１つの配線基板１３に１つの半導体チップ４０を搭載してもよいが、１つの配線基板１３に複数の半導体チップ４０を搭載してもよい。後者の場合は、その後に半導体チップ４０ごとに配線基板１３を切削切断する。こうして本実施の形態に係る半導体装置を製造することができる。
【００６７】
（第３の実施の形態）
図１１（Ａ）及び図１１（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明するための図である。なお、以下に示す実施の形態においても、第１の実施の形態及び第２の実施の形態で説明した内容を、可能な限り適用することができる。
【００６８】
本実施の形態に係る配線基板１２は、表面形状が凹凸を有するように形成された配線パターン２２を有している。また、本実施の形態に係る半導体チップ４０は、先端面５１が凹凸に形成されたバンプ５０を有している。
【００６９】
図１１（Ａ）及び図１１（Ｂ）に示すように、半導体チップ４０を配線基板１２にフェースダウンボンディングして、半導体装置を製造する。ここで、本実施の形態に係るバンプ５０の先端面５１は、凹凸を有するように形成されており、配線パターン２２は、表面が凹凸を有するように形成されている。これによって、接着剤６４に含まれる導電粒子６６が、バンプ５０と配線パターン２２とが対向する部分に残りやすくなり、また、アンカー効果が発生する。これによって、電気的な信頼性及び応力に対する信頼性の高い半導体装置を製造することができる。なお、配線パターン２２の表面の凹凸及び、バンプ５０の先端面５１の凹凸を導電粒子６６よりも小さく形成することで、電気的な信頼性をさらに高めることができる。
【００７０】
図１２には、上述の実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。また、本発明の実施の形態に係る半導体装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ２０００が示され、図１４には携帯電話３０００が示されている。
【００７１】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係るベース基板を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明を適用した半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した半導体装置を示す図である。
【図６】図６（Ａ）及び図６（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７（Ａ）〜図７（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図９】図９は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０（Ａ）及び図１０（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１３】図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０　ベース基板
１２　配線基板
２０　導電パターン
２２　配線パターン
２３　メッキ層
２４　メッキ層
２５　メッキ層
２７　メッキ層
２８　メッキ層
３０　バンプ
４０　半導体チップ
５０　バンプ
５１　先端面
５８　導電パターン
６４　接着剤
６６　導電粒子

Claims (17)

  1. 配線パターンが形成された配線基板に、複数のバンプが形成された半導体チップを、導電粒子を含む接着剤を使用してフェースダウンボンディングすることを含み、
    前記配線パターンの表面又は前記バンプの先端面の少なくとも一方は凹凸を有し、
    前記配線パターンと前記バンプとの間に、前記導電粒子を介在させる半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記凹凸の高低差を、前記導電粒子よりも小さく形成する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記配線パターンの形成工程は、表面が凹凸を有する導電パターンを形成することを含む半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記導電パターンに、メッキ層を、前記凹凸に対応した表面形状を有するように形成することを、さらに含む半導体装置の製造方法。
  5. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記配線パターンの形成工程は、表面が平坦になった導電パターンに、メッキ層を、その表面形状が凹凸を有するように形成することを含む半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記メッキ層を複数層で形成し、最も外側の層をその表面形状が前記凹凸を有するように形成し、他の層をその表面形状が平坦になるように形成する半導体装置の製造方法。
  7. 請求項５記載の半導体装置の製造方法において、
    前記メッキ層を複数層で形成し、最も外側の層をその表面形状が前記凹凸を有するように形成し、他の層を前記凹凸に対応した表面形状を有するように形成する半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップに形成された導電部材を、押圧面が凸凹に形成されてなる押圧治具によって押圧して、前記バンプの先端面が前記凹凸を有するように前記バンプを形成する半導体装置の製造方法。
  9. 配線パターンが形成された配線基板と、
    複数のバンプを有し、前記基板にフェースダウンボンディングされ、前記配線パターンと電気的に接続されてなる半導体チップと、
    前記基板と前記半導体チップとを接合する、導電粒子を含有する接着剤と、
    を含み、
    前記配線パターンの表面又は前記バンプの先端面の少なくとも一方に凹凸が形成されてなり、
    前記配線パターンと前記バンプとの間に、前記導電粒子が介在してなる半導体装置。
  10. 請求項９記載の半導体装置において、
    前記凹凸の高低差は、前記導電粒子よりも小さく形成されてなる半導体装置。
  11. 請求項９又は請求項１０記載の半導体装置において、
    前記配線パターンは、導電パターンと、前記導電パターンに積層された導電層と、を有し、
    前記導電パターンの表面形状は、凹凸を有するように形成され、
    前記導電層は、前記凹凸に対応した表面形状を有するように形成されてなる半導体装置。
  12. 請求項９又は請求項１０記載の半導体装置において、
    前記配線パターンは、導電パターンと、前記導電パターンに積層された導電層と、を含み、
    前記導電パターンは平坦に形成されてなり、
    前記導電層の表面形状は、凹凸を有するように形成されてなる半導体装置。
  13. 請求項１２記載の半導体装置において、
    前記導電層は複数の層によって形成されてなり、
    最も外側の層の表面形状は、前記凹凸を有するように形成されてなり、
    他の層は平坦に形成されてなる半導体装置。
  14. 請求項１２記載の半導体装置において、
    前記導電層は複数の層によって形成されてなり、
    最も外側の層の表面形状は、前記凹凸を有するように形成されてなり、
    他の層は、前記凹凸に対応した表面形状を有するように形成されてなる半導体装置。
  15. 請求項９から請求項１４のいずれかに記載の半導体装置において、
    前記バンプの先端面は、前記凹凸を有するように形成されてなる半導体装置。
  16. 請求項９から請求項１５のいずれかに記載の半導体装置が電気的に接続されてなる回路基板。
  17. 請求項９から請求項１５のいずれかに記載の半導体装置を有する電子機器。
JP2002236567A 2002-08-14 2002-08-14 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2004079710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002236567A JP2004079710A (ja) 2002-08-14 2002-08-14 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002236567A JP2004079710A (ja) 2002-08-14 2002-08-14 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004079710A true JP2004079710A (ja) 2004-03-11

Family

ID=32020699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236567A Withdrawn JP2004079710A (ja) 2002-08-14 2002-08-14 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2004079710A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294746A (ja) * 2004-04-05 2005-10-20 Alps Electric Co Ltd プリント配線基板およびこの製造方法
KR100973878B1 (ko) * 2007-04-06 2010-08-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
US8258625B2 (en) 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
CN104112682A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥同种结构的固态超声键合方法
CN108493200A (zh) * 2018-05-28 2018-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294746A (ja) * 2004-04-05 2005-10-20 Alps Electric Co Ltd プリント配線基板およびこの製造方法
KR100973878B1 (ko) * 2007-04-06 2010-08-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8258625B2 (en) 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
CN104112682A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥同种结构的固态超声键合方法
CN108493200A (zh) * 2018-05-28 2018-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2007036994A1 (ja) 半導体装置およびその製造方法並びにフィルムの製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2008171938A (ja) 半導体装置及び半導体装置の製造方法
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
TW511264B (en) Semiconductor device, mounting substrate and its manufacturing method, circuit substrate and electronic machine
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US8110921B2 (en) Semiconductor package and method of manufacturing the same
JP2001176904A (ja) 半導体装置及びその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US10667419B2 (en) Manufacturing method of an electronic component module
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN102437133A (zh) 半导体器件
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP7382170B2 (ja) 半導体装置
JP2003283086A (ja) 配線基板、配線基板の製造方法及び配線基板を用いた電子部品
JP2004266271A (ja) 電子部品の実装体及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050610