CN102437133A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102437133A
CN102437133A CN2011102285613A CN201110228561A CN102437133A CN 102437133 A CN102437133 A CN 102437133A CN 2011102285613 A CN2011102285613 A CN 2011102285613A CN 201110228561 A CN201110228561 A CN 201110228561A CN 102437133 A CN102437133 A CN 102437133A
Authority
CN
China
Prior art keywords
electrolytic capacitor
solid electrolytic
positive plate
bonding
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102285613A
Other languages
English (en)
Inventor
春日健男
坂田幸治
斋藤猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Publication of CN102437133A publication Critical patent/CN102437133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种可靠性高的包括半导体芯片的半导体器件，该半导体芯片装配于固体电解电容器上。一种半导体器件包括：引线框，包括岛状物(12)、电源引线(23)和GND引线(24)；片状固体电解电容器(25)，装配于岛状物(12)上；半导体芯片(11)，装配于固体电解电容器(25)上，半导体芯片的平面面积小于固体电解电容器(25)的平面面积；连接半导体芯片(11)和固体电解电容器(25)的键合接线(14)以及连接固体电解电容器(25)和电源引线(23)或者固体电解电容器(25)和GND引线(24)的键合接线(14)，其中至少固体电解电容器(25)的阳极部分(1)与阳极板(7)之间的连接部分和阳极板(7)与键合接线(14)之间的连接部分在竖直投影时未重叠。

Description

半导体器件
相关申请的交叉引用
本申请基于通过引用将公开内容全部结合于此的、于2010年8月6日提交的第2010-176888号日本专利申请并且要求对该申请的优先权。
技术领域
本发明涉及一种半导体器件并且更具体地涉及一种包括与半导体芯片组合的片状固体电解电容器的半导体器件。
背景技术
近年来已经公开了若干在包括LSI的半导体芯片的接地电路与电源电路之间提供电容器以稳定地供应电功率的技术。在半导体封装中包括的并且在与包括LSI的半导体芯片的电路接近的位置布置的旁路电容器实现更短的布线长度、减少的等效串联电感(ESL)并且提供高效和稳定操作的LSI。另外，通过在半导体封装中装配旁路电容器可以减少布置于母板上的元件数目。
例如在公开号为2005-294291的日本待审专利申请中公开了一种包括半导体芯片、固体电解电容器和键合接线的半导体器件。图10示出了如下横截面图，该横截面图示出了有关复杂电子部件的一个例子。半导体器件包括布置和附着到半导体芯片11上的固体电解电容器25。连接半导体芯片11和固体电解电容器25的技术包括连接阳极焊盘21和阴极焊盘22的方法和如下方法，该方法通过键合接线连接通过对形成于绝缘树脂的上表面中的孔进行导体镀制加工以便到达固体电解电容器25的阳极构件来形成的阳极端子(阳极通孔16)的端表面与在基底20的上表面中形成的焊区(阳极焊盘21)。另外尽管上文已经关于阳极部分进行了描述，但是可以通过类似方法连接固体电解电容器的阴极导电层。
根据在公开号为2005-294291的日本待审专利申请中公开的半导体器件，键合接线与固体电解电容器的连接位置是在固体电解电容器的阳极构件与通过对孔进行导体镀制加工来获得的阳极端子之间的连接部分。因此，键合工具在接线键合时引起的重量或者振动可能破坏在紧接于接线键合部分下面的片状固体电解电容器的阳极构件与通过导体镀制来形成的阳极端子之间的连接部分，这可能引起导电故障。因此存在连接可靠性的问题。
发明内容
简言之，本发明的目的在于提供一种可靠性高的半导体器件。
本发明提供用于解决前述问题的手段并且下文将描述其示例配置。
本发明的第一示例方面是一种半导体器件，该半导体器件包括：引线框，包括岛状物、电源引线和GND引线；片状固体电解电容器，装配于岛状物上；半导体芯片，装配于固体电解电容器上，半导体芯片的平面面积小于固体电解电容器的平面面积；连接半导体芯片和固体电解电容器的键合接线；以及连接固体电解电容器和电源引线或者固体电解电容器和GND引线的键合接线，其中半导体器件包括在焊接在固体电解电容器的阳极部分上的阳极板与阳极部分之间的连接部分和在阳极板与键合接线之间的连接部分，在阳极板与阳极部分之间的连接部分和在阳极板与键合接线之间的连接部分在竖直投影时未重叠。
本发明的第二示例方面是一种半导体器件，该半导体器件包括：引线框，包括岛状物、电源引线和GND引线；片状固体电解电容器，装配于岛状物上；半导体芯片，经过基底装配于固体电解电容器上，半导体芯片的平面面积小于固体电解电容器的平面面积；经过基底连接半导体芯片和固体电解电容器的键合接线；以及经过基底连接固体电解电容器和电源引线或者固体电解电容器和GND引线的键合接线，其中半导体器件包括在焊接在固体电解电容器的阳极部分上的阳极板与阳极部分之间的连接部分和在基底与键合接线之间的连接部分，在阳极板与阳极部分之间的连接部分和在基底与键合接线之间的连接部分在竖直投影时未重叠。
根据本发明，焊接在固体电解电容器的阳极部分上的阳极板与阳极部分的连接部分和在阳极板与键合接线之间的连接部分或者在基底与键合接线之间的连接部分在它们竖直投影时布置于不同位置，由此能够防止由于键合工具的重量或者振动所引起的影响而出现连接故障或者导电故障。
根据本发明，当通过接线键合来连接固体电解电容器的阳极部分和半导体芯片时，未紧接于在键合接线与阳极板或者基底之间的连接部分下面提供焊接在固体电解电容器的阳极部分上的阳极板的连接部分，这意味着它们在竖直投影时连接于不同位置。这防止在固体电解电容器的阳极部分与阳极板之间的连接部分损坏(该损坏引起导电故障)并且实现制造可靠性高的半导体器件。
从下文给出的具体描述和仅通过示例给出、因此并不视为限制本发明的附图中将变得更完全理解本发明的上述和其它目的、特征及优点。
附图说明
图1是示出了根据本发明一个示例实施例和第一例子的半导体器件的涂覆树脂的透视平面图；
图2是沿着根据本发明示例实施例和第一例子的图1的线II-II截取的示意横截面图；
图3是示出了根据本发明第二例子的半导体器件的涂覆树脂的透视平面图；
图4是沿着根据本发明第二例子的图3的线IV-IV截取的示意横截面图；
图5是从根据本发明第二例子的图4的C-C平面所见的在C-C平面与D-D平面之间的基底部分的透视平面图；
图6是根据第一比较例子的半导体器件的涂覆树脂的透视平面图；
图7是沿着根据第一比较例子的图6的线VII-VII截取的示意横截面图；
图8是根据第二比较例子的半导体器件的涂覆树脂的透视平面图；
图9是沿着根据第二比较例子的图8的线IX-IX截取的示意横截面图；并且
图10是示出了根据相关技术的半导体器件的一个例子的横截面图。
具体实施方式
将参照图1和图2描述根据本发明一个示例实施例的半导体器件。根据本发明示例实施例的半导体器件26包括由片状铝电解电容器形成的固体电解电容器25、引线框13、半导体芯片11和键合接线14。例如QFP型引线框13包括由42合金形成的岛状物12(包括装配于其上的固体电解电容器25)、电源引线23和GND引线24。半导体芯片11装配于固体电解电容器25上而基底和金属箔9按照需要插入于其间，并且半导体芯片11具有比固体电解电容器25的平面面积更小的平面面积。键合接线14连接固体电解电容器25和半导体芯片11以及固体电解电容器25与电源引线23或者固体电解电容器25和GND引线24。键合接线14连接到阳极板7或者焊接到固体电解电容器25的阳极部分1上的基底。半导体器件26还包括覆盖固体电解电容器25、金属箔9和半导体芯片11的涂覆树脂15。
固体电解电容器25包括作为母材的阳极部分1(该阳极部分是例如由铝制成的板状或者箔状阀作用(valve action)金属)和在阳极部分1中提供的保护带2(由此将阳极与阴极分离并且形成固体电解电容器25的基体)。在固体电解电容器25的阳极部分1中提供保护带2。导电聚合物层4形成于由保护带2分离的电介质氧化物涂覆层3上，并且向其涂敫石墨层5和银膏层6并且进行固化，由此形成固体电解电容器25的阴极部分。
将阳极板7焊接到固体电解电容器的阳极部分1的方法可以包括超声焊接、电阻焊接和激光焊接并且由于超声焊接的生产效率优良、焊接设备运行成本低并且连接可靠性高而优选为超声焊接。优选地，阳极板7的平面面积的一半至三分之二焊接到阳极部分1。这是因为重要的是键合工具在连接键合接线时的直径设置成如下范围，该范围使得键合接线与阳极板7之间的连接部分与阳极板7与阳极部分1连接的部分在竖直投影时未重叠。要求阳极板7与阳极部分1之间的连接部分与阳极板与键合接线之间的连接部分在竖直投影时未重叠，并且键合工具的直径中心优选为如下范围的中心，在该范围中键合接线与阳极板7与阳极部分1之间的连接部分在竖直投影时未重叠。半导体芯片可以装配于固体电解电容器上而基底插入于其间。在这一情况下，阳极板的整个平面区域可以连接到阳极部分。重要的是键合工具在键合接线连接到基底上的阳极焊盘(该阳极焊盘是与键合接线的连接部分)时的直径与阳极板与阳极部分之间的连接部分在竖直投影时未重叠。要求阳极板与阳极部分之间的连接部分和基底与键合接线之间的连接部分在竖直投影时未重叠并且键合工具的直径中心优选为如下范围的中心，在该范围中基底的阳极焊盘和阳极板与阳极部分之间的连接部分在竖直投影时未重叠。
金属箔9在需要时使用银导电粘合剂8来连接到固体电解电容器25，从而在紧接于半导体芯片11的连接接线键合的部分下面的部分中提供金属箔9。
焊接在固体电解电容器25的阳极部分1上的阳极板7和主要在阴极部分上提供的金属箔9可以由铜、铜合金、银、银合金、金、金合金、铝、铝合金等制成或者可以是使用这些材料之一作为母材对其进行镀镍或者镀金的。包括镀制部分的厚度优选为从20μm至78μm。铜母材由于它的导电率高而优选加以使用。取而代之，可以使用通过向基底的两个表面涂敷金属箔来获得的材料，例如镀铜的印刷板。这也可以用作在固体电解电容器上提供的基底。在这一情况下，印刷板的基材可以是双马来酰亚胺三嗪树脂、玻璃环氧树脂、玻璃聚酰亚胺树脂、液晶聚合物等。优选的是玻璃环氧树脂由于它的广泛适用性、易于加工、线性膨胀系数而选为基材，基材的厚度约为60μm，向基材的两个表面涂敷的铜箔为无氧铜，并且它的厚度(包括镀制厚度)约为43μm。
随后通过非导电粘合剂10在岛状物12上装配固体电解电容器25。另外使用非导电粘合剂10在固体电解电容器25上的金属箔9或者基底上装配半导体芯片11。然后在焊接在固体电解电容器25的阳极部分1上的阳极板7的连接部分和键合接线14的连接部分竖直投影时在不同位置直接由接线(比如金键合接线14)或者通过基底键合焊接在固体电解电容器25的阳极部分11上的阳极板7和半导体芯片11的阳极部分。金属箔9或者基底和半导体芯片11的阴极部分通过接线键合(例如由金键合接线14)连接，随后由涂覆树脂15涂覆。
根据在固体电解电容器25与岛状物12之间的连接可靠性，银导电粘合剂8在固体电解电容器25未由涂覆树脂15a涂覆时用作粘合剂，而非导电粘合剂10在仅固体电解电容器25由涂覆树脂15a涂覆时用作粘合剂。
尽管根据上述示例实施例的固体电解电容器25具有一个阳极部分和一个阴极部分这两个端子，但是根据本发明固体电解电容器25可以具有两个阳极部分和一个阴极部分这三个端子。
[例子]
下文将参照例子具体描述根据本发明的半导体器件。
(第一例子)
根据第一例子的半导体器件的涂覆树脂的透视平面图对应于上文已经描述的图1。沿着在根据第一例子的半导体器件的图1中的线II-II截取的示意横截面结构对应于在示例实施例中描述的图2。将参照图1和图2描述第一例子。
首先作为商业上可获得的用于铝电解电容器的粗糙化(蚀刻)铝形成箔，选择厚度为80μm、每平方厘米的电容为118μF、在形成电介质时的形成电压为9V的箔并且对该箔进行冲孔以具有电容器元件的形状。接着为了将阳极与阴极分离，通过丝网印刷方法来加工环氧树脂以形成宽度为0.8mm而厚度为20μm的保护带2。使铝形成箔在脂肪酸水合溶液中受到化学转换，由此形成电介质氧化物涂覆层3。随后使用吡咯作为单体，过硫酸铵作为氧化剂而p-甲苯磺酸作为掺杂剂来进行化学氧化聚合，由此在阴极形成区中在电介质氧化物膜上形成导电聚合物层4。通过丝网印刷方法向其涂敷石墨层5并且固化该石墨层以具有30μm的厚度。随后通过丝网印刷方法向石墨层5上涂敷银膏层6并且固化该银膏层以具有50μm的厚度。使用YAG激光来曝光阳极部分1的阳极，并且通过超声焊接将这一阳极焊接到铜母材的阳极板7，其中进行厚度为15μm的镀铜、厚度为3μm的镀镍和厚度为0.1μm的镀金。阳极板7的平面面积的三分之二焊接到阳极部分1。
接着通过分配器向固体电解电容器25的阴极部分的银膏层6涂敷银导电粘合剂8，随后通过对其进行镀镍和镀金的无氧铜母材来装配和固化长度为2.0mm、宽度为1.0mm而厚度为43μm的金属箔9。另外，除了通过接线键合来连接到金键合接线14的阳极板7的一侧和金属箔9的一侧之外，使用涂覆树脂15a通过传送模制来涂覆固体电解电容器25。
接着通过分配器向由42合金制成的QFP型引线框13的岛状物12施加主要成分为环氧树脂的非导电粘合剂10，并且以涂覆树脂15a的表面为下表面装配和固化固体电解电容器25。
另外通过分配器向装配于固体电解电容器25的阴极部分上的金属箔9施加主要成分为环氧树脂的非导电粘合剂10，并且在其上装配半导体芯片11。然后阳极板7的端部的三分之一部分(在焊接在固体电解电容器25的阳极部分1上的阳极板7竖直投影时不同于与阳极部分的连接部分)和半导体芯片11的阳极部分1通过接线键合由金键合接线14连接。另外，金属箔9和半导体芯片11的阴极部分通过接线键合由金键合接线14连接。
另外，阳极板7的端部的三分之一部分(在焊接在固体电解电容器25的阳极部分1上的阳极板7竖直投影时不同于与阳极部分的连接部分)和QFP型引线框13的电源引线23通过接线键合由金键合接线14连接，并且金属箔9和QFP型引线框13的GND引线24通过接线键合由金键合接线14连接。
在固体电解电容器与接线键合的连接状态方面检验这样获得的十个半导体器件26，并且对具有连接故障的器件的数目进行计数。表1示出了结果。器件使用传送模制由涂覆树脂15涂覆，由此获得半导体器件26。测试十个完成的半导体器件26的操作以检验是否存在固体电解电容器25的损坏。表1示出了结果。
在表1中所示结果中，在固体电解电容器与接线键合之间的连接故障这一连接状态意味着如下情况，在该情况下半导体芯片11的阳极部分和阴极部分、QFP型引线框13的GND引线24和电源引线23以及在金属箔9和固体电解电容器25的阳极板7中的通过接线键合的连接部分中的任一个未连接或者断开。在固体电解电容器的阳极部分1与阳极板7之间的连接故障这一连接状态意味着如下情况，在该情况下在通过超声焊接来焊接的固体电解电容器的阳极部分1与阳极板7之间的连接部分损坏并且剥落或者裂开。另外半导体器件26的操作故障意味着半导体芯片11操作而无嵌入于半导体器件26中的固体电解电容器25所给予的效果这样的情况以及半导体芯片11未操作这样的情况。
(第二例子)
将参照图3、图4和图5描述第二例子。固体电解电容器25的制造工艺除了阳极板的连接之外类似于在第一例子中描述的制造工艺。通过超声焊接向固体电解电容器25的阳极部分1焊接对其进行厚度为15μm的镀铜、厚度为3μm的镀镍和厚度为0.1μm的镀金的由铜母材制成的阳极板7。阳极板7的平面区域的整个表面焊接到阳极部分1。
接着基底20装配于固体电解电容器25上而不是第一例子中使用的金属箔上，并且由环氧树脂制成的具有铜板的双面印刷板用作基底20。由铜母材制成的阳极装配部分18和阴极装配部分19被提供于基底20的装配有固体电解电容器25的表面上，由此经过穿透环氧树脂的阳极通孔16和阴极通孔17电连接到两个阳极焊盘21和两个阴极焊盘22，这些焊盘用于在装配半导体芯片11的一侧中的接线键合。另外，基底20包括紧接于半导体芯片11的连接有接线键合的位置下面的四个金属箔9a，并且除了阳极焊盘21和阴极焊盘22之外的部分由阻焊剂27覆盖。基底具有4.5mm的长度和1.6mm的宽度。厚度为35μm的无氧铜箔布置于由玻璃环氧树脂制成并且厚度为60μm的基材的两个表面中。然后进行厚度为3μm的镀镍和厚度为0.1μm的镀金，由此获得基底20。通过丝网印刷方法向基底20上的装配有固体电解电容器25的表面施加银导电粘合剂8以具有50μm的厚度，并且装配和固化固体电解电容器25的焊接有阳极板7的一侧。另外除了用于在装配半导体芯片11的一侧中的接线键合的两个阳极焊盘21和两个阴极焊盘22之外，固体电解电容器25使用传送模制由涂覆树脂15a涂覆。
接着通过分配器向由42合金制成的QFP型引线框13的岛状物12施加主要成分为环氧树脂的非导电粘合剂10，并且以涂覆树脂15a的表面为下表面装配和固化固体电解电容器25。
另外使用主要成分为环氧树脂的非导电粘合剂10在基底20上装配半导体芯片11。然后阳极部分21(用于固体电解电容器25装配于其上的基底20的接线键合)和半导体芯片11的阳极部分在阳极焊盘21的接线键合部分竖直投影时与固体电解电容器25的阳极板7不同的位置(该位置为阳极焊盘21的与半导体芯片11接近的端部)通过接线键合由金键合接线14连接。另外阴极焊盘22(用于固体电解电容器25装配于其上的基底20的接线键合)和半导体芯片11的阴极部分通过接线键合由金键合接线14连接。另外阳极焊盘21(用于固体电解电容器25装配于其上的基底20的接线键合)在接线键合部分竖直投影时与固体电解电容器25的阳极板7不同的位置(该位置为阳极焊盘21的与电源引线23接近的端部)连接到QFP型引线框13的电源引线23，并且阴极焊盘22(用于装配有固体电解电容器25的基底20的接线键合)通过接线键合由金键合接线14连接到QFP型引线框13的GND引线24。
在固体电解电容器与接线键合的连接状态方面检验这样获得的十个半导体器件26，并且对具有连接故障的器件的数目进行计数。表1示出了结果。器件使用传送模制由涂覆树脂15涂覆，由此获得半导体器件26。测试十个完成的半导体器件26的操作以检验是否存在固体电解电容器25的损坏。表1示出了结果。
在表1中所示结果中，在固体电解电容器与接线键合之间的连接故障这一连接状态意味着如下情况，在该情况下半导体芯片11的阳极部分和阴极部分、QFP型引线框13的GND引线24和电源引线23以及在阳极焊盘21和阴极焊盘22(用于在固体电解电容器25中使用的基底20中的接线键合)中的通过接线键合的连接部分中的任一个未连接或者断开。在固体电解电容器的阳极部分1与阳极板7之间的连接故障这一连接状态意味着如下情况，在该情况下在通过超声焊接来焊接的固体电解电容器的阳极部分1与阳极板7之间的连接部分损坏并且剥落或者裂开。另外半导体器件26的操作故障意味着半导体芯片11操作而无嵌入于半导体器件26中的固体电解电容器25所给予的效果这样的情况以及半导体芯片11未操作这样的情况。
(第一比较例子)
将参照图6和图7描述第一比较例子。固体电解电容器25的制造工艺除了阳极板的连接之外类似于在第一例子中描述的制造工艺。由铜母材(其中进行厚度为15μm的镀铜、厚度为3μm的镀镍和厚度为0.1μm的镀金)制成的阳极板7通过超声焊接来焊接到固体电解电容器25的阳极部分1。阳极板7的平面区域的整个表面焊接到阳极部分1。
接着类似于第一例子，通过分配器向固体电解电容器25的阴极部分的银膏层6上施加银导电粘合剂8，然后通过对其进行镀镍和镀金的无氧铜母材来装配和固化长度为2.0mm、宽度为1.0mm而厚度为43μm的金属箔9。另外除了通过接线键合来连接到金键合接线14的阳极板7的一侧和金属箔9的一侧之外，使用涂覆树脂15a通过传送模制来涂覆固体电解电容器25。
通过分配器向由42合金制成的QFP型引线框13的岛状物12施加主要成分为环氧树脂的非导电粘合剂10，并且以涂覆树脂15a的表面为下表面装配和固化固体电解电容器25。
另外通过分配器向装配于固体电解电容器25的阴极部分上的金属箔9上施加主要成分为环氧树脂的非导电粘合剂10，并且在其上装配半导体芯片11。然后焊接在固体电解电容器25的阳极部分1上的阳极板7和半导体芯片11的阳极部分通过接线键合由金键合接线14连接。在键合接线与阳极板7之间的连接部分使得固体电解电容器25的阳极部分1与阳极板7之间的连接部分在竖直投影时紧接于其下面放置。
另外，焊接在固体电解电容器25的阳极部分1上的阳极板7和QFP型引线框13的电源引线23通过接线键合由金键合接线14连接。阳极板7的键合接线的连接部分使得固体电解电容器25的阳极部分1与阳极板7之间的连接部分在竖直投影时紧接于其下面放置。
此后在与第一例子中的条件相同的条件之下完成半导体器件26。在固体电解电容器与接线键合的连接状态方面检验这样获得的十个半导体器件26，并且对具有连接故障的器件的数目进行计数。表1示出了结果。器件使用传送模制由涂覆树脂15涂覆，由此获得半导体器件26。测试十个完成的半导体器件26的操作以检验是否存在固体电解电容器25的损坏。表1示出了结果。
在表1中所示结果中，在固体电解电容器与接线键合之间的连接故障这一连接状态意味着如下情况，在该情况下半导体芯片11的阳极部分和阴极部分、QFP型引线框13的GND引线24和电源引线23以及在金属箔9和固体电解电容器25的阳极板7中的通过接线键合的连接部分中的任一个未连接或者断开。固体电解电容器的阳极部分1与阳极板7之间的连接故障这一连接状态意味着如下情况，在该情况下在通过超声焊接来焊接的固体电解电容器的阳极部分1与阳极板7之间的连接部分损坏并且剥落或者裂开。另外半导体器件26的操作故障意味着半导体芯片11操作而无嵌入于半导体器件26中的固体电解电容器25所给予的效果这样的情况以及半导体芯片11未操作这样的情况。
(第二比较例子)
将参照图8和图9描述第二比较例子。如与第二例子类似的那样制造固体电解电容器25，并且在固体电解电容器25上装配基底20。然后向基底20的装配有固体电解电容器25的表面施加银导电粘合剂8，随后装配和固化固体电解电容器25的焊接有阳极板7的一侧。另外除了两个阳极焊盘21和两个阴极焊盘22(用于在半导体芯片11装配于其上的一侧中的接线键合)之外，固体电解电容器25通过传送模制由涂覆树脂15a涂覆。
接着通过分配器向由42合金制成的QFP型引线框13的岛状物12施加主要成分为环氧树脂的非导电粘合剂10，并且以涂覆树脂15a的表面为下表面装配和固化固体电解电容器25。另外使用主要成分为环氧树脂的非导电粘合剂10在基底20上装配半导体芯片11。
随后阳极焊盘21(用于固体电解电容器25装配于其上的基底20的接线键合)和半导体芯片11的阳极部分通过接线键合由金键合接线14连接。阳极焊盘21的接线键合位置使得在竖直投影时通过银导电粘合剂8来与固体电解电容器25的阳极装配部分18连接的阳极板7紧接于其下面，这意味着它们在阳极焊盘21的中心部分周围由金键合接线14连接。另外，用于基底210的接线键合的阳极焊盘21和QFP型引线框13的电源引线23通过接线键合由金键合接线14连接。阳极焊盘21的接线键合位置在竖直投影时紧接于通过银导电粘合剂8来与固体电解电容器25的阳极装配部分18连接的阳极板7下面，这意味着它们在阳极焊盘21的中心部分周围由金键合接线14连接。
此后在与第二例子中的条件相同的条件之下完成半导体器件26。在固体电解电容器与接线键合的连接状态方面检验这样获得的十个半导体器件26，并且对具有连接故障的器件的数目进行计数。表1示出了结果。器件使用传送模制由涂覆树脂15涂覆，由此获得半导体器件26。测试十个完成的半导体器件26的操作以检验是否存在固体电解电容器25的损坏。表1示出了结果。
在表1中所示结果中，在固体电解电容器与接线键合之间的连接故障这一连接状态意味着如下情况，在该情况下半导体芯片11的阳极部分和阴极部分、QFP型引线框13的GND引线24和电源引线23以及在阳极焊盘21和阴极焊盘22(用于在固体电解电容器25中使用的基底20中的接线键合)中的通过接线键合的连接部分中的任一个未连接或者断开。固体电解电容器的阳极部分1与阳极板7之间的连接故障这一连接状态意味着如下情况，在该情况下在通过超声焊接来焊接的固体电解电容器的阳极部分1与阳极板7之间的连接部分损坏并且剥落或者裂开。另外半导体器件26的操作故障意味着半导体芯片11操作而无嵌入于半导体器件26中的固体电解电容器25所给予的效果这样的情况以及半导体芯片11未操作这样的情况。
表1
Figure BSA00000554635000131
Figure BSA00000554635000141
在第一例子和第二例子中，在十个器件之中的十个器件示出了通过在接线键合中键合接线的固体电解电容器25中的良好连接状态。另外，完成的半导体器件的操作检验已经揭示在十个器件之中的十个器件已经正常操作。因此固体电解电容器25的阳极部分与阳极板的连接状态优良并且连接部分未损坏。
然而根据第一比较例子，在接线键合时添加重量或者影响。虽然在十个固体电解电容器25之中的四个器件的连接状态优良，但是其余六个器件具有连接故障。另外，十个完成的半导体器件的操作检验已经揭示在十个器件之中的六个器件未操作。在第二比较例子中，在接线键合时添加重量或者影响。在十个固体电解电容器25之中的六个器件的导电状态优良，而其余四个器件具有连接故障。另外，十个完成的半导体器件的操作检验已经揭示在十个器件之中的四个器件未操作。
因此理解虽然键合接线的连接状态优良，但是固体电解电容器25的阳极部分与阳极板之间的连接由于在接线键合时直接施加的应力而损坏。
另外即使在半导体器件以内仍然可以在与半导体芯片的电路更近的部分布置电容器，由此能够改进电特性。第一例子优于第二例子，因为从固体电解电容器到半导体芯片的布线长度在第一例子中更短。
根据这样描述的本发明将清楚可以用许多方式变化本发明的实施例。这样的变化将不视为脱离本发明的精神实质和范围，并且如本领域技术人员将清楚的所有这样的修改旨在于包含在所附权利要求的范围内。

Claims (3)

1.一种半导体器件，包括：
引线框，包括岛状物、电源引线和GND引线；
片状固体电解电容器，装配于所述岛状物上；
半导体芯片，装配于所述固体电解电容器上，所述半导体芯片的平面面积小于所述固体电解电容器的平面面积；
连接所述半导体芯片和所述固体电解电容器的键合接线；以及
连接所述固体电解电容器和所述电源引线或者所述固体电解电容器和所述GND引线的键合接线，
其中所述半导体器件包括在焊接在所述固体电解电容器的阳极部分上的阳极板与所述阳极部分之间的连接部分和在所述阳极板与所述键合接线之间的连接部分，在所述阳极板与所述阳极部分之间的所述连接部分和在所述阳极板与所述键合接线之间的所述连接部分在竖直投影时未重叠。
2.一种半导体器件，包括：
引线框，包括岛状物、电源引线和GND引线；
片状固体电解电容器，装配于所述岛状物上；
半导体芯片，经过基底装配于所述固体电解电容器上，所述半导体芯片的平面面积小于所述固体电解电容器的平面面积；
经过所述基底连接所述半导体芯片和所述固体电解电容器的键合接线；以及
经过所述基底连接所述固体电解电容器和所述电源引线或者所述固体电解电容器和所述GND引线的键合接线，
其中所述半导体器件包括在焊接在所述固体电解电容器的阳极部分上的阳极板与所述阳极部分之间的连接部分和在所述基底与所述键合接线之间的连接部分，在所述阳极板与所述阳极部分之间的所述连接部分和在所述基底与所述键合接线之间的所述连接部分在竖直投影时未重叠。
3.根据权利要求1或者权利要求2所述的半导体器件，其中所述阳极板的母体材料的主要成分为铜。
CN2011102285613A 2010-08-06 2011-08-05 半导体器件 Pending CN102437133A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010176888A JP2012038873A (ja) 2010-08-06 2010-08-06 半導体装置
JP2010-176888 2010-08-06

Publications (1)

Publication Number Publication Date
CN102437133A true CN102437133A (zh) 2012-05-02

Family

ID=45555523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102285613A Pending CN102437133A (zh) 2010-08-06 2011-08-05 半导体器件

Country Status (3)

Country Link
US (1) US20120032301A1 (zh)
JP (1) JP2012038873A (zh)
CN (1) CN102437133A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281722A (zh) * 2014-06-12 2016-01-27 大陆汽车有限公司 具有电路板和布置在其上的电子电路的装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103543886B (zh) * 2012-07-10 2017-02-08 深圳欧菲光科技股份有限公司 电容触摸屏及其制备方法
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両
ITUB20161121A1 (it) 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US7551424B2 (en) * 2004-03-30 2009-06-23 Rohm Co., Ltd. Solid electrolytic capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281722A (zh) * 2014-06-12 2016-01-27 大陆汽车有限公司 具有电路板和布置在其上的电子电路的装置
CN105281722B (zh) * 2014-06-12 2021-09-07 大陆汽车有限公司 具有电路板和布置在其上的电子电路的装置

Also Published As

Publication number Publication date
JP2012038873A (ja) 2012-02-23
US20120032301A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
US20070010086A1 (en) Circuit board with a through hole wire and manufacturing method thereof
CN100452342C (zh) 制造内置器件的基板的方法
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
CN101110296A (zh) 芯片型固态电解电容器
US20090185357A1 (en) Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods
CN103493610A (zh) 刚性柔性基板及其制造方法
CN213280231U (zh) 埋入式电路板、移动设备以及传感组件
CN108882500B (zh) 柔性电路板及其制作方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN103794515A (zh) 芯片封装基板和结构及其制作方法
US20130029500A1 (en) Connector and fabrication method thereof
CN102437133A (zh) 半导体器件
CN103906370A (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN102270536A (zh) 底面电极型固体电解叠层电容器及其安装体
CN210926014U (zh) 一种半导体芯片的sip封装结构
CN211184426U (zh) 一种电路板堆叠结构及电子设备
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN101866889B (zh) 无基板芯片封装及其制造方法
JP4635331B2 (ja) プリント配線板
JP2001052780A (ja) 電気コネクタおよびその製造方法
CN209748929U (zh) 多样化装配印刷线路板
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN114765918A (zh) 电路板组件及其制作方法
CN205016516U (zh) 半导体装置和电子设备
JP2006310583A (ja) 複合基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120502

WD01 Invention patent application deemed withdrawn after publication