JPS61108160A - コンデンサ内蔵型半導体装置及びその製造方法 - Google Patents

コンデンサ内蔵型半導体装置及びその製造方法

Info

Publication number
JPS61108160A
JPS61108160A JP59230954A JP23095484A JPS61108160A JP S61108160 A JPS61108160 A JP S61108160A JP 59230954 A JP59230954 A JP 59230954A JP 23095484 A JP23095484 A JP 23095484A JP S61108160 A JPS61108160 A JP S61108160A
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
capacitor
conductor layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59230954A
Other languages
English (en)
Other versions
JPH0481860B2 (ja
Inventor
Koichi Takegawa
光一 竹川
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59230954A priority Critical patent/JPS61108160A/ja
Priority to US06/792,971 priority patent/US4714952A/en
Priority to EP85113847A priority patent/EP0180219A3/en
Publication of JPS61108160A publication Critical patent/JPS61108160A/ja
Publication of JPH0481860B2 publication Critical patent/JPH0481860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサ内蔵型半導体装置及びその製造方法
に関する。
〔従来の技術〕
従来、半導体装置を電子装置に実装する場合、半導体チ
ップから発生したノイズによる誤動作を防止するために
、半導体装置の電源リードとアースリードとの間に個別
コンデンサが挿入されていた。
このような、半導体装置の外にコンデンサｆｆ実装する
方法は、半導体装置とコンデンサ間のリード線のインダ
クタンスにより効果が十分でないこと、及びコンデンサ
を半導体装置毎に実装しなくてはならないため、プリン
ト板の実装密度を低下させる等の問題点があった。そこ
でこれら問題点上解決するために、最近はコンデンサを
半導体装置に内蔵するものが幾つか試みられている。
従来のコンデンサ内蔵型半導体装置の実施方法としては
、特公昭４９−５３９２号、同５６−９９８６４号、同
５６−１２９３４８号及び同５７−１１３２６１号にお
いて、セラミックパッケージ内部またはセラミックパッ
ケージのキャビティ内部にコンデンサ全内蔵する方法及
びセラミックパッケージのセラミック基板積層間にコン
デンサ全はさみこんで実施する方法が示されてｂる。
これに対し、大量かつ安価に生産されるプラスチ、クパ
ンケージについては、前記セラミックパッケージにおけ
るコンデンサ全蔵方法の適用は、製造が困難で量産性に
乏しいこと、またプラスチックパッケージの構造上不可
能であること等から実施され難く、具体的なコンデンサ
内蔵型プラスチ、クバ、ケージの例は少ない。
従来のコンデンサ内蔵型プラスチックパッケージの一例
としては、第１０量子面図と第１１同断面図に第１の例
を示す如く、外部導出用リード１ａ及び半導体チップ搭
載部２ａｉ備えたリードフレーム３ａについて、あらか
じめ半導体チップ搭載部２ａｔｌ−中央で分離し、かつ
半導体チップ搭載部支持リード４ａの所定の位置で段差
５ａｉ設け、さらに第１の電源電極用のリードである外
部導出用リード６ａと第２の電源電極用リードである外
部導出用リード７ａとを半導体チップ搭載部支持リード
４ａに接続させておき、次にチップ型コンデンサ８ａの
両電極全半導体チップ搭載部２ａに導電性接着剤等で固
着し、半導体チップ９ａｉチツプ型コンデンサ８ａの上
に固着し、半導体チップ９ａの電極と外部導出用リード
ｌａ、６ａ及び７ａと’（５Ａｕ線からなるボンディン
グワイヤ１０ａによりワイヤボンディングし、エポキシ
樹脂１１ａ等で封止し、コンデンサの内蔵全実現する方
法がある。
この方法によれば、チップ型コンデンサを半導体チップ
と同様の方法で容易に製造が可能であるという利点があ
る。しかし、該チップ型コンデンサは、その構造上半導
体チップより大きいものでなくではならないため、半導
体チップが大きい場合、チップ型コンデンサもそれに伴
なって大きくなり、かつ薄いため、チップ型コンデンサ
（Ｄ　製造が困難になり、従って価格が高くなること及
びチ、プ型コンデンサの強度が十分でないこと、さらに
は大きなチップ型コンデンサを内蔵したために、チップ
型コンデンサと樹脂との熱膨張差により半導体装置の耐
熱衝撃性が著しく低下する等価格上及び信頼性上の大き
な問題点があった。
このような問題点を除く方法として、次の二つの方法が
知られている。まず第１の方法は、第１２同断面図に第
２の例として示すように、半導体チップ基板底面が、半
導体チップの上申共面に形成された半導体素子の第１の
電源電極１３ｂの電位に等しい構造の半導体チップ９ｂ
を誘電性接着剤１２ｂで、半導体チップ搭載部２ｂ上に
固着し、半導体チップ搭載部と、半導体チップ基板底面
と電気的に絶縁された第２の電源電極１４ｂと全ワイヤ
ボンディング等で電気的に接続することにより第１と第
２の電源電極間に容量を挿入する方法である。
次に第２の方法は、第１３間断面図に第３の例として示
すように、半導体チップ基板底面が、半導体チップ上主
＃面に形成された半導体素子の第１の電源電極１３　ｃ
の電位に等しい構造の半導体チップ９ｃにおいて、この
半導体チップ基板底面に誘電体層１５ｃｉ酸化法やスバ
、り法にエリ形成した後、さらに金属体層１６ｃを蒸着
し、半導体チップ９０を導電性の治遍Ａ１材１７Ｃ等で
半導体チップ搭載部上に固着し、半導体チップ搭載部２
Ｃと半導体チップ基板底面と電気的に絶縁された第２の
電源電極１４Ｃとをワイヤボンディング等で電気的に接
続することにより第１と第２の電源電極間に容量全挿入
する方法である。
〔発明が解決しようとする問題点〕
しかしながら、第１の方法においては、誘電性接着剤層
１２ｂの厚さを均一にすることが困難な１７Ｃが誘電体
層１５ｃｋこえて半導体チップ底面と接触し短絡すると
いう問題点があり、さらに両方法とも半導体チップ上お
表面に形成された第１の電源電極の電位と半導体チップ
基板底面との電位とが等しい場合に限られ、半導体チッ
プ基板に個有の電位を有する半導体チップについては適
用不可能であった。
従って、本発明の目的は、上記問題全解消し、信頼性が
高く、安価なコンデンサ内蔵型半導体装置及びその製造
方法全提供することにある。
〔発明を解決するための手段〕
本第１の発明のコンデンサ内蔵型半導体装置は、上面に
少くとも一層の導電体層を有する半導体チップ搭載部と
、該半導体チップ搭載部上面に設けられた誘電率の高い
物質からなる第１の絶縁体層と、該第１の絶縁体層上に
設けられた第１の導電体層と、該第１の導電体層上の一
部に該第１の導電体層の露出部分全有するように設けら
れた第２の絶縁物層または該第２の絶縁物層と該第２の
絶縁物層上に設けられた第２の導電体層と、前記第２の
絶縁物層上または前記第２の導電体層上に固着された半
導体チップとを含み、該半導体チップ上に設けられた第
１及び第２の電極をそれぞれ前記第１の導電体層の露出
部分と第１の外部導出り　　−ド及び第２の外部導出用
リードに電気的に接続されていることからなっている。
本第２の発明のコンデンサ内蔵型半導体装置の製造方法
は、第２の外部導出用リードが上面に少くとも一層の導
電体層を有する半導体チップ搭載部と電気的に接続され
、かつ該半導体チップ搭載部上に第１の絶縁体層全被着
し該第１の絶縁体層上に第１の導電体層全被着し、該第
１の導電体層上に該第１の導電体層上の一部に露出部分
を有するように第２の絶縁体層全被着し、該第２の絶縁
体層上に第２の導電体層全被着したリードフレームまた
はセラミックケース金準備する工程と、半導体チップを
前記第２の導電体層上に固着する工程と、前記半導体チ
ップ上面に形成された第１の電極と前記第１の導電体層
の露出部分及び第１の外部導出用リードとを、第２の電
極と前記第２の外部導出用リードとを接続する工程と、
樹脂封止またはキャップ封止する工程全有している。
本第３の発明のコンデンサ内蔵型半導体装置の製造方法
は、第２の外部導出用リードが上面に少くとも一層の導
電体層を有する半導体チップ搭載部と電気的に接続され
たリードフレームまたはセラミックケースと導電性部材
からなるコンデンサ搭載部金偏えかつ、該コンデンサ搭
載部上に第１の絶縁体層を被着し該第１の絶縁体層上に
第１の導電体層を被着し該第１の導電体層上に該第１の
導電体層上の一部に露出部分を有するように第２の絶縁
体層を被着し該第２の絶縁体層上に第２の導電体層全被
着したフレームを準備する工程と、前記コンデンサ搭載
部全前記フレームから分離し、前記リードフレームまた
はセラミックケースの半導体チップ搭載部上に固着する
工程と、半導体チップを前記第２の導電体層上に固着す
る工程と、半導体チップ上面に形成された第１の電極と
、前記第１の導電体層の露出部分及び第１の外部導出用
リードとを第２の電極と第２の外部導出用リードとを接
続する工程と、樹脂封止またはキャップ封止する工程を
有している。
〔実施例〕
次に、本発明の実施例について、図面全参照して説明す
る。
第１図〜第４図は本発明の第１の実施例の説明のための
図で、第１図は構成を示す断面図、第２図〜第４図は製
造途中工程のワイヤボンディング後の図で第２図、第４
図は平面図、第３図は断面図である。第１図〜第３図に
示すように、通常金属フレームからなる導電性部材の半
導体チップ搭載部２ｄの上面に誘電率の高い物質からな
る第１の絶縁体層１８ｄがあり、第１の絶縁体層１８ｄ
上面に第１の導電体層１９ｄがあり、第１の導電体層１
９ｄ上面にこの第１の導電体層１９ｄの一部を露出させ
て第２の絶縁体層２０ｄがあり、第２の絶縁体層２０ｄ
上面に第２の・絶縁体層２０ｄから露出されている第１
の導電体層１９ｄと分離して、第２の導電体層２１ｄが
形成されている。
さらに、第２の導電体層２１ｄ上には金属ろ９材等の導
電性接着剤１７ｄによって半導体チ、プ９ｄが固着され
ている。この牛導体チップ９ｄ上；真面には、第１の電
源電極１３ｄと第２の電源用電極１４ｄが形成されてお
り、第１の電源電極１３ｄは第２の絶縁体層２０ｄから
露出されている第１の導電体層１９ｄと、また第２の電
源電極１４ｄは半導体チップ搭載部２ｄとボンディング
ワイヤ１０ｄｌＣよって電気的に接続されている。
上記のように構成された半導体装置においては、第１及
び第２の電源電極ラインの間に第１の絶縁体層１８ｄ’
ｅ誘電体とし、半導体チップ搭載部２ｄと第１の導電体
層１９ｄとを両電極としたコンデンサを挿入したことを
等価になり、コンデンサ内蔵型半導体装置全構成する。
従って電源ラインへのノイズ混入による誤動作を防止す
ることができる。また第１と第２の電源電極電位と半導
体チップ基板底面の電位とが各々異なる半導体チップに
ついても適用可能である。
次に本発明の第１の実施例によるコンデンサ内蔵型半導
体装置の製造方法の一実施例について説明する。なお本
実施例は本第２の発明の一実施例である。第２図及び第
３図に示すように、外部導出用リードのうち第２の電源
用リード７ｄ′ｆ：半導体チップ搭載部２ｄまたは半導
体チップ搭載部支持リード４ｄに接続したリードフレー
ムを準備する。次にこの半導体チップ搭載部２ｄ上面に
誘電体層となる誘電率の高い物質からなる第１の絶縁体
層１８ｄｔ−被着する。被着する誘電体層としては、誘
電率の高い酸化チタン、酸化アルミニウム。
チタン酸バリウム、あるいはチッ化ケイ素、チ。
化タンタル、チ、化ボロン等の酸化膜やチ、化膜、ある
いはその他の元素を含む複合ガラスが有効である。また
上記誘電体層の被着は、薄く均一とするためにＰＶＤ法
やＣＶＤ法等の気相メッキ法やＲｆスパパン法を用いる
と有効であり、さらに誘電体層の厚さは、形成されるコ
ンデンサを大容量とするために３μｍ以下とすることが
適当である。
あるいは、陽極化成により高誘電体となるタンタルやア
ルミニウムを蒸着した後、陽極化成膜を形成したり、反
応性絶縁膜化法による窒化膜によるものでもよい。
次に、第１の絶縁体層１８ｄの上にこの絶縁体層と密着
力のあるチタン、アルミニウム、タンタル、クロム、ニ
ッケル等の金属層である第１の導電体層１９ｄｔ−被着
する。なお、この金属層の被着は前記気相メッキ法が適
当であるが、接着剤による方法、圧接法等も実施可能で
ある。
次に、第１の導電体層１９ｄの上に、該第１の導電体層
の一部を露呈させて第２の絶縁体層２０ｄを被着する。
この第２の絶縁体層２０ｄの被着は、第１の絶縁体層１
８ｄと同一材料、同一方法で実施することが適当である
が、第１の導電体層１９ｄとの絶縁のみ全目的としてい
るため、絶縁物質を接着剤等で固着する方法等も実施可
能である。
次に、第２の絶縁体層２０ｄの上に、この第２の絶縁体
層２０ｄから露出されている第１の導電体層１９ｄの端
部の露出部分と分離して、第２の導電体層２１ｄｔ−被
着する。第２の導電体層２１ｄの被着は第１の導電体層
１９ｄと同一材料、同一方法で実施可能である。
次に、第２の導電体層２１ｄの上に半導体チップ９ｄｉ
金属ろう材等の導電性接着剤１７ｄにより固着する。
ここで、半導体チップ固着の際、導電性接着剤１７ｄが
第２の絶縁体層２０ｄ’ｉ越えて、第２の絶縁体層２０
ｄから露出されている第１の導電体層１９ｄと、さらに
は第１の絶縁体層１８ｄを越えて半導体チップ搭載部２
ｄと接触し、半導体チップ９ｄの電源電極１３ｄあるい
は１４ｄと半導体チップ基板底面またはコンデンサ両電
極間を短絡させることがあるため、第１図〜第３図に示
すように、第１の導電体層１９ｄ及び第２の導電体層２
１ｄの面積は、それぞれ第１の絶縁体層１８ｄ及び第２
の絶縁体層２０ｄの面積より小さく、また第２の導電体
層２１ｄの面積は第１の導電体層１９ｄの面積より小さ
くした方が良い。この実現は、半導体チップ搭載部全十
分大きくすること及び第１．第２の絶縁体層と第１の導
電体層の被着全半導体チップ搭載部支持リード４ｄの一
部に広げて実施することにより可能である。
なお、第１の導電体層１９ｄのうち、第２の絶縁体層２
０ｄから露出されている部分と、第２の導電体層２１ｄ
について、絶縁体層と密着力のある金属の上に半導体チ
ップの固着性や、ワイヤボンディング性を向上させるた
め、ニッケル、アルミニウム、金、銀等の金属層を蒸Ｎ
または圧接してもよく、またこれら金属を蒸着の場合は
、外部導出用リードのうちワイヤボンディングされる内
部リードについても同時に蒸着すれば、通常電解メッキ
で形成する内部リードの金属層を省略することができる
。さらに、半導体チップ固着の際、固着剤として導電性
ペースト等全使用すればそれにより第２の導電体層２１
ｄが省略でき、また絶縁性ペースト等全使用すれば、第
２の導電体層２１ｄまたは第２の導電体層２１ｄと第２
の絶縁体層２０ｄの省略が可能である。ただし、これら
の場合は、半導体チップ基板底面の電位安定をはかるた
め半導体チップ基板底面にアルミニウム、金等の金属を
蒸着しておく方がよい。
次に、半導体チップ９ｄの上テキ面に形成されている電
極と外部導出用リード１ｄ及び第２の絶縁体層２０ｄか
ら露出された部分の第１の導電体層１９ｄとをボンディ
ングワイヤ１０ｄによりワイヤボンディングする。この
際、半導体チップの上士衣面に形成された電源電極のう
ち、第１の電源電極１３ｄと第２の絶縁体層２０ｄから
露出され友部分の第１の導電体層１９ｄ及び外部導出用
リードのうち第１の電源用リード６ｄ、！：ｆｆｉワイ
ヤボンディングし、第２の電源電極１４ｄと、半導体チ
ップ搭載部２ｄと接続された外部導出用リードである第
２の電源用リード７ｄとをワイヤボンディングにより電
気的に接続させることが必要条件となる。
ここで、第１の電源電極１３ｄと、第１の導電体層１９
ｄ及び第１の電源用リード６ｄとの接続方法としては、
第２図及び第３図に示すように、第１の電源電極１３ｄ
と第１の導電体層１９ｄ及び第１の導電体層１９ｄと第
１の電源用リード６ｄとを、各々ワイヤボンディングし
て接続する方法の他、第４図に示すように、第１の電源
電極１３ｄを２ケ所設け、各々第１の導電体層１９ｄと
第１の電源用リード６ｄとを接続する方法も可能である
。
しかるのち、封入樹脂例えばエポキシ樹脂等で制止すれ
ば本実施例のコンデンサ内蔵型半導体装置が完成する。
第５図〜第８図は、本発明の第２の実施例の説明のため
の図で、製造途中工程を示し、第５図。
第６図は平面図、第７図、第８図は断面図である。
第５図〜第７図に示すように、通常金属フレームからな
る導電性部材の半導体チップ搭載部２ｄ上には金属ろう
材、半田等の導電性接着剤１７ｄ′によって導電性部材
のコンデンサ搭載部２３ｄが固着されている。このコン
デンサ搭載部２３ｄ上には、第１の実施例と同様に、第
１の絶縁体層１８ｄ。
第１の導電体層１９ｄ、第２の絶縁体層２０ｄ。
第２の導電体層２１ｄが順次形成され、第１の導電体層
１９ｄの端部の一部分は、第２の絶縁体層２１ａから露
出されている。さらに第２の導電体層２１ｄ上には金属
ろう材等の導電性接着剤１７ｄによって半導体チップ９
ｄが固着されている。この半導体チップ９ｄ上主表厨に
は、第１の電源電極１３ｄと第２の電源電極１４ｄが形
成されており、第１の電源電極１３ｄは第２の絶縁体層
２０ｄから露出されている第１の導電体層１９ｄ及び第
１の電源用リード６ａと、また第２の電源電極１４ｄは
半導体チップ搭載部２ｄと接続された第２の電源用リー
ド７ｄとボンディングワイヤ１０ｄによって電気的に接
続されている。
その結果第１の実施例と異なり、コンデンサは別に設け
たコンデンサ搭載部２３ｄ上に形成されるが、第１の実
施例と同様第１と第２の電源電極ラインの間に第１の絶
縁体層１８ｄｉ誘電体とし、半導体チップ搭載部２ｄと
第１の導電体層１９ｄとを両電極としたコンデンサが挿
入されたことになり、第１の実施例と同様な効果が得ら
れる。
次に、第２の実施例の製造方法につき説明する。
なお、本実施例は本箱３の発明の一実施例である。
本箱２の実施例の製造方法は大部分筆１の実施例の製造
方法に準するが、第５図に示すような導電性部材からな
る半導体チップ搭載部を兼ねたコンデンサ搭載部２３（
１ｍ備えたフレーム２２ｄｔ−準備し、このコンデンサ
搭載部２３ｄ上に第１の絶縁体層１８ｄを被着し、第１
の絶縁体層１８ｄの上に第１の導電体層１９ｄ全被看し
、第１の導電体層１９ｄの上に第１の導電体層１９ｄの
端部の一部分全露出させて、第２６絶縁１体層２０ｄ全
被看し、第２の絶縁体層２０ｄの上にこの第２の絶縁体
層２０ｄから露出されている第１の導電体層１９ｄと分
離して、第２の導電体層２１ｄを被着する。
次に、第６図に示すように、外部導出用リード１ｄと半
導体チップ搭載部２ｄと全備えたリードフレーム３ｄｌ
ｋ備する。このリードフレーム３ｄにおいて、第２の電
源用リード７ｄは半導体チップ搭載部支持リード４ｅと
接続されている。
次に第７図に示すように、リードフレーム３ｄの半導体
チップ搭載部２ｄ上に、前記の第１と第２の絶縁体層１
８ｄ、２０ｄ及び導電体層１９ｄ。
２１ｄが形成されたコンデンサ搭載部２３ｄｅフレーム
２２ｄから分離し、金属ろう材、半田等の導電性接着剤
１７ｄ′によって固着する。ここで固着性向上のため、
コンデンサ搭載部下面にスズ。
半田、金等の金属層全形成しておいた方が良い。
次に、コンデンサ搭載部２３ｄ上層の第２の導電体層２
１ｄの上に半導体チップ９ｄを金属ろう材等の導電性接
着剤１７ｄにより固着する。
次いで、半導体チップ９ｄの上主表面に形成されている
電極と外部導出用リード１ｄ及び第２の絶縁体層２０（
ｌから露出された部分の第１の導電体層１９ｄとをボン
デングワイヤ１０ｄＶｃ工りワイヤボンディングする。
この際、半導体チップ上前要言に形成された電源電極の
うち、第１の電源電極１３ｄと第２の絶縁体層２０ｄか
ら露出された部分の第１の導電体層１９ｄ及び第１の電
源用リード６ｄ、！：’ｒワイヤボンディングし、第２
の電源電極１４ｄと、半導体チップ搭載部２ｄと接続さ
れた第２の電源用リード７ｄと全ワイヤボンディングに
より電気的に接続させることが必要条件となる。
しかるのち、封入樹脂例えばエポキシ樹脂等で封止すれ
ば、本第２の実施例は完成する。
ここで、本実施例において、コンデンサ搭載部２３（１
−リードフレーム３ｄの半導体チップ搭載部２ｄ上に固
着したが、第８図に示したように、半導体チップ搭載部
２ｄ全あらかじめ除去したリードフレームを準備し、コ
ンデンサ搭載部２３ｄを半導体チップ搭載部支持リード
４ｄと半田等の導電性接着剤や溶接法により固着するこ
とも可能である。また、本実施例において、コンデンサ
搭載部２３ｄは、フレーム２２ｄに形成したが、個片で
の製造も可能である。
なお、本第２の実施例によれば、第１と第２の絶縁体層
及び導電体層の形成を前記気相メッキ法で実施する場合
、第１の実施例と比較して同−面積内に形成できる数が
多く、効率が良いという利点や、コンデンサ搭載部の材
料選択の自由度が向上するという利点がある。その他第
１の実施例で述べた効果はほぼ本実施例でも得られるこ
とは説明するまでもない。
第９図は本発明の第３の実施例の製造途中工程における
断面図である。
第３の実施例は、本発明のセラミックパッケージへの適
用例である。第９図に示すように、セラミックケース２
４ｅの半導体チップ搭載部上のメタライズ層２６ｅ上に
は金属ろう材等の導電性接着剤１７ｅ′によって導電性
部材からなるコンデンサ搭載部２３ｅが固着されている
。このコンデンサ搭載部２３ｅ上には第１の実施例と同
様に、第１の絶縁体層１８ｅ、第１の導電体層１９ｅ、
第２の絶縁体層２０ｅ、第２の導電体層２１ｅが形成さ
れ、第１の導電体層１９ｅの一部は第２の絶縁体層２０
ｅから露出されている。さらに第２の導電体層２１ｅの
上には金属ろう材等の導電性接着剤１７ｅによって半導
体チップ９ｅが固着されている。半導体チップ上主表面
には、第１の電源電極１３ｅと第２の電源電極１４ｅが
形成されており、第１の電源電極１３ｅは第２の絶縁体
層２０ｄから露出されている第１の導電体層１４ｅ及び
第１の電源用リード６ｅと、また第２の電源電極１４ｅ
は、半導体チップ搭載部上のメタライズ層２６ｅとスル
ホール２５ｅを介して接続された第２の電源用リード７
ｅとボンディングワイヤ１０ｅによって電気的に接続さ
れている。
ここで、第１の電源電極１３ｅと、第１の導電体層１９
ｅ及び第１の電源用リード６ｅとの接続方法として、第
９図に示すように第１の導電体層１９６上に導電性の中
継部材２７ｅ’ｅ設け、中継部材２７ｅ’ｅ介して実施
してもよい。
以上の様に構成されたセラミックパッケージにおいても
、第１と第２の電源電極ライン間にコンデンサが挿入さ
れたことになり本発明の効果が得られる。
次に、第３の実施例の製造方法につき説明する。
なお本実施例は木筆３の発明の他の実施例である。
木筆３の実施例の製造方法は大部分湯２の実施例に準じ
て実施することができる。すなわち、第２の実施例にお
けるリードフレームの代わりに、半導体チップ搭載部上
にメタライズ層２６２を設け、かつこのメタライズ層２
６ｅと第２の電源用リード７ｅと全スルホール２５ｅ’
ｉ介して接続したセラミ、クケース２４ｅ’ｅ準備し、
以下第２の実施例と同様に、第１と第２の絶縁体層１８
　ｅ、２０ｅ及び導電体層１９ｅ、２１ｅ’に形成した
コンデンサ搭載部２３ｅ’ｉフレーム２２ｃＬから分離
し、メタライズ層２６ｅ上に固着し、コンデンサ搭載部
２３ｅ上面の第１２の導電体層２１ｅ上に半導体チップ
９ｅを固着し、半導体チップ上主表面上の第１の電源電
極１３ｅと第１の導電体層１９ｅ及び第１の電源用リー
ド６ｅとを、また第２の電源電極１４６と第２の電源用
リード７ｅとをワイヤボンディングする。しかるのち、
セラミツクケース２４ｅ上面にキャップを封止すれば木
筆３の実施例は完成する。
なお、木筆３の実施例は前記第２の実施例に準じてセラ
ミックパッケージに適用したが、前記第１の実施例に準
じてガラス封止パッケージ等にも実施することも可能で
あり、また第１．第２の実施例で述べた効果はほぼ本実
施例でも得られることは説明するまでもない。
さらに上記＠１〜第３の実施例においては、コンデンサ
を挿入する電極を電源用電極としたが、その他アース電
極、電気信号入出力電極等にも適用できる。
〔発明の効果〕
以上、詳細説明した様に本発明によれば、上記の手段に
より、コンデンサ全内蔵することにより電源とアース間
等の２電極間にノイズ防止効果があげられる。またコン
デンサを半導体装置の外に実装する必要がないので、実
装密度全向上させることができると共にコンデンサのリ
ード線によるインダクタンスの悪影響を防ぐことができ
る。また、従来のコンデンサ内蔵型の半導体装置で生じ
ていたコンデンサや半導体装置の耐熱衝撃性等の信頼性
の低下、コンデンサ容量の製造４ｔ　Ｓ　〕′、ｐが大
きいこと、コンデンサ電極間のショートが発生し易いこ
と等の問題点や半導体装置の製造上の制限等の問題欠点
があったのに対し、半導体チップ搭載部上にコンデン・
すとなる誘電体及び電極を気相メッキ法等により薄く均
一に形成することによりこれら問題点を解消でき、安価
で信頼性の優れたコンデンサ内蔵型半導体装置が得られ
る。
【図面の簡単な説明】
第１図〜第４図は本発明の第１の実施例の説明図で、第
１図は構成を示す断面図、第２図〜第４図はその製造途
中工程の説明図で第２図、第４図は平面図、第３図は断
面図であり、第５図〜第８図は本発明の第２の実施例の
製造途中工程の説明図で第５図、第６図は平面図、第７
図、第８図に断面図であり、第９図は本発明の第３の実
施例の製造途中工程の断面図であり、第１０図〜第１３
図は従来のコンデンサ内蔵型半導体装置の説明図で、第
１０図は第１の例の製造途中工程の平面図、第１１図は
樹脂封止後の第１０図Ａ−Ａ’の断面図、第１２図、第
１３図はそれぞれ第２．第３の例の構成を示す断面図で
ある。 ｌａ、ｌｄ、ｌｅ・・・・・・外部導出用リード、２ａ
。 ２ｂ、２Ｃ，２ｄ・・・・・・半導体チップ搭載部、３
ａ１３　ｄ　、、−・・・リードフレーム、４ａ、４ｃ
、４ｄ、４ｅ・・・・・・半導体チップ支持リード、５
ａ、５ｄ・・・・・・段差、５ａ、５ｄ、５ｅ・・・・
・第１の電源用リード、７ａ、７ｄ、７ｅ・・・・・・
第２の電源用リード、８ａ・・・・・・チップ型コンデ
ンサ、９ａ、９ｂ、９ｃ、９ｄ。 ９ｅ・・・・・半導体チップ、ｉｏａ、１０ｂ、ＩＯＣ
。 １０ｄ、１０ｅ・・・・・・ボンディングワイヤ、１１
ａ・・・・・・エポキシ樹脂、１２ｂ・・・・・・誘電
性接着剤、１３ｂ、１３ｃ、１３ｄ、１３ｅ・・−・・
−第１の電源電極、１４ｂ、１４Ｃ，１４ｄ、１４ｅ−
・−・・・第２の電源電極、１５ｃ・・・・・・誘電体
層、１６Ｃ・・・・・・導電体層、１７ｃ、１７ｄｔ　
　１７ｄ’、１７ｅ、１７ｅ’・・・・・・導電性接着
剤、１８ｄ、１８ｅ・・・・・第１の絶縁体層、１９ｄ
、１９ｅ・・・・・・第１の導電体層、２０　ｄ、　　
２０　ｅ−−＝ｌＸ２の絶縁体層、２１ｄ、２１ｅ・・
・・・・第２の導電体層、２２ｄ・・・・・・フレーム
、２３ｄ。 ２３ｅ・・・・・・コンデンサ搭載部、２４ｅ・・・・
・・セラミックケース、２５ｅ・・・・・・スルホール
、２６ｅ・川・・メタライズ層、２７ｅ・・・・・・中
継部材。 トｔ 特開昭Ｇ１−１０８１６０（１１） Ｆ８ 六−

Claims (11)

    【特許請求の範囲】
  1. （１）上面に少くとも一層の導電体層を有する半導体チ
    ップ搭載部と、該半導体チップ搭載部上面に設けられた
    誘電率の高い物質からなる第１の絶縁体層と、該第１の
    絶縁体層上に設けられた第１の導電体層と、該第１の導
    電体層上の一部に該第１の導電体層の露出部分を有する
    ように設けられた第２の絶縁物層または該第２の絶縁物
    層と該第２の絶縁物層上に設けられた第２の導電体層と
    、前記第２の絶縁物層上または前記第２の導電体層上に
    固着された半導体チップとを含み、該半導体チップ上面
    に設けられた第１及び第２の電極をそれぞれ前記第１の
    導電体層の露出部分と第１の外部導出リード及び第２の
    外部導出用リードに電気的に接続されていることを特徴
    とするコンデンサ内蔵型半導体装置。
  2. （２）第１及び第２の絶縁体層と導電体層のうち、少な
    くとも前記第１の絶縁体層がＰＶＤ法またはＣＶＤ法ま
    たはＲｆスパッタまたは前記第１の導電体層表面の陽極
    酸化法及び反応性絶縁膜化法により得られたものである
    ことからなる特許請求の範囲第（１）項記載のコンデン
    サ内蔵型半導体装置。
  3. （３）第１及び第２の絶縁体層と導電体層について、前
    記第１の導電体層及び前記第２の導電体層の面積がそれ
    ぞれ前記第１の絶縁体層及び前記第２の絶縁体層の面積
    より小さく、前記第２の導電体層の面積が前記第１の導
    電体層の面積より小さいことからなる特許請求の範囲第
    （１）項記載のコンデンサ内蔵型半導体装置。
  4. （４）第２の導電体層と第１の導電体層のうち第２の絶
    縁体層からの露出部分の上面に設けられた半導体チップ
    固着性及びワイヤボンディング性を向上させる金属層を
    有することからなる特許請求の範囲第（１）項記載のコ
    ンデンサ内蔵型半導体装置。
  5. （５）第２の絶縁物層が絶縁性接着剤からなる特許請求
    の範囲第（１）項記載のコンデンサ内蔵型半導体装置。
  6. （６）第２の外部導出用リードが上面に少くとも一層の
    導電体層を有する半導体チップ搭載部と電気的に接続さ
    れかつ該半導体チップ搭載部上に第１の絶縁体層を被着
    し該第１の絶縁体層上に第１の導電体層を被着し該第１
    の導電体層上に該第１の導電体層上の一部に露出部分を
    有するように第２の絶縁体層を被着し該第２の絶縁体層
    上に第２の導電体層を被着したリードフレームまたはセ
    ラミックケースを準備する工程と、半導体チップを前記
    第２の導電体層上に固着する工程と、前記半導体チップ
    上面に形成された第１の電極と前記第１の導電体層の露
    出部分及び第１の外部導出用リードとを、第２の電極と
    前記第２の外部導出用リードとを接続する工程と、樹脂
    封止またはキャップ封止する工程とを含むことを特徴と
    するコンデンサ内蔵型半導体装置の製造方法。
  7. （７）第２の外部導出用リードが上面に少くとも一層の
    導電体層を有する半導体チップ搭載部と電気的に接続さ
    れたリードフレームまたはセラミックケースと導電性部
    材からなるコンデンサ搭載部を備えかつ該コンデンサ搭
    載部上に第１の絶縁体層を被着し該第１の絶縁体層上に
    第１の導電体層を被着し該第１の導電体層上に該第１の
    導電体層上の一部に露出部分を有するように第２の絶縁
    体層を被着し該第２の絶縁体層上に第２の導電体層を被
    着したフレームを準備する工程と、前記コンデンサ搭載
    部を前記フレームから分離し前記リードフレームまたは
    セラミックケースの半導体チップ搭載部上に固着する工
    程と、半導体チップを前記第２の導電体層上に固着する
    工程と、半導体チップ上面に形成された第１の電極と前
    記第１の導電体層の露出部分及び第１の外部導出用リー
    ドとを第２の電極と第２の外部導出用リードとを接続す
    る工程と、樹脂封止またはキャップ封止する工程とを含
    むことを特徴とするコンデンサ内蔵型半導体装置の製造
    方法。
  8. （８）半導体チップ搭載部を除去したリードフレームを
    準備し、コンデンサ搭載部を該リードフレームの半導体
    チップ搭載部支持リードに固着することからなる特許請
    求の範囲第（７）項記載のコンデンサ内蔵型半導体装置
    の製造方法。
  9. （９）第２の導電体層を半導体チップ底面に被着し、該
    半導体チップを第１の導電体層または第２の絶縁体層上
    に絶縁性接着剤を介して固着するか、または該半導体チ
    ップを第２の絶縁体層上に導電性接着剤を介して固着す
    ることからなる特許請求の範囲第（６）項または第（７
    ）項記載のコンデンサ内蔵型半導体装置の製造方法。
  10. （１０）コンデンサ搭載部の半導体チップ搭載部との固
    着部分に、固着性向上のための金属層を設けることから
    なる特許請求の範囲第（７）項記載のコンデンサ内蔵型
    半導体装置の製造方法。
  11. （１１）特許請求の範囲第（４）項記載の金属層を形成
    する際、外部導出用リードのうちワイヤボンディングさ
    れる部分についても同時に該金属層を形成することから
    なる特許請求の範囲第（６）または第（７）項記載のコ
    ンデンサ内蔵型半導体装置の製造方法。
JP59230954A 1984-11-01 1984-11-01 コンデンサ内蔵型半導体装置及びその製造方法 Granted JPS61108160A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59230954A JPS61108160A (ja) 1984-11-01 1984-11-01 コンデンサ内蔵型半導体装置及びその製造方法
US06/792,971 US4714952A (en) 1984-11-01 1985-10-30 Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
EP85113847A EP0180219A3 (en) 1984-11-01 1985-10-31 Capacitor built-in integrated circuit packaged unit and process of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59230954A JPS61108160A (ja) 1984-11-01 1984-11-01 コンデンサ内蔵型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS61108160A true JPS61108160A (ja) 1986-05-26
JPH0481860B2 JPH0481860B2 (ja) 1992-12-25

Family

ID=16915920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59230954A Granted JPS61108160A (ja) 1984-11-01 1984-11-01 コンデンサ内蔵型半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US4714952A (ja)
EP (1) EP0180219A3 (ja)
JP (1) JPS61108160A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441256A (en) * 1987-08-07 1989-02-13 Nec Corp Capacitor built-in type semiconductor device
JPS6442849A (en) * 1987-08-10 1989-02-15 Nec Corp Capacitor built-in type semiconductor device
JPH0420244U (ja) * 1990-06-07 1992-02-20

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3623419A1 (de) * 1986-07-11 1988-01-21 Junghans Uhren Gmbh Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers
JPS6386554A (ja) * 1986-09-30 1988-04-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 電子的パッケ−ジ
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US4978052A (en) * 1986-11-07 1990-12-18 Olin Corporation Semiconductor die attach system
US4782381A (en) * 1987-06-12 1988-11-01 Hewlett-Packard Company Chip carrier
DE3813364A1 (de) * 1988-04-21 1989-11-02 Bodenseewerk Geraetetech Vorrichtung zur waermeabfuhr von bauelementen auf einer leiterplatte
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5043533A (en) * 1989-05-08 1991-08-27 Honeywell Inc. Chip package capacitor cover
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5006919A (en) * 1990-03-01 1991-04-09 Advanced Micro Devices, Inc. Integrated circuit package
DE4017217A1 (de) * 1990-05-29 1991-12-19 Texas Instruments Deutschland Elektronisches bauelement
US5281846A (en) * 1990-05-29 1994-01-25 Texas Instruments Deutschland Gmbh Electronic device having a discrete capacitor adherently mounted to a lead frame
US5089877A (en) * 1990-06-06 1992-02-18 Sgs-Thomson Microelectronics, Inc. Zero power ic module
US5008776A (en) * 1990-06-06 1991-04-16 Sgs-Thomson Microelectronics, Inc. Zero power IC module
US5049979A (en) * 1990-06-18 1991-09-17 Microelectronics And Computer Technology Corporation Combined flat capacitor and tab integrated circuit chip and method
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5119172A (en) * 1991-03-04 1992-06-02 Motorola, Inc. Microelectronic device package employing capacitively coupled connections
JPH04352436A (ja) * 1991-05-30 1992-12-07 Fujitsu Ltd 半導体装置
KR930005334A (ko) * 1991-08-19 1993-03-23 김광호 전원 잡음 억제를 위한 집적회로
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JPH05136330A (ja) * 1991-11-15 1993-06-01 Nec Corp 半導体装置
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
TW271496B (ja) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd
US5519576A (en) * 1994-07-19 1996-05-21 Analog Devices, Inc. Thermally enhanced leadframe
US5532905A (en) * 1994-07-19 1996-07-02 Analog Devices, Inc. Thermally enhanced leadframe for packages that utilize a large number of leads
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
JP2755239B2 (ja) * 1995-11-25 1998-05-20 日本電気株式会社 半導体装置用パッケージ
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
DE69839597D1 (de) * 1998-01-13 2008-07-24 Lucent Technologies Inc Hochfrequenzhalbleiteranordnung
US6453547B1 (en) * 1999-11-10 2002-09-24 Micron Technology, Inc. Coupling spaced bond pads to a contact
US20100038119A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US20100038121A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
US6255141B1 (en) * 1999-09-07 2001-07-03 National Semiconductor Corporation Method of packaging fuses
US6251796B1 (en) * 2000-02-24 2001-06-26 Conexant Systems, Inc. Method for fabrication of ceramic tantalum nitride and improved structures based thereon
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6570753B2 (en) * 2001-05-25 2003-05-27 University Of Houston Capacitor and method of storing energy
US7015941B2 (en) * 2001-10-12 2006-03-21 Malloy Desormeaux Stephen G Hybrid cameras that download electronic images in selected geometric formats and methods
US7190083B1 (en) * 2002-01-07 2007-03-13 Vixs Systems, Inc. High frequency integrated circuit using capacitive bonding
US6734044B1 (en) * 2002-06-10 2004-05-11 Asat Ltd. Multiple leadframe laminated IC package
JP2004079680A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp 半導体装置
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
DE10344814B3 (de) * 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
WO2007018473A1 (en) * 2005-08-05 2007-02-15 Infineon Technologies Ag Leadframe and semiconductor package
WO2007062122A2 (en) 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
KR20090055017A (ko) 2006-09-24 2009-06-01 쇼킹 테크놀로지스 인코포레이티드 스탭 전압 응답을 가진 전압 가변 유전 재료를 위한 조성물및 그 제조 방법
US7742276B2 (en) * 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8968606B2 (en) 2009-03-26 2015-03-03 Littelfuse, Inc. Components having voltage switchable dielectric materials
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
JP2012038873A (ja) * 2010-08-06 2012-02-23 Nec Tokin Corp 半導体装置
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
CN103151328B (zh) * 2013-03-25 2016-08-03 日月光半导体制造股份有限公司 半导体封装件及其制造方法
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
WO2021148484A1 (de) * 2020-01-24 2021-07-29 Osram Gmbh Led-chip einsatz, beleuchtungseinrichtung, leuchtmodul sowie verfahren zum herstellen der beleuchtungseinrichtung
US11205611B1 (en) 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164246A (ja) * 1982-03-24 1983-09-29 Nec Corp 半導体装置
JPS5982753A (ja) * 1982-11-02 1984-05-12 Matsushita Electronics Corp 半導体装置用パツケ−ジ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3268778A (en) * 1962-08-17 1966-08-23 Fairchild Camera Instr Co Conductive devices and method for making the same
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
JPS4826069B1 (ja) * 1968-03-04 1973-08-04
US3713006A (en) * 1971-02-08 1973-01-23 Trw Inc Hybrid transistor
US4029628A (en) * 1974-05-22 1977-06-14 The United States Of America As Represented By The Secretary Of The Navy Bonding material for planar electronic device
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
US4188652A (en) * 1978-01-17 1980-02-12 Smolko Gennady G Electronic device
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
FR2459557A1 (fr) * 1979-06-15 1981-01-09 Lerouzix Jean Support metallique pour reseau d'interconnexion de composants electroniques et procede de fabrication de ce support
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
FR2472524A1 (fr) * 1979-12-06 1981-07-03 Renault Installation de transfert de produits manufactures, notamment d'elements de carrosseries de vehicules automobiles
JPS56129348A (en) * 1980-03-14 1981-10-09 Nec Corp Semiconductor device
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
EP0048175B1 (en) * 1980-09-17 1986-04-23 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
FR2495837A1 (fr) * 1980-12-09 1982-06-11 Thomson Csf Embase de microboitier d'encapsulation et microboitier comportant une telle embase
JPS57113261A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
US4577214A (en) * 1981-05-06 1986-03-18 At&T Bell Laboratories Low-inductance power/ground distribution in a package for a semiconductor chip
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164246A (ja) * 1982-03-24 1983-09-29 Nec Corp 半導体装置
JPS5982753A (ja) * 1982-11-02 1984-05-12 Matsushita Electronics Corp 半導体装置用パツケ−ジ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441256A (en) * 1987-08-07 1989-02-13 Nec Corp Capacitor built-in type semiconductor device
JPS6442849A (en) * 1987-08-10 1989-02-15 Nec Corp Capacitor built-in type semiconductor device
JPH0581188B2 (ja) * 1987-08-10 1993-11-11 Nippon Electric Co
JPH0420244U (ja) * 1990-06-07 1992-02-20

Also Published As

Publication number Publication date
EP0180219A3 (en) 1986-12-17
US4714952A (en) 1987-12-22
EP0180219A2 (en) 1986-05-07
JPH0481860B2 (ja) 1992-12-25

Similar Documents

Publication Publication Date Title
JPS61108160A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JP3544974B2 (ja) 一体化積層体
US5272590A (en) Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US6531806B1 (en) Chip-type piezoelectric component
JP3009788B2 (ja) 集積回路用パッケージ
JP2772001B2 (ja) 半導体装置
US20050093121A1 (en) Chip package and substrate
JPH0155609B2 (ja)
JPH06334105A (ja) 多層リードフレーム
JPS61102770A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JPH04293245A (ja) ガラス封止型セラミックパッケージ
JPS61134060A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JPH0321048A (ja) 半導体素子収納用パッケージ
JP2001148457A (ja) 高周波用半導体装置
JP3246166B2 (ja) 薄膜コンデンサ
JPS58164246A (ja) 半導体装置
JPH05160334A (ja) 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
JPS6038843A (ja) 半導体装置およびその製造方法
JP3081335B2 (ja) 多層リードフレーム及びこれを用いた半導体装置
JPS61150371A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JPH01164052A (ja) マイクロ波パツケージ
JPH03248552A (ja) 樹脂封止型半導体装置
JPS5943734Y2 (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JP3318565B2 (ja) 半導体パッケージ容器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees