JPS58164246A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58164246A
JPS58164246A JP57046895A JP4689582A JPS58164246A JP S58164246 A JPS58164246 A JP S58164246A JP 57046895 A JP57046895 A JP 57046895A JP 4689582 A JP4689582 A JP 4689582A JP S58164246 A JPS58164246 A JP S58164246A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor substrate
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57046895A
Other languages
English (en)
Inventor
Kazuo Okano
岡野　一雄
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57046895A priority Critical patent/JPS58164246A/ja
Publication of JPS58164246A publication Critical patent/JPS58164246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の構造に係ル１％に装置内に大亀な
容量のキャパシターを有する半導体装置の構造に関する
。
従来のこの種の半導体装置は第１図にその断面を示すよ
うに半導体装置の票子用容器円にキャパシターを設けた
ものである。この半導体装置では。
セｔｔｖり層１ｉ〜５が２電ネートされ、それらの間に
２層の導電体層６．７を設けて、この２枚の電極間に電
荷を蓄え、キャパシターを構成する。
このような構造の中ヤパシターにおいて、その容量は電
極６，７の面積に比例し、電極間の距離に反比例すゐ・
従って、大容量のキャパシターを実現するためには電極
ｍｓｔを大きくするか、電極間の距ｍを小さくすればよ
い。
ところが、第１図に示すような従来の半導体装置では電
極の面積は容器の寸法によりｆｌＪ＠され、電極間の距
離もセラ擢！り層３の厚さによシ制限され、その厚さは
一般に薄いものでも０．２〜０．３錦でめゐため、大容
量のキャパシターを構成することは難しい。
本発明は上述のような欠点を除去する丸めになされたも
ので６９％キャパシターを容器内部に構成しないで、半
導体基板の底面を一電極として設は丸ものである・ 本発明の特徴は、上止表面に半導体素子を構成し喪中導
体基板底面がこの半導体素子Ｏ纂ｌの電源電位に等しい
構造Ｏ半導体基板を実装し喪中導体装置において、この
牛導体基板底面Ｋｌｌ電体層を介して金属体層を設け、
この金属体層がＩＬ２の電源電位の電源用配線に電気的
に接続されている半導体ｉ！＊にある。この誘電体層は
半導体基板を酸化して容易に得られる。まえ、よ）高い
鋳電率が必豪な場合には、適幽な誘電体を半導体基板紙
面と金属体階Ｏ間に介すれば良い。そして金属賞−材に
て半導体基板を容器に固着する構造の場合には、金属体
層の面積が誘電体層の山積より小さいことが望ましい・
このような構造によって半導体基板と金線体層との短絡
を防止で龜る〇以下、本発明の実施例を図画と共に説明
する・１１２１ｉＮ（ａ）は本発明の一１！施例に用い
られる半導体基板の断面図である・すなわち（−半導体
基板１２０底面Ｋｉｌ電体層１８を設け、該鋳電体階Ｏ
下に金属１４を設けて半導体基板１２と金属層１４を一
対の電極として中ヤパシターを構成し九ものである・ｌ
Ｉ２図（−は半導体基板１２の底面に金属層１４’をま
ず設けて、しかる後に誘電体層１３゜金属層１４を設は
九例である。
このような構造の半導体基板を容器に実装した議子を第
３図に示す一１１１３図において電源用り一ド９ａ、９
ｂの間のに設けられたキャパシターの電極は誘電体層１
３の両儒に設けられ喪中導体基＃Ｌ１２と金属体層１４
である。なお、ここで金属体層１４は金属ロー材１６と
素子用容器のメタライズ６とスルーホール８を介して電
源用リード９ｂと１ｊｊｋ＃ｌｌされている。資九、他
の電源用リード９ａは半導体素子の電源および半導体基
板と電気的に接続しておけばよい・ 本発明による半導体１１ｍにおいて半導体基板としてＳ
１主成分とする材料が用いられている場合には、これを
酸化することにより１その底面に容易にＳｉｎ、等の酸
化膜を設けることができ、この酸化膜ｔ＠電体層とすれ
ばよい。なお、Ｓｌ中にＰ等がドープされている際には
酸化膜もＰ尋を含むガラスとなる◎このような製法によ
る酸化１＃ＬｉＩＪ１ｍ以下の薄いｉ１１電体層となる
丸め、このような構造のキャパシターでは大容量のもの
が得られる・ さらに大容量のキャパシターを得る丸めには８１の底面
Ｋ　Ｓ　１０ｍよル誘電率の高い酸化チタン、Ｉｌ化ア
ルミニウム、チタン酸バリウム、あるいはチツ化ケイ素
、チ曽化タンタル、チ、化ボ曹ン等の酸化膜やチ菅化ｉ
ｌｌある−はその他の元素を含む複合ガラスをスパッタ
リング等の方法で設ければよい・あるいは半導体装置の
裏ｆｆ１ｉ８１面上にアル々ニウム、チタン、タンタル
等の金属を主成分とする金属層を蒸着やスパッタリング
で設は死後に。
陽極化成法で、＃金属絶縁膜を形成するか前記チタン酸
バリウム等の誘電体をスバ、りし、絶縁属を形成するか
酸化膜中チッ化展を気相成長させて絶縁膜を形成し九ｉ
ｉ、　＊に該絶縁膜と密着力のあるチタン、アル々１ウ
ム、タンタルを蒸着して前記キャパシタを構成すること
が出来る・更にグイマクント性を向上畜せる九め、二、
ケルヤ金等を蒸着してもよ−・ 本発明によｈ半導体装置の基本的な構造は上述しえよう
なものであ為が、実際に本発明を実施するＩＭｌＫは謳
番輸に示すように、半導体紙面に設けられ九−電体層１
ｍよｐ金属体層１４の面積を小さくし丸刃がよい、ＷＸ
３１ｉＩｌに示す構造では半導体基板１２をＩｌ器に固
着する際の金属四−材ｌ墨が半導体基板１ｔＫＩｉ触し
、中ダパシターの両電極間會シ、−トさせることがある
。従りて第４図に示すように予じめ素子用審器のメタラ
イズ６′を半導体基板より小さい寸法に設計してお龜、
半導体基板底面の金属体層１４も半導体基板よシ小さい
寸法にしてお龜、キャパシターのショートを防止でき為
構造にしておくことが望ましい・以上は竜ツ１１７製Ｏ
素子用容器を用い九場合の半導体装置であるがプラスチ
ークモールド轡の金属フレームを用いる容器に素子を実
装する際には、第Ｓ図、第６図に示す構造とすればよい
。すなわち、半導体基板１２を誘電性後着剤（ポリイ建
ド等）１９で金属フレームに接着すればよい・この際、
金属７レーム０素子載置１ｓ１６は電源用リードと接続
されていることが必ＩＩＭ件となる・このような構造に
おいて、ｌＩＩ電体電体−１９導体基板１２と金属フレ
ームの素子載置部１６にはさすれ、素子載置部は１つの
電源用リード１７に接続され、半導体基板１１！は他の
電源用リードｉｌｌに接続されればよい。
しかし、このような構造では誘電体層１９の厚さを均一
にすることは難しい丸め、キャパシターの移置の製造バ
ラツキが大無くなる。そζで、このバラツキを小さくす
る丸めには、やはシ第２図に示すように、半導体基板１
２に誘電体層１３を酸化法ヤスパーメ法により成形して
、謳７図に示すように金１Ｉ４０−材１５で半導体基板
を固着する方がよい、このような構造にすることによ！
Ｄ製造バラツキの小さい大容量キャパシターを有する半
導体装置が得られる。
【図面の簡単な説明】
第１脂は従来の半導体装置の断面図％第２脂（−１（ロ
）は本ｉｉ＠の纂１０夷總例Ｏ牟導体装置に用いられる
半導体基板０１１ＦｒｌｌｉＩ組纂３図唸纂２図−）に
示し喪中導体基板を容１１に実装し喪中導体装置の断＃
７Ｊ園、観４園は寥−Ｏメタライズ層６′が半導体基板
よ〕小さい本斃＠Ｏ纂２の実施例の亭導体装置ｏ断１１
１１．謳Ｓ図は本発明の纂３の実施例の半導体基板およ
び金属７レームの部分の斜視図、第６図はｇｉａｃの半
導体基板および金属フレームの断面図、纂７図は本発明
の第４の実施例の半導体装置１ｌｌＩＯキャパシター形
成部の断面ｇ、ｅある。 なお−において、ｌ・・・・・・外部リード、２〜ｂ・
旧・・セ２々ψり層、ｉ＠’、７・・−・・メタライズ
場。 ８ｍ、８ｂ・・・・・・スルーホール５９ａｓ９ｂ…・
・・容器内部リードｍｌＧ・・・・・・半導体素子、１
１・・・・・・ボンディングワイヤ、１２・・・・・・
半導体基板、１３・・・・・・誘電体層ｂ１４−１４’
・・・・・・金属体層、１６・・・金属ロー材、１６・
・・・・・金属フレーム％１７・・・・・・電源用リー
ド、１８・・・・・・電源用リード、１９・・・・・・
誘電性接着剤、である・ 〜 飄 ＼、− ？　　　　第１図 第２図 第３四 〇 第４図 ６ 第５図 ／２ 第６図 ７５　　　　　ノ４　　　　　１３ 摺７図

Claims (1)

  1. 【特許請求の範囲】 Ｕ）上玉表面に半導体素子を構成し九半導体基板底面が
    、前記半導体素子のＷＸｌの電源電位に等しい構造の半
    導体基板を賽装し九半導体装置において、＃Ｉｋ２半導
    体基板底面に導電体層を介して金属体層を設け、＃金属
    体層が第２の電源電位の電源用配線に電気的に接続され
    ていることをＩｆ！ｉ黴とする半導体装置。 （２）繭記酵電体層が前記半導体基板を酸化して得られ
    九誘電体層であることを特徴とする特許請求の範Ｓ第α
    ）項記載の半導体装置Ｏ ｅ）金属ロー材にて半導体素子が容器に固着され、かつ
    前記金属体層の面積が、１ＩｔＩ記酵電体層の面積より
    小さいことを特徴とする特許請求の範囲＠　（１）項記
    載の半導体装置。
JP57046895A 1982-03-24 1982-03-24 半導体装置 Pending JPS58164246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57046895A JPS58164246A (ja) 1982-03-24 1982-03-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57046895A JPS58164246A (ja) 1982-03-24 1982-03-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS58164246A true JPS58164246A (ja) 1983-09-29

Family

ID=12760092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57046895A Pending JPS58164246A (ja) 1982-03-24 1982-03-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS58164246A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH0321048A (ja) * 1989-06-19 1991-01-29 Kyocera Corp 半導体素子収納用パッケージ
FR2680602A1 (fr) * 1991-08-19 1993-02-26 Samsung Electronics Co Ltd Dispositif de circuit integre a suppression des bruits d'alimentation.
WO1997012398A1 (en) * 1995-09-29 1997-04-03 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH0321048A (ja) * 1989-06-19 1991-01-29 Kyocera Corp 半導体素子収納用パッケージ
FR2680602A1 (fr) * 1991-08-19 1993-02-26 Samsung Electronics Co Ltd Dispositif de circuit integre a suppression des bruits d'alimentation.
WO1997012398A1 (en) * 1995-09-29 1997-04-03 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US5895966A (en) * 1995-09-29 1999-04-20 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor

Similar Documents

Publication Publication Date Title
US4714952A (en) Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
JPH10303066A (ja) Ｃｒ素子
JPS58164246A (ja) 半導体装置
JP2001332446A (ja) コンデンサ
JPH01236721A (ja) セラミック共振子
JP3246166B2 (ja) 薄膜コンデンサ
JP3063412B2 (ja) 可変コンデンサ
JPS61102770A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JPH0321048A (ja) 半導体素子収納用パッケージ
JP3096055B2 (ja) 固体電解コンデンサ
JPH06310649A (ja) リードフレーム及びこれを用いた半導体装置並びにリードフレームの製造方法
JPH03250659A (ja) 半導体素子収納用パッケージ
JPS5930509Y2 (ja) ビ−ムリ−ド型ｍｉｍキヤパシタ
JPS5982753A (ja) 半導体装置用パツケ−ジ
JP2541320B2 (ja) チップ型圧電共振部品
JPS626675Y2 (ja)
JP2777016B2 (ja) 半導体素子収納用パッケージ
JP2808043B2 (ja) 半導体素子収納用パッケージ
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JP3187239B2 (ja) 半導体素子収納用パッケージ
JPS605055B2 (ja) 半導体装置
JP2958211B2 (ja) 半導体素子収納用パッケージ
JPH05335501A (ja) 半導体装置
JPH0125218B2 (ja)
JP2576010Y2 (ja) 半導体素子収納用パッケージ