JPH05335501A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05335501A
JPH05335501A JP4163835A JP16383592A JPH05335501A JP H05335501 A JPH05335501 A JP H05335501A JP 4163835 A JP4163835 A JP 4163835A JP 16383592 A JP16383592 A JP 16383592A JP H05335501 A JPH05335501 A JP H05335501A
Authority
JP
Japan
Prior art keywords
semiconductor chip
power supply
package
decoupling capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4163835A
Other languages
English (en)
Inventor
Hideyasu Okazawa
秀安 岡沢
Takahiro Iijima
隆廣 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4163835A priority Critical patent/JPH05335501A/ja
Publication of JPH05335501A publication Critical patent/JPH05335501A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの電源用電極の電源バウンス防
止用や半導体チップのグランド用電極のグランドバウン
ス防止用の大容量のデカップリングコンデンサを半導体
チップを収納したパッケージ内に手数をかけずに容易に
備えることの可能な半導体装置を得る。 【構成】 半導体チップ２０とそれを収容したパッケー
ジのキャビティ１２底部との間に、２層の導体層７２、
７４とそれらの層間に介在させた誘電体層７６とからな
る板状のデカップリングコンデンサ７０を備えて、その
デカップリングコンデンサの２層の導体層７２、７４を
半導体チップの電源用電極２２とグランド用電極２４と
にそれぞれ接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップをパッケ
ージのキャビティに収容してなる半導体装置に関する。
【０００２】
【従来の技術】上記半導体装置は、そのキャビティに収
容した半導体チップの電源用電極とグランド用電極とを
パッケージの電源線路とグランド線路とに、ワイヤ等を
介して、接続している。そして、パッケージの電源線路
とグランド線路とを通して、半導体チップの電源用電極
とグランド用電極とを半導体装置外部の電源回路とグラ
ンド回路とにそれぞれ接続できるようにしている。
【０００３】パッケージのグランド線路には、一般に、
半導体チップを搭載する厚くて幅広い金属製のベースを
用いたり、パッケージの多層構造をしたセラミック層間
に備えた幅広いメタライズ層を用いたりしていて、その
インダクタンス値を低く抑えている。そして、それらの
メタライズ層や金属製のベースからなるグランド線路を
通して、半導体チップのグランド用電極を半導体装置外
部のグランド回路に接続していて、半導体チップのグラ
ンド用電極のグランドバウンス（グランド電位が安定せ
ずに昇降する状態をいう）を極力抑えるようにしてい
る。
【０００４】他方、パッケージの電源線路には、一般
に、パッケージの多層構造をしたセラミック層間に備え
たインダクタンス値の高い細帯状のメタライズ線路を用
いている。
【０００５】それと共に、パッケージの電源線路内端
は、一般に、インダクタンス値の高い極細のワイヤを介
してパッケージのキャビティに収容した半導体チップの
電源用電極に接続している。
【０００６】そのため、それらのメタライズ線路やワイ
ヤを通して、半導体装置外部の電源回路からパッケージ
のキャビティ内の半導体チップの電源用電極に電源用電
力を供給した場合には、半導体チップ外部から半導体チ
ップの電源用電極に供給する電源用電力の消費量の増減
に伴って、半導体チップの電源用電極の電源電位にゆら
ぎ、即ち電源バウンス（電源電位が安定せずに昇降する
状態をいう）が生じてしまう。そして、半導体チップの
内部電源にゆらぎが生じて、半導体チップが誤動作した
り、極端な場合は、半導体チップの機能が破壊されたり
してしまう。
【０００７】この半導体チップの電源用電極の電源電位
のゆらぎは、複数の信号用電極、電源用電極、グランド
用電極を持った高集積化された半導体チップであって、
動作中の半導体チップの信号用電極に伝える高速信号の
変化に伴って、半導体チップの電源用電極に供給する電
源用電力の消費量が大きく増減する半導体チップにおい
て顕著に生ずる。
【０００８】そのため、従来は、半導体チップの電源用
電極と半導体チップのグランド用電極との間を、パッケ
ージの電源線路やグランド線路等を介して、大容量のデ
カップリングコンデンサで接続している。そして、その
デカップリングコンデンサで半導体装置外部の電源回路
から半導体チップの電源用電極に供給する電源用電力の
安定化、平滑化を図っている。そして、半導体チップの
電源用電極の電源電位のゆらぎ、即ち電源バウンスを抑
えて、半導体チップが誤動作したり、半導体チップの機
能が破壊されたりするのを防止している。
【０００９】この半導体チップの電源用電極に供給する
電源用電力の安定化を図るためのデカップリングコンデ
ンサは、従来は、パッケージの多層構造をしたセラミッ
ク層間に層状に備えたり、パッケージ外部に取り付けた
りしている。
【００１０】
【発明が解決しようとする課題】しかしながら、デカッ
プリングコンデンサをパッケージのセラミック層間に備
えた場合には、その装着に多大な手数を要した。
【００１１】また、デカップリングコンデンサをパッケ
ージのセラミック層間に備えた場合には、デカップリン
グコンデンサ実装用空間をパッケージの信号線路等に邪
魔されて充分広く取れずに、電源バウンス防止効果の充
分得られる大容量のデカップリングコンデンサをパッケ
ージのセラミック層間に備えることが困難であった。
【００１２】また、デカップリングコンデンサをパッケ
ージ外部に備えた場合には、半導体装置外径が、デカッ
プリングコンデンサを備えた分、大きくなるのを避けら
れなかった。
【００１３】本発明は、このような課題に鑑みてなされ
たもので、半導体チップの電源用電極に供給する電源用
電力の安定化を図るための大容量のデカップリングコン
デンサを、半導体装置の外径を広げずに、半導体チップ
を収納したパッケージ内に備えてなる半導体装置を提供
することを目的としている。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、パッケージのキャビティに
収容した半導体チップの電源用電極とグランド用電極と
をパッケージの電源線路とグランド線路とにそれぞれ接
続してなる半導体装置において、前記半導体チップとそ
れを収容したキャビティ底部との間に、前記半導体チッ
プの電源用電極とグランド用電極とにそれぞれ接続した
２層の導体層とそれらの導体層間に介在させた誘電体層
とからなるデカップリングコンデンサを備えたことを特
徴としている。
【００１５】本発明の半導体装置においては、デカップ
リングコンデンサを、パッケージのキャビティ底部に形
成したり、パッケージと別体に形成したデカップリング
コンデンサを、半導体チップとキャビティ底部との間に
挿入したり、又は、基台上に備えたデカップリングコン
デンサを、前記基台と共に半導体チップとキャビティ底
部との間に挿入したりすることを好適としている。
【００１６】
【作用】上記構成の半導体装置においては、動作中の半
導体チップの信号用電極に伝える高速信号の変化に伴っ
て、半導体チップの電源用電極に半導体装置外部から供
給する電源用電力の消費量が増大して、パッケージの電
源線路に接続した半導体チップの電源用電極の電源電位
が低下しようとしたり、パッケージのグランド線路に接
続した半導体チップのグランド用電極のグランド電位に
ゆらぎが生じようとしたりした場合には、それ以前にデ
カップリングコンデンサに蓄積された電源用電力が、デ
カップリングコンデンサからそれを接続した半導体チッ
プの電源用電極やグランド用電極に補給される。そし
て、半導体チップの電源用電極の電源電位が降下した
り、半導体チップのグランド用電極のグランド電位にゆ
らぎが生じたりするのが防止されて、半導体チップの電
源用電極の電源バウンスやグランド用電極のグランドバ
ウンスが抑えられる。
【００１７】逆に、動作中の半導体チップの信号用電極
に伝える高速信号の変化に伴って、半導体チップの電源
用電極に半導体装置外部から供給する電源用電力の消費
量が減少して、パッケージの電源線路に接続した半導体
チップの電源用電極の電源電位が上昇しようとしたり、
パッケージのグランド線路に接続した半導体チップのグ
ランド用電極のグランド電位にゆらぎが生じようとした
りした場合には、それらの電極の電源電位を上昇させた
りグランド電位のゆらぎを生じさせたりしようとする余
分な電源用電力が半導体チップの電源用電極やグランド
用電極に接続したデカップリングコンデンサに流入して
蓄積される。そして、半導体チップの電源用電極の電源
電位が上昇したり、半導体チップのグランド用電極のグ
ランド電位にゆらぎが生じたりするのが防止されて、半
導体チップの電源用電極の電源バウンスやグランド用電
極のグランドバウンスが抑えられる。
【００１８】また、半導体チップの電源用電極やグラン
ド用電極にそれぞれ接続したデカップリングコンデンサ
の２層の導体層は、半導体チップの電源用電極やグラン
ド用電極にワイヤ等を介して接続したパッケージの電源
線路やグランド線路にそれぞれ接続された状態となる。
【００１９】そのため、デカップリングコンデンサの２
層の導体層で、パッケージの電源線路やグランド線路の
導体面積を広げて、それらの電源線路やグランド線路の
インダクタンス値を低下させることができる。そして、
それらの電源線路やグランド線路の持つインダクタンス
値に起因する半導体チップの電源用電極の電源バウンス
やグランド用電極のグランドバウンスを抑えることがで
きる。
【００２０】上記構成の半導体装置においては、半導体
チップとそれを搭載したパッケージのキャビティ底部と
の間に位置する、幅広い面積を持つパッケージ内空間
に、２層の導体層間に誘電体層を介在させてなるデカッ
プリングコンデンサを備えるようにしている。
【００２１】そのため、２層の導体層とそれらの層間に
介在させた誘電体層の表面積をそれぞれ広く取った、グ
ランドバウンス効果の充分得られる大容量のデカップリ
ングコンデンサを、半導体装置のパッケージ内空間に信
号線路等に邪魔されずに無理なく容易に備えることがで
きる。
【００２２】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１は本発明の半導体装置の好適な実施例を示し、
詳しくはその正面断面図を示している。以下に、この図
中の半導体装置を説明する。
【００２３】図において、Ａは、セラミック層１０ａ、
１０ｂ、１０ｃを３層一体に積層してなるパッケージで
ある。
【００２４】パッケージＡ中央には、上端が広く開口し
た有底のキャビティ１２を備えている。
【００２５】キャビティ１２には、半導体チップ２０を
収容している。
【００２６】半導体チップ２０の電源用電極２２とグラ
ンド用電極２４とは、パッケージＡの内側階段面に備え
た電源線路５０内端とグランド線路６０内端とにワイヤ
８２を介してそれぞれ接続している。
【００２７】キャビティ１２の上端開口部は、キャップ
３０で覆っていて、そのキャップ３０周囲をパッケージ
Ａの上端面に金属製のシールリング３２を介して気密に
封着している。そして、キャビティ１２に半導体チップ
２０を気密に封入している。
【００２８】以上の構成は、従来の半導体装置と同様で
あるが、図の半導体装置では、キャビティ１２に収容し
た半導体チップ２０とキャビティ１２底部との間に、半
導体チップ２０の電源用電極２２とグランド用電極２４
とにそれぞれ接続した上下２層の導体層７２、７４と、
それらの導体層７２、７４間に介在させた誘電体層７６
とからなる、板状のデカップリングコンデンサ７０を備
えている。
【００２９】具体的には、Ａｌ2 Ｏ3 、ＡｌＮ等のセラ
ミック層１０ａからなるキャビティ１２底面に、Ｔａ等
からなる導体層７４と、比誘電率が１１〜２５のＴａ2
Ｏ5又は比誘電率が２５５〜３３２のＳｒＴｉＯ3 等か
らなる誘電体層７６と、ＮｉＣｒ、Ａｕ、Ａｌ等からな
る導体層７２とを順次広く層状に積層してなる、板状の
デカップリングコンデンサ７０を形成している。デカッ
プリングコンデンサ７０の上下２層の導体層７２、７４
と誘電体層７６とは、薄膜で形成していて、それらの厚
さをそれぞれ３０００〜４０００Åとしている。
【００３０】デカップリングコンデンサ７０の下部の導
体層７４は、その周囲をその上面に積層した誘電体層７
６外方に延出している。そして、その導体層７４端面
に、ターミナルチップ（導体柱）８０を一体に起立させ
て備えている。ターミナルチップ８０上端は、ワイヤ８
２を介して、パッケージＡの内側階段面に備えたグラン
ド線路６０内端に接続している。そして、デカップリン
グコンデンサ７０の下部の導体層７４を、グランド線路
６０にワイヤ８２を介して接続した半導体チップのグラ
ンド用電極２４に接続している。
【００３１】なお、デカップリングコンデンサ７０の下
部の導体層７４は、ターミナルチップ８０を介さずに、
ワイヤ８２を介して、パッケージＡの内側階段面に備え
たグランド線路６０内端に直接に接続しても良い。
【００３２】デカップリングコンデンサ７０の上部の導
体層７２上面には、半導体チップ２０を接着剤等を用い
て取着している。
【００３３】半導体チップ２０周囲には、デカップリン
グコンデンサ７０の上部の導体層７２周辺を突出させて
いる。そして、その導体層７２端面を、ワイヤ８２を介
してパッケージＡの内側階段面に備えた電源線路５０内
端に接続している。そして、デカップリングコンデンサ
７０の上部の導体層７２を、電源線路５０にワイヤ８２
を介して接続した半導体チップの電源用電極２２に接続
している。
【００３４】図１に示した半導体装置は、以上のように
構成していて、この半導体装置においては、半導体装置
外部の電源回路から半導体チップの電源用電極２２に供
給する電源用電力の増減をデカップリングコンデンサ７
０で平滑化できる。そして、半導体装置の電源用電極２
２の電源バウンスを抑えて、半導体チップ２０の内部電
源のゆらぎを防止できる。
【００３５】図２は本発明の半導体装置の他の好適な実
施例を示し、詳しくはその正面断面図を示している。以
下に、この図中の半導体装置を説明する。
【００３６】図の半導体装置では、導体のメタルベース
１０ｄでパッケージＢのキャビティ１２底面を封じてい
る。
【００３７】キャビティ１２に収容した半導体チップ２
０とキャビティ１２底面との間には、パッケージＢと別
体に形成した板状のデカップリングコンデンサ７００を
挿入している。
【００３８】デカップリングコンデンサ７００は、薄板
状をしたマイカ等からなる誘電体層７６０の上下面に薄
膜のＡｌ、Ａｕ、Ｔａ等からなる導体層７２０、７４０
をそれぞれ広く層状に備えて形成している。
【００３９】デカップリングコンデンサ７００の下部の
導体層７４０は、その下面を導電性接着剤等を用いてメ
タルベース１０ｄに取着して、導体のメタルベース１０
ｄに接続している。メタルベース１０ｄは、それを接合
したセラミック層１０ｂ下面のメタライズ層１４とセラ
ミック層１０ｂを貫通して備えたメタライズを充填した
導体ヴィア１６を介して、セラミック層１０ｂ上面に備
えたパッケージＢのグランド線路６０に接続している。
そして、デカップリングコンデンサ７００の下部の導体
層７４０を、グランド線路６０にワイヤ８２を介して接
続した半導体チップのグランド用電極２４に接続してい
る。
【００４０】デカップリングコンデンサ７００の上部の
導体層７２０上面には、半導体チップ２０を接着剤等を
用いて取着している。
【００４１】デカップリングコンデンサ７００周辺は、
半導体チップ２０周囲に突出させていて、そのデカップ
リングコンデンサ７００の上部の導体層７２０端面を、
ワイヤ８２を介して、パッケージＢの内側階段面に備え
た電源線路５０内端に接続している。そして、デカップ
リングコンデンサ７００の上部の導体層７２０を、電源
線路５０にワイヤ８２を介して接続した半導体チップの
電源用電極２２に接続している。
【００４２】その他は、前述図１に示した半導体装置と
同様に構成していて、その作用も前述図１に示した半導
体装置と同様であり、その同一部材には同一符号を付
し、その説明を省略する。
【００４３】図３は本発明の半導体装置のもう一つの好
適な実施例を示し、詳しくはその正面断面図を示してい
る。以下に、この図中の半導体装置を説明する。
【００４４】図の半導体装置では、導体のメタルベース
１０ｄでパッケージＣのキャビティ１２底面を封じてい
る。
【００４５】キャビティ１２に収容した半導体チップ２
０とキャビティ１２底面との間には、パッケージＣと別
体に形成した基台９０上に備えたデカップリングコンデ
ンサ７０００を挿入している。
【００４６】デカップリングコンデンサ７０００は、高
熱伝導性の金属等の導体からなる板状をした基台９０上
面に、薄膜のＴａ等からなる導体層７４００とＴａ2 Ｏ
5 又はＳｒＴｉＯ3 等からなる誘電体層７６００とＮｉ
Ｃｒ、Ａｕ、Ａｌ等からなる導体層７２００とを順次広
く層状に積層して形成している。
【００４７】又は、デカップリングコンデンサ７０００
を、上記基台９０上面に、薄板状をしたマイカ等からな
る誘電体層７６００の上下面に薄膜のＴａ、ＮｉＣｒ、
Ａｕ、Ａｌ等からなる導体層７２００、７４００をそれ
ぞれ広く層状に備えて形成している。
【００４８】デカップリングコンデンサ７０００の下部
の導体層７４００は、その下面を導電性接着剤等を用い
て基台９０に取着して、導体の基台９０に接続してい
る。基台９０は、その下面を導電性接着剤等を用いてメ
タルベース１０ｄに取着して、導体のメタルベース１０
ｄに接続している。メタルベース１０ｄは、それを接合
したセラミック層１０ｂ下面のメタライズ層１４とセラ
ミック層１０ｂを貫通して備えたメタライズを充填した
導体ヴィア１６を介して、セラミック層１０ｂ上面に備
えたパッケージＣのグランド線路６０に接続している。
そして、デカップリングコンデンサ７０００の下部の導
体層７４００を、グランド線路６０にワイヤ８２を介し
て接続した半導体チップのグランド用電極２４に接続し
ている。
【００４９】デカップリングコンデンサ７０００の上部
の導体層７２００上面には、半導体チップ２０を接着剤
等を用いて取着している。
【００５０】デカップリングコンデンサ７０００の上部
の導体層７２００周辺は、半導体チップ２０周囲に突出
させていて、その上部の導体層７２００端面を、ワイヤ
８２を介して、パッケージＣの内側階段面に備えた電源
線路５０内端に接続している。そして、デカップリング
コンデンサ７０００の上部の導体層７２００を、電源線
路５０にワイヤ８２を介して接続した半導体チップの電
源用電極２２に接続している。
【００５１】その他は、前述図１に示した半導体装置と
同様に構成していて、その作用も前述図１に示した半導
体装置と同様であり、その同一部材には同一符号を付
し、その説明を省略する。
【００５２】なお、上述図３に示した半導体装置におい
て、基台９０は、セラミック、樹脂等の絶縁体で形成し
ても良い。そして、デカップリングコンデンサ７０００
の下部の導体層７４００周辺をそれより上方の誘電体層
７６００や上部の導体層７２００周囲に延出して、下部
の導体層７４００端面を、ワイヤ、ターミナルチップ等
を介して、パッケージＣの内側階段面に備えたグランド
線路６０内端に接続しても良く、そのようにしても、図
３に示した半導体装置とほぼ同様な作用を持つ半導体装
置を形成できる。
【００５３】また、図１に示した半導体装置において、
デカップリングコンデンサ７０の上部の導体層７２を半
導体チップのグランド用電極２４に接続すると共に、デ
カップリングコンデンサ７０の下部の導体層７４を半導
体チップの電源用電極２２に接続しても良く、そのよう
にしても、図１に示した半導体装置と同様な作用を持つ
半導体装置を形成できる。
【００５４】また、図１、図２、図３に示した半導体装
置において、デカップリングコンデンサ７０、７００、
７０００の上部の導体層７２、７２０、７２００やデカ
ップリングコンデンサ７０、７００、７０００の下部の
導体層７４、７４０、７４００は、半導体チップの電源
用電極２２やグランド用電極２４にワイヤを介して直接
に接続しても良く、そのようにしても、図１、図２、図
３に示した半導体装置とほぼ同様な作用を持つ半導体装
置を形成できる。
【００５５】また、パッケージＡ、Ｂ、Ｃの電源線路５
０をグランド線路に変更して用いると共に、グランド線
路６０を電源線路に変更して用いて、半導体チップ２０
とキャビティ１２底部との間に備えたデカップリングコ
ンデンサ７０、７００、７０００で半導体チップのグラ
ンド用電極２４のグランドバウンスを抑えるようにして
も良い。
【００５６】また、図１、図２、図３に示した半導体装
置において、図４、図５、図６に示したように、半導体
チップ２０が、その底面に小突起状又は板状の電源用電
極２２又はグランド用電極（図示せず）を備えている場
合は、それらの半導体チップ２０底面の電源用電極２２
又はグランド用電極を、半導体チップ２０を取着するデ
カップリングコンデンサ７０、７００、７０００の上部
の導体層７２、７２０、７２００上面にフリップチップ
ボンディング法によるはんだ付け等により又は導電性接
着剤等を用いて直接に接続しても良い。そして、デカッ
プリングコンデンサ７０、７００、７０００で、半導体
チップ２０の内部電源又は内部グランドの電位のゆらぎ
を防いでも良い。
【００５７】また、図２に示したような、導体のメタル
ベース１０ｄを用いた半導体装置にあっては、そのメタ
ルベース１０ｄをデカップリングコンデンサ７００の下
部の導体層７４０に用いて、デカップリングコンデンサ
７００の下部の導体層７４０の装備を省いても良い。
【００５８】また、図５に示したような、半導体チップ
２０底面に板状の電源用電極２２又はグランド用電極を
備えた半導体装置にあっては、その半導体チップ底面の
電源用電極２２又はグランド用電極をデカップリングコ
ンデンサ７００の上部の導体層７２０に用いて、デカッ
プリングコンデンサ７００の上部の導体層７２０の装備
を省いても良い。
【００５９】また、本発明は、半導体チップを低融点ガ
ラスを用いてパッケージのキャビティに気密に封止して
なるサークワッド、サーディップタイプの半導体装置、
周壁をメタル部材で形成したメタルパッケージのキャビ
ティに半導体チップを封入してなる半導体装置等にも利
用可能である。
【００６０】実験によれば、図１、図２、図３、図４、
図５、図６に示した半導体装置においては、半導体チッ
プ２０とパッケージＡ、Ｂ、Ｃのキャビティ１２底部と
の間に、容量が約１００００ｐＦ以上のデカップリング
コンデンサ７０、７００、７０００を容易に備えること
ができ、そのデカップリングコンデンサ７０、７００、
７０００で半導体装置の内部電源又は内部グランドの電
位のゆらぎを、デカップリングコンデンサを備えない場
合に比べて、約１／３以下に抑えられることが判明し
た。
【００６１】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体チップとそれを収容したパッケージ
のキャビティ底部との間に、広い面積を持った容量の大
きい板状のデカップリングコンデンサを容易かつ的確に
備えることができる。
【００６２】そして、その大容量のデカップリングコン
デンサを用いて、半導体チップの電源用電極の電源バウ
ンスや半導体チップのグランド用電極のグランドバウン
スを的確に抑制できる。そして、半導体チップの内部電
源や内部グランドのゆらぎを少なく抑えて、半導体チッ
プの誤動作を防いだり、半導体チップの機能が破壊され
るのを的確に防いだりできる。
【００６３】それと共に、デカップリングコンデンサを
備えたために、半導体装置外径が大きくなるのを防いだ
り、パッケージのセラミック層間に信号線路等を避けて
デカップリングコンデンサを多大な手数と時間をかけて
備える必要をなくしたりすることができる。
【００６４】さらに、デカップリングコンデンサの２層
の導体層を用いて、パッケージの電源線路やグランド線
路の導体面積をそれぞれ広げて、それらの電源線路やグ
ランド線路のインダクタンス値を低下させることができ
る。そして、それらの電源線路やグランド線路の持つイ
ンダクタンス値に起因する半導体チップの電源用電極の
電源バウンスやグランド用電極のグランドバウンスを少
なく抑えることができる。
【図面の簡単な説明】
【図１】本発明のパッケージの正面断面図である。
【図２】本発明のパッケージの正面断面図である。
【図３】本発明のパッケージの正面断面図である。
【図４】本発明のパッケージの正面断面図である。
【図５】本発明のパッケージの正面断面図である。
【図６】本発明のパッケージの正面断面図である。
【符号の説明】
Ａ、Ｂ、Ｃ パッケージ １０ａ、１０ｂ、１０ｃ セラミック層 １２ キャビティ １４ メタライズ層 １６ 導体ヴィア ２０ 半導体チップ ２２ 電源用電極 ２４ グランド用電極 ３０ キャップ ５０ 電源線路 ６０ グランド線路 ７０、７００、７０００ デカップリングコンデンサ ７２、７４、７２０、７４０、７２００、７４００ 導
体層 ７６、７６０、７６００ 誘電体層 ８０ ターミナルチップ ８２ ワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 パッケージのキャビティに収容した半導
    体チップの電源用電極とグランド用電極とをパッケージ
    の電源線路とグランド線路とにそれぞれ接続してなる半
    導体装置において、前記半導体チップとそれを収容した
    キャビティ底部との間に、前記半導体チップの電源用電
    極とグランド用電極とにそれぞれ接続した２層の導体層
    とそれらの導体層間に介在させた誘電体層とからなるデ
    カップリングコンデンサを備えたことを特徴とする半導
    体装置。
  2. 【請求項２】 デカップリングコンデンサを、パッケー
    ジのキャビティ底部に形成した請求項１記載の半導体装
    置。
  3. 【請求項３】 パッケージと別体に形成したデカップリ
    ングコンデンサを、半導体チップとキャビティ底部との
    間に挿入した請求項１記載の半導体装置。
  4. 【請求項４】 基台上に備えたデカップリングコンデン
    サを、前記基台と共に半導体チップとキャビティ底部と
    の間に挿入した請求項１記載の半導体装置。
JP4163835A 1992-05-29 1992-05-29 半導体装置 Pending JPH05335501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4163835A JPH05335501A (ja) 1992-05-29 1992-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4163835A JPH05335501A (ja) 1992-05-29 1992-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH05335501A true JPH05335501A (ja) 1993-12-17

Family

ID=15781652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4163835A Pending JPH05335501A (ja) 1992-05-29 1992-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH05335501A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097954B2 (en) 2004-06-07 2012-01-17 Fujitsu Semiconductor Limited Adhesive layer forming a capacitor dielectric between semiconductor chips
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097954B2 (en) 2004-06-07 2012-01-17 Fujitsu Semiconductor Limited Adhesive layer forming a capacitor dielectric between semiconductor chips
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両
JPWO2016031206A1 (ja) * 2014-08-29 2017-06-15 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両
US10186479B2 (en) 2014-08-29 2019-01-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, package, and vehicle

Similar Documents

Publication Publication Date Title
JPS61108160A (ja) コンデンサ内蔵型半導体装置及びその製造方法
US5883428A (en) Package for housing a semiconductor element
US5666004A (en) Use of tantalum oxide capacitor on ceramic co-fired technology
US5701033A (en) Semiconductor device
KR19990029590A (ko) 리드 프레임을 기초로 한 수직 상호접속 팩키지및 그 제조방법
JP3201681B2 (ja) 表面実装型混成集積回路装置
US5397918A (en) Ceramic package for housing a semiconductor device
JPH05335501A (ja) 半導体装置
JP2977049B2 (ja) 面実装用電子機能回路装置
JP2001148457A (ja) 高周波用半導体装置
JPH05343603A (ja) 半導体装置
JPS58164246A (ja) 半導体装置
JPS59224152A (ja) 集積回路装置
JP2808043B2 (ja) 半導体素子収納用パッケージ
JPH09252076A (ja) Ｉｃ及びｉｃ用リードフレーム
JPH07245233A (ja) 薄膜コンデンサ
JP2750241B2 (ja) 半導体素子収納用パッケージ
JPH01164052A (ja) マイクロ波パツケージ
JP2838590B2 (ja) 半導体素子収納用パッケージ
JP3187239B2 (ja) 半導体素子収納用パッケージ
JP3344364B2 (ja) リードフレーム及びそれを使用した半導体装置
JPH08316404A (ja) 多層リードフレームおよびこれを用いた半導体装置
JP2003282763A (ja) 回路基板
JPH06112406A (ja) 半導体集積回路
JPH03256351A (ja) 半導体装置