JP2003282763A - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2003282763A
JP2003282763A JP2002089853A JP2002089853A JP2003282763A JP 2003282763 A JP2003282763 A JP 2003282763A JP 2002089853 A JP2002089853 A JP 2002089853A JP 2002089853 A JP2002089853 A JP 2002089853A JP 2003282763 A JP2003282763 A JP 2003282763A
Authority
JP
Japan
Prior art keywords
cavity
circuit board
wiring layer
component
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002089853A
Other languages
English (en)
Other versions
JP3825352B2 (ja
Inventor
Toshiaki Takagi
俊昭 高木
Toru Mizoguchi
徹 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002089853A priority Critical patent/JP3825352B2/ja
Publication of JP2003282763A publication Critical patent/JP2003282763A/ja
Application granted granted Critical
Publication of JP3825352B2 publication Critical patent/JP3825352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【課題】 キャビティ内に基板内部からビアホール導体
と接続した導体膜を延出させても、キャビティ内の気密
性が高く維持できる回路基板を提供する。 【解決手段】 ガラス−セラミック成分を含む絶縁層1
a〜1fから成る積層体1、積層体1の主面に形成した
キャビティ7、キャビティ7内部に形成した電極パッド
12、キャビティ7の開口を封止する蓋体6、積層体1
の主面に形成した金属成分及びガラス成分を含む表面配
線層4、ビアホール導体3、キャビティ7内に収容され
る電子部品素子5とを有し、ビアホール導体3の一方が
キャビティ7内の電極パッド12に電気的に接続すると
ともに、他方が積層体1の表面配線層4と接続して成る
回路基板10において、表面配線層4とビアホール導体
3との接続領域にガラス成分を含有しない金属成分から
成る中間層14を介在させたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、弾性表面波素子等
の電子部品素子をキャビティ内に気密封止して収容する
回路基板に関するものである。
【0002】
【従来の技術】複数の半導体素子や電子部品素子及び実
装電子部品を回路基板に搭載する場合においては、半導
体素子や電子部品素子(以下、端に電子部品素子とい
う)等を気密用パッケージに収容せず、直接、回路基板
に搭載封止することによって、小型化の要求に対応して
いた。
【0003】具体的には、回路基板の主面にキャビティ
を形成して、このキャビティ内に電子部品素子を収容
し、この電子部品素子を樹脂封止材で封止していた。と
ころが、電子部品素子として弾性表面波素子等を収容す
る場合、圧電基板の表面で弾性表面波振動が発生するた
め、電子部品素子の表面は空間が必要となる。即ち、キ
ャビティ内をN2等の不活性ガスで充満された状態で、
キャビティの開口を金属蓋体等で気密封止してきた。
【0004】また、回路基板の更なる小型化、高機能化
に対応するため、積層型回路基板が採用されてきた。
【0005】図4は従来の回路基板の断面図である。回
路基板40は複数のガラス成分とセラミック成分を含ん
だ絶縁層1a〜1fを積層した積層体1と、積層体1に
配置された実装電子部品8とから構成されている。この
回路基板1には、積層体1の層間に内部配線層2やビア
ホール導体3が形成されている。また、積層体1の主面
にキャビティ7が形成され、このキャビティ7内に電子
部品素子5が収容されている。そして、このキャビティ
7の開口には、金属製蓋体6が積層体1に被着封止され
ている。さらに、積層体1の主面には、表面配線層4が
形成されている。
【0006】キャビティ7は、回路基板1の主面側に形
成される。具体的には、積層体1を構成する所定絶縁層
1a〜1dにキャビティ7の形状に対応する孔を形成し
た後に積層することにより形成される。一般には、セラ
ミックグリーンシートを積層したのち焼成されるので、
キャビティ7の壁面の各絶縁層1a〜1dは緻密に接合
されている。
【0007】キャビティ7の例えば底面(実際には、電
子部品素子5が接合実装される実装底面)には、電極パ
ッド12が形成されている。そして、内部配線層2の一
方がキャビティ7内の電極パッド12に接続されるとと
もに、他方が積層体1の表面配線層4と接続されてい
る。
【0008】ここで、一般的に内部配線層2、ビアホー
ル導体3、表面配線層4、電極パッド12は、Au、A
g等の金属成分及びホウケイ酸ガラス等のガラス成分を
含有する。金属成分は、高周波用途の回路基板において
は、低インピーダンスが求められるため、Ag系の低導
体抵抗材料が用いられる。また、回路基板1の外部に形
成される導体膜、例えば表面配線層4の表面には、酸化
防止等の理由によりメッキ層(図示せず)が形成され
る。
【0009】また、電子部品素子5は、弾性表面波素子
等等が例示でき、キャビティ7内の底面に形成された電
極パッド12に、ワイヤボンディング等で接合する。な
お、回路基板1の小型化のために、フリップチップ等に
より接合する方法も増えてきている。さらに、金属製蓋
体6は、封止部材により積層体1と接合される。
【0010】そして、一般的に電子部品素子5として例
えば弾性表面波素子等を収納する場合、周波数精度を保
ち安定した電気特性を得るために、キャビティ7内はN
2等の不活性ガスにて気密性を保つことが重要となる。
【0011】
【発明が解決しようとする課題】かかる積層体1の焼成
時には、ガラス成分が表面配線層4の金属成分と積層体
1との界面に集まり、表面配線層4の金属成分と積層体
1は接合されるため、表面配線層4はガラス成分を含有
させる必要がある。
【0012】しかしながら、表面配線層4をメッキ処理
する際に、弱酸性であるメッキ液が表面配線層4内のガ
ラス成分を溶解させ、表面配線層4がポーラスになって
しまっていた。これは、メッキ液は硝酸(HNO3)等
の弱酸性水溶液中に金属イオンが存在しているため、ガ
ラス成分の内、SiO2を溶解すると考えられる。
【0013】また、上述の回路基板10では、一括焼成
時において、ビアホール導体3と積層体1の絶縁層1a
〜1fとの焼結挙動の差により、両者の焼結持における
収縮状態が異なるため、両者の接合界面に応力が発生
し、基板のそりが生じるとともに微少なクラックが形成
されていた。また、積層体1の主面には表面配線層4が
形成されるが、表面配線層4と積層体1の絶縁層1a〜
1fとの焼結挙動の差によっても、基板のそりが生じ、
内部配線層2がキャビティ内の気体が抜ける流路となっ
ることもあった。
【0014】これらのことから、キャビティ7内と積層
体1外部との間にメッキ液によっては気体のスルーパス
が形成されることになり、その結果、キャビティ7内に
リークが生じ気密性を保つことができず、特性不良や信
頼性性能の低下を招いていた。
【0015】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、キャビティ内にビアホール導体
と接続した基板内部から導体膜を延出させても、キャビ
ティ内の気密性が高く維持できる回路基板を提供するこ
とにある。
【0016】
【課題を解決するための手段】本発明は、ガラス成分と
セラミック成分を含む絶縁層を複数積層した積層体と、
前記積層体の主面に形成したキャビティと、該キャビテ
ィ内部に形成した電極パッドと、前記キャビティの開口
を封止する蓋体と、前記積層体の主面に形成した金属成
分及びガラス成分を含む表面配線層と、前記絶縁層の厚
みを貫くように形成したAg系のビアホール導体と、前
記キャビティ内の電極パッドに接続するように該キャビ
ティ内に収容される電子部品素子とを有し、前記ビアホ
ール導体の一方が前記キャビティ内の前記電極パッドに
電気的に接続するとともに、他方が前記積層体の表面配
線層と接続して成る回路基板において、前記表面配線層
と前記ビアホール導体との接続領域にガラス成分を含有
しない金属成分から成る中間層を介在させたことを特徴
とする。
【0017】また、前記中間層は、Ag単体又はAgを
主成分として、Pt、Rh、Ru2Oの内、少なくとも
1種類を添加して成ることを特徴とする。
【作用】本発明の構成によれば、回路基板の表面配線層
とビアホール導体との接続領域にガラス成分を含有しな
い金属成分から成る中間層を介在しているので、中間層
の部分はメッキ液が浸透してポーラスになるのを抑制
し、これにより、キャビティ内の気体がビアホール導体
と絶縁層との間隙を介して気体が抜ける流路が形成され
ないので、積層体外部に洩れることを防止することがで
きる。
【0018】また、中間層は、Ag単体又はAgを主成
分として、Pt、Rh、Ru2Oの内、少なくとも1種
類を添加してもよい。これにより、中間層がガラス成分
を含有しなくても、積層体と中間層の両者の焼結時にお
ける収縮状態を略同じに近づけることができるので、中
間層がキャビティ内の気体が抜ける流路を形成すること
を抑制することができ、更にキャビティの気密性を高め
ることが可能となる。
【0019】
【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて詳説する。なお、従来の技術と同じの構成は同
じの符号を用いるものとする。
【0020】図1は本発明の回路基板の断面構造図であ
り、本発明の回路基板10は、積層体1と、積層体1の
主面に実装された実装電子部品8とからなる。
【0021】積層体1は複数の絶縁層1a〜1fからな
り、1層あたり例えば40〜300μm程度の厚みを有
し、その材質としては、セラミック成分と、ガラス成分
(ガラス成分は誘電体粉末の界面に存在したり、また焼
結助剤となる)から成る。具体的には、セラミック成分
としては、例えばA123、BaO−TiO2系、Ca
O−TiO2系、MgO−TiO2系等が選ばれる。ま
た、ガラス成分としては、例えばホウケイ酸亜鉛、ホウ
ケイ酸ビスマス等のホウケイ酸アルカリ酸化物等のガラ
スから選ばれる少なくとも1種が用いられる。
【0022】積層体1の内部、例えば絶縁層1a〜1f
の層間には、内部配線層2が形成されている。さらに、
絶縁層1a〜1fの厚み方向には、所定配線層を接続す
るビアホール導体3が形成されている。
【0023】また、積層体1の底面には、後述する本発
明の特徴部である外部回路を接続する表面配線層4が形
成されている。また、積層体1の主面には、各種実装電
子部品8を接合するための所定配線層9が形成されてい
る。
【0024】また、積層体1の主面には、キャビティ7
が形成される。具体的には、キャビティ7は積層体1を
構成する絶縁層1a〜1fの内、主面側の所定数の絶縁
層1a〜1dに貫通孔を設けることにより形成される。
さらに、キャビティ7の内部の一部、例えは底面には、
電極パッド12が形成され、上記電子部品素子5は、電
極パッド12に接続するようにキャビティ7内に収容さ
れる。そして、ビアホール導体3の一方がキャビティ7
内の電極パッド12に接続されるとともに、他方が積層
体1の表面配線層4と接続されている。このことによ
り、キャビティ7内に収容された電子部品素子5と表面
配線層4とを電気的に接続している。具体的には、電子
部品素子5の上面側に電極が形成されている場合には、
ボンディングワイヤによって、また、電子部品素子5の
下面側に電極が形成されている場合には、フリップチッ
プ等で電気的に接続される。また、キャビティ7上部に
は、その開口を封止する金属製蓋体6が形成されてい
る。
【0025】金属製蓋体6は、その材質として、Fe、
Co、SUS、洋白、Fe−Ni合金、Cu合金等が用
いられ、封止方法として、例えば、シームリングを介し
てシーム溶接、封止ガラスによる封止、キャビティ開口
周囲に電極を形成して、互いに半田接合による封止、接
合用樹脂による封止等が例示できる。
【0026】電子部品素子5は、LiTaO3等を材料
とした弾性表面波素子が用いられる。このLiTaO3
等を材料は、温度変化により周波数特性が変化しやすく
水蒸気等により周波数特性が変動するので金属製蓋体6
により気密封止される必要がある。従って、本発明では
弾性表面波素子に限定されず、気密封止が必要な電子部
品素子ならば良い。
【0027】内部配線層2、ビアホール導体3、表面配
線層4、電極パッド12は、金属成分とガラス成分から
なる。金属成分としては、低抵抗であるAg系の材料が
用いられる。Ag系の材料としては、Ag単体、Ag合
金が挙げられ、Ag合金は例えば、Ag−Pd、Ag−
Pt等が挙げられる。ガラス成分としては、例えばホウ
ケイ酸亜鉛、ホウケイ酸ビスマス等のホウケイ酸アルカ
リ酸化物等のガラスから選ばれる少なくとも1種が用い
られる。
【0028】また、表面配線層4、電極パッド12の表
面には、図では省略しているが、酸化防止等の理由によ
り、メッキ層が形成されている。メッキ層としては、半
田やフリップチップにより接合される最表層にAuメッ
キ、中間層に硬質化と耐半田くわれ性を高めるNiメッ
キを形成する。
【0029】本発明の特徴的なことは、表面配線層4と
ビアホール導体3との接続領域にガラス成分を含有しな
い金属材料から成る中間層14を介在させたことであ
る。この中間層14の材質としては、Au単体、Ag単
体又はAgを主成分として、Pt、Rh、Ru2Oの
内、少なくとも1種類を添加する。ここで、Pt、R
h、Ru2Oは、表面配線層4と絶縁層1a〜1fの焼
結挙動を合わせる無機添加物であって、ガラス成分では
ない。
【0030】また、本発明のガラス成分を含有しない中
間層14とは、表面配線層4側から中間層14にガラス
成分が含浸する場合もあるが、少なくとも中間層14と
内部配線層2との接合界面においては金属リッチとなっ
ているものもここでいう中間層14に含まれる。
【0031】なお、中間層14と表面配線層4の厚みの
合計は、10〜35μm、好ましくは20〜30μmの
範囲にあることが望ましい。すなわち、上記厚みが10
μm未満の場合、中間層14の厚みを大きくできないた
め、キャビティ内の気体が積層体外部に洩れることを防
止する効果が不十分である。一方、上記厚みが35μm
を超える場合、回路基板10を実装する際に傾いてしま
う。
【0032】本発明の回路基板10の製造方法は次のよ
うになる。
【0033】まず、各絶縁層1a〜1fとなるセラミッ
クグリーンシートを用意する。まず、絶縁材料と有機樹
脂材料及び有機可塑材料からなるセラミックグリーンシ
ートをドクターブレード法等により成型する。
【0034】次に、各セラミックグリーンシートにビア
ホール導体3となる貫通孔を形成する。次に、このビア
ホール導体3となる貫通孔内にAg系導電性ペーストを
充填するとともに、各セラミックグリーンシート上に内
部配線層2となる導体膜や電極パッド12となる導体膜
をAg系導電性ペーストを用いて印刷形成する。
【0035】また、絶縁層1fとなるセラミックグリー
ンシートのビアホール導体3となる貫通孔に導電性パー
スとを充填した箇所には、Ru2Oを含有すしてガラス
成分を含有しないAg系導電性ペーストをスクリーン印
刷、乾燥して、中間層14を被着形成する。そして、こ
の中間層14を覆うように、ガラス成分を含有するAg
系導電性ペーストを同様にスクリーン印刷、乾燥して、
表面配線層4を被着形成する。その後、所定セラミック
グリーンシートにキャビティ7の形状に応じた貫通孔を
形成する。なお、導電性ペーストは、Ag等の金属成分
及びホウケイ酸系ガラス成分に、種々の添加剤とビヒク
ルとで混合混練してペーストにする。ビヒクルは、エチ
ルセルロース等の有機バインダと溶剤からなる。
【0036】その後、これらのセラミックグリーンシー
トを所定の積層順序で積層し、熱圧着により積層一体化
する。必要に応じて分割溝等を形成する。さらに、各セ
ラミックグリーンシート、各導体膜を一体的に焼成す
る。
【0037】その後、表面配線層4及び電極パッド12
の表面に、Niメッキ、Auメッキ等を通常の方法で形
成する。
【0038】その後、表面処理として、キャビティ7内
に電子部品素子5を上述の方法で接合して収容し、キャ
ビティ7の開口を蓋体6で気密封止する。同時に、積層
体1の主面に実装電子部品8を接合する。なお、図1で
は、キャビティ7の開口の周囲に主面から一段落ち込ん
だ段差部を設け、この段差部に蓋体6を被着してもよ
い。また、この段差部に蓋体6を封止接合するための封
止用導体膜を形成してもよい。このようにして、図1の
ような回路基板10が得られる。
【0039】次に、本発明の回路基板10に形成するキ
ャビティ7の気密性評価実験について説明する。
【0040】まず、キャビティ7に封止工程を行う。封
止用の蓋体6は、あらかじめ内面側の全面または外周部
にAu80%、Sn20%の封止部材を溶融させて塗布
させておき、キャビティ7の開口の周囲に形成した接合
導体膜(図示せず)に載置して、酸素濃度20ppm以
下に制御されたN2チャンバー内で、ピーク温度320
℃、280℃以上90秒の温度プロファイル下で封止し
た。
【0041】気密封止後、Heを5〜6kgf/cm2
で圧入し、それをHeディテクターにて、封止部に浸入
したHeが漏れて出てくる量を測定した。本発明の回路
基板10においては、その測定値は10-10以下であ
り、気密性を高めることができた。
【0042】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
【0043】図2は、本発明の他の実施の形態を示す回
路基板10の断面構造図である。図において、一方がキ
ャビティ内7の電極パッド12に接続した内部配線層2
は、ビアホール導体3の一方に接続している。さらに、
ビアホール導体3の他方は、積層体1の主面側に延出さ
せるとともに、積層体1の主面側に形成した表面配線層
4と接続して成る。そして、表面配線層4とビアホール
導体3との接続領域に、本発明のガラス成分を含有しな
い金属材料から成る中間層14を介在させても良い。
【0044】図3は、本発明の他の実施の形態を示す回
路基板の断面構造図である。
【0045】図において、積層体1の底面にキャビティ
7が形成されており、キャビティ7内部に形成したダイ
アタッチ導体膜32に接続するように、電子部品素子5
がキャビティ7内に収容されている。そして、一方がダ
イアタッチ導体膜32に接続するともに、他方が表面配
線層4と接続して成る複数のサーマルビアホール導体3
3が積層体1の厚み方向に形成されている。そして、表
面配線層4とサーマルビアホール導体33との接続領域
にガラス成分を含有しない金属材料から成る中間層14
を全てのサーマルビアホール導体33を覆うようにして
も良い。このことにより、キャビティ7から通じるダイ
アタッチ導体膜32と複数のサーマルビアホール導体3
3を形成すると気密性が失われやすいが、中間層33で
複数のサーマルビアホール導体33を覆うように形成し
ているので、放熱性も良好で気密性が良い回路基板を提
供できる。
【0046】
【発明の効果】以上のように、本発明によれば、回路基
板の積層体の主面に形成するこの表面配線層は、通常、
酸化防止等の理由でメッキ処理を施すが、その際、メッ
キ液は弱酸性であるために表面配線層に含まれたガラス
成分を溶解し、表面配線層のガラス成分が存在していた
部分がポーラスとなる。しかし、本発明の構成によれ
ば、回路基板の表面配線層とビアホール導体との接続領
域にガラス成分を含有しない金属成分から成る中間層を
介在しているので、中間層の部分はメッキ液が浸透して
ポーラスになるのを抑制し、これにより、キャビティ内
の気体がビアホール導体と絶縁層との間隙を介して気体
が抜ける流路が形成されないので、積層体外部に洩れる
ことを防止することができる。
【0047】また、中間層は、Ag単体又はAgを主成
分として、Pt、Rh、Ru2Oの内、少なくとも1種
類を添加してもよい。これにより、中間層がガラス成分
を含有しなくても、積層体と中間層の両者の焼結時にお
ける収縮状態を略同じに近づけることができるので、中
間層がキャビティ内の気体が抜ける流路を形成すること
を抑制することができ、更にキャビティの気密性を高め
ることが可能となる。
【図面の簡単な説明】
【図1】本発明の回路基板の断面構造図である。
【図2】本発明の他の実施の形態の回路基板の断面構造
図である。
【図3】本発明のさらに他の実施の形態の回路基板の断
面構造図である。
【図4】従来の回路基板の断面図である。
【符号の説明】
10 回路基板 1 積層体 1a〜1f 絶縁層 2 内部配線層 3 ビアホール導体 4 表面配線層 5 弾性表面波フィルタ 6 蓋体 7 キャビティ 8 表面実装電子部品 12 電極パッド 14 中間層 32 ダイアタッチ導体膜 33 サーマルビアホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ガラス成分とセラミック成分を含む絶縁
    層を複数積層した積層体と、 前記積層体の主面に形成したキャビティと、 該キャビティ内部に形成した電極パッドと、 前記キャビティの開口を封止する蓋体と、 前記積層体の主面に形成した金属成分及びガラス成分を
    含む表面配線層と、 前記絶縁層の厚みを貫くように形成したAg系のビアホ
    ール導体と、 前記キャビティ内の電極パッドに接続するように該キャ
    ビティ内に収容される電子部品素子とを有し、 前記ビアホール導体の一方が前記キャビティ内の前記電
    極パッドに接続するとともに、他方が前記積層体の表面
    配線層と接続して成る回路基板において、 前記表面配線層と前記ビアホール導体との接続領域にガ
    ラス成分を含有しない金属成分から成る中間層を介在さ
    せたことを特徴とする回路基板。
  2. 【請求項2】 前記中間層は、Ag単体又はAgを主成
    分として、Pt、Rh、Ru2Oの内、少なくとも1種
    類を添加して成ることを特徴とする請求項1記載の回路
    基板。
JP2002089853A 2002-03-27 2002-03-27 回路基板 Expired - Fee Related JP3825352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002089853A JP3825352B2 (ja) 2002-03-27 2002-03-27 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002089853A JP3825352B2 (ja) 2002-03-27 2002-03-27 回路基板

Publications (2)

Publication Number Publication Date
JP2003282763A true JP2003282763A (ja) 2003-10-03
JP3825352B2 JP3825352B2 (ja) 2006-09-27

Family

ID=29235324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002089853A Expired - Fee Related JP3825352B2 (ja) 2002-03-27 2002-03-27 回路基板

Country Status (1)

Country Link
JP (1) JP3825352B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127900A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 環状ヒータ
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
US20140003196A1 (en) * 2012-06-28 2014-01-02 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127900A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 環状ヒータ
JP4596883B2 (ja) * 2004-10-28 2010-12-15 京セラ株式会社 環状ヒータ
US20140003196A1 (en) * 2012-06-28 2014-01-02 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device
US9478213B2 (en) * 2012-06-28 2016-10-25 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール

Also Published As

Publication number Publication date
JP3825352B2 (ja) 2006-09-27

Similar Documents

Publication Publication Date Title
EP2960935B1 (en) Package for housing an electronic component and electronic device
JP3825352B2 (ja) 回路基板
JP3716124B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP4307184B2 (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP3462072B2 (ja) 電子部品収納用容器
JP2000183560A (ja) 電子部品収納用容器
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3715836B2 (ja) 電子部品収納用容器およびその製造方法
JP2004147110A (ja) 圧電振動子収納用パッケージ
JPH0936145A (ja) 半導体装置
JP2003110244A (ja) 回路基板
JPH11233665A (ja) 電子部品収納用容器
JP2001035959A (ja) 半導体素子収納用パッケージ
JPH0653339A (ja) 半導体素子収納用パッケージ
JP2001077223A (ja) 電子部品収納用容器
JP2003163560A (ja) 圧電振動子収納用容器
JPH11233664A (ja) 電子部品収納用容器
JPH06140526A (ja) 半導体素子収納用パッケージの製造方法
JPH11274346A (ja) 電子部品収納用容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060629

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees