JP3825352B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP3825352B2 JP3825352B2 JP2002089853A JP2002089853A JP3825352B2 JP 3825352 B2 JP3825352 B2 JP 3825352B2 JP 2002089853 A JP2002089853 A JP 2002089853A JP 2002089853 A JP2002089853 A JP 2002089853A JP 3825352 B2 JP3825352 B2 JP 3825352B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- circuit board
- wiring layer
- component
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、弾性表面波素子等の電子部品素子をキャビティ内に気密封止して収容する回路基板に関するものである。
【０００２】
【従来の技術】
複数の半導体素子や電子部品素子及び実装電子部品を回路基板に搭載する場合においては、半導体素子や電子部品素子（以下、端に電子部品素子という）等を気密用パッケージに収容せず、直接、回路基板に搭載封止することによって、小型化の要求に対応していた。
【０００３】
具体的には、回路基板の主面にキャビティを形成して、このキャビティ内に電子部品素子を収容し、この電子部品素子を樹脂封止材で封止していた。ところが、電子部品素子として弾性表面波素子等を収容する場合、圧電基板の表面で弾性表面波振動が発生するため、電子部品素子の表面は空間が必要となる。即ち、キャビティ内をＮ2等の不活性ガスで充満された状態で、キャビティの開口を金属蓋体等で気密封止してきた。
【０００４】
また、回路基板の更なる小型化、高機能化に対応するため、積層型回路基板が採用されてきた。
【０００５】
図４は従来の回路基板の断面図である。回路基板４０は複数のガラス成分とセラミック成分を含んだ絶縁層１ａ〜１ｆを積層した積層体１と、積層体１に配置された実装電子部品８とから構成されている。この回路基板１には、積層体１の層間に内部配線層２やビアホール導体３が形成されている。また、積層体１の主面にキャビティ７が形成され、このキャビティ７内に電子部品素子５が収容されている。そして、このキャビティ７の開口には、金属製蓋体６が積層体１に被着封止されている。さらに、積層体１の主面には、表面配線層４が形成されている。
【０００６】
キャビティ７は、回路基板１の主面側に形成される。具体的には、積層体１を構成する所定絶縁層１ａ〜１ｄにキャビティ７の形状に対応する孔を形成した後に積層することにより形成される。一般には、セラミックグリーンシートを積層したのち焼成されるので、キャビティ７の壁面の各絶縁層１ａ〜１ｄは緻密に接合されている。
【０００７】
キャビティ７の例えば底面（実際には、電子部品素子５が接合実装される実装底面）には、電極パッド１２が形成されている。そして、内部配線層２の一方がキャビティ７内の電極パッド１２に接続されるとともに、他方が積層体１の表面配線層４と接続されている。
【０００８】
ここで、一般的に内部配線層２、ビアホール導体３、表面配線層４、電極パッド１２は、Ａｕ、Ａｇ等の金属成分及びホウケイ酸ガラス等のガラス成分を含有する。金属成分は、高周波用途の回路基板においては、低インピーダンスが求められるため、Ａｇ系の低導体抵抗材料が用いられる。また、回路基板１の外部に形成される導体膜、例えば表面配線層４の表面には、酸化防止等の理由によりメッキ層（図示せず）が形成される。
【０００９】
また、電子部品素子５は、弾性表面波素子等等が例示でき、キャビティ７内の底面に形成された電極パッド１２に、ワイヤボンディング等で接合する。なお、回路基板１の小型化のために、フリップチップ等により接合する方法も増えてきている。さらに、金属製蓋体６は、封止部材により積層体１と接合される。
【００１０】
そして、一般的に電子部品素子５として例えば弾性表面波素子等を収納する場合、周波数精度を保ち安定した電気特性を得るために、キャビティ７内はＮ2等の不活性ガスにて気密性を保つことが重要となる。
【００１１】
【発明が解決しようとする課題】
かかる積層体１の焼成時には、ガラス成分が表面配線層４の金属成分と積層体１との界面に集まり、表面配線層４の金属成分と積層体１は接合されるため、表面配線層４はガラス成分を含有させる必要がある。
【００１２】
しかしながら、表面配線層４をメッキ処理する際に、弱酸性であるメッキ液が表面配線層４内のガラス成分を溶解させ、表面配線層４がポーラスになってしまっていた。これは、メッキ液は硝酸（ＨＮＯ3）等の弱酸性水溶液中に金属イオンが存在しているため、ガラス成分の内、ＳｉＯ2を溶解すると考えられる。
【００１３】
また、上述の回路基板１０では、一括焼成時において、ビアホール導体３と積層体１の絶縁層１ａ〜１ｆとの焼結挙動の差により、両者の焼結持における収縮状態が異なるため、両者の接合界面に応力が発生し、基板のそりが生じるとともに微少なクラックが形成されていた。また、積層体１の主面には表面配線層４が形成されるが、表面配線層４と積層体１の絶縁層１ａ〜１ｆとの焼結挙動の差によっても、基板のそりが生じ、内部配線層２がキャビティ内の気体が抜ける流路となっることもあった。
【００１４】
これらのことから、キャビティ７内と積層体１外部との間にメッキ液によっては気体のスルーパスが形成されることになり、その結果、キャビティ７内にリークが生じ気密性を保つことができず、特性不良や信頼性性能の低下を招いていた。
【００１５】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、キャビティ内にビアホール導体と接続した基板内部から導体膜を延出させても、キャビティ内の気密性が高く維持できる回路基板を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、ガラス成分とセラミック成分を含む絶縁層を複数積層した積層体と、
前記積層体の主面に形成したキャビティと、
該キャビティ内部に形成した電極パッドと、
前記キャビティの開口を封止する蓋体と、
前記積層体の主面に形成した金属成分及びガラス成分を含む表面配線層と、
前記絶縁層の厚みを貫くように形成したＡｇ系のビアホール導体と、
前記キャビティ内の電極パッドに接続するように該キャビティ内に収容される電子部品素子とを有し、
前記ビアホール導体の一方が前記キャビティ内の前記電極パッドに電気的に接続するとともに、他方が前記積層体の表面配線層と接続して成る回路基板において、
前記表面配線層と前記ビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在させたことを特徴とする。
【００１７】
また、前記中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加して成ることを特徴とする。
【作用】
本発明の構成によれば、回路基板の表面配線層とビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在しているので、中間層の部分はメッキ液が浸透してポーラスになるのを抑制し、これにより、キャビティ内の気体がビアホール導体と絶縁層との間隙を介して気体が抜ける流路が形成されないので、積層体外部に洩れることを防止することができる。
【００１８】
また、中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加してもよい。これにより、中間層がガラス成分を含有しなくても、積層体と中間層の両者の焼結時における収縮状態を略同じに近づけることができるので、中間層がキャビティ内の気体が抜ける流路を形成することを抑制することができ、更にキャビティの気密性を高めることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の回路基板を図面に基づいて詳説する。なお、従来の技術と同じの構成は同じの符号を用いるものとする。
【００２０】
図１は本発明の回路基板の断面構造図であり、本発明の回路基板１０は、積層体１と、積層体１の主面に実装された実装電子部品８とからなる。
【００２１】
積層体１は複数の絶縁層１ａ〜１ｆからなり、１層あたり例えば４０〜３００μｍ程度の厚みを有し、その材質としては、セラミック成分と、ガラス成分（ガラス成分は誘電体粉末の界面に存在したり、また焼結助剤となる）から成る。具体的には、セラミック成分としては、例えばＡ１2Ｏ3、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ2系等が選ばれる。また、ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ酸ビスマス等のホウケイ酸アルカリ酸化物等のガラスから選ばれる少なくとも１種が用いられる。
【００２２】
積層体１の内部、例えば絶縁層１ａ〜１ｆの層間には、内部配線層２が形成されている。さらに、絶縁層１ａ〜１ｆの厚み方向には、所定配線層を接続するビアホール導体３が形成されている。
【００２３】
また、積層体１の底面には、後述する本発明の特徴部である外部回路を接続する表面配線層４が形成されている。また、積層体１の主面には、各種実装電子部品８を接合するための所定配線層９が形成されている。
【００２４】
また、積層体１の主面には、キャビティ７が形成される。具体的には、キャビティ７は積層体１を構成する絶縁層１ａ〜１ｆの内、主面側の所定数の絶縁層１ａ〜１ｄに貫通孔を設けることにより形成される。さらに、キャビティ７の内部の一部、例えは底面には、電極パッド１２が形成され、上記電子部品素子５は、電極パッド１２に接続するようにキャビティ７内に収容される。そして、ビアホール導体３の一方がキャビティ７内の電極パッド１２に接続されるとともに、他方が積層体１の表面配線層４と接続されている。このことにより、キャビティ７内に収容された電子部品素子５と表面配線層４とを電気的に接続している。具体的には、電子部品素子５の上面側に電極が形成されている場合には、ボンディングワイヤによって、また、電子部品素子５の下面側に電極が形成されている場合には、フリップチップ等で電気的に接続される。また、キャビティ７上部には、その開口を封止する金属製蓋体６が形成されている。
【００２５】
金属製蓋体６は、その材質として、Ｆｅ、Ｃｏ、ＳＵＳ、洋白、Ｆｅ−Ｎｉ合金、Ｃｕ合金等が用いられ、封止方法として、例えば、シームリングを介してシーム溶接、封止ガラスによる封止、キャビティ開口周囲に電極を形成して、互いに半田接合による封止、接合用樹脂による封止等が例示できる。
【００２６】
電子部品素子５は、ＬｉＴａＯ3等を材料とした弾性表面波素子が用いられる。このＬｉＴａＯ3等を材料は、温度変化により周波数特性が変化しやすく水蒸気等により周波数特性が変動するので金属製蓋体６により気密封止される必要がある。従って、本発明では弾性表面波素子に限定されず、気密封止が必要な電子部品素子ならば良い。
【００２７】
内部配線層２、ビアホール導体３、表面配線層４、電極パッド１２は、金属成分とガラス成分からなる。金属成分としては、低抵抗であるＡｇ系の材料が用いられる。Ａｇ系の材料としては、Ａｇ単体、Ａｇ合金が挙げられ、Ａｇ合金は例えば、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等が挙げられる。ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ酸ビスマス等のホウケイ酸アルカリ酸化物等のガラスから選ばれる少なくとも１種が用いられる。
【００２８】
また、表面配線層４、電極パッド１２の表面には、図では省略しているが、酸化防止等の理由により、メッキ層が形成されている。メッキ層としては、半田やフリップチップにより接合される最表層にＡｕメッキ、中間層に硬質化と耐半田くわれ性を高めるＮｉメッキを形成する。
【００２９】
本発明の特徴的なことは、表面配線層４とビアホール導体３との接続領域にガラス成分を含有しない金属材料から成る中間層１４を介在させたことである。この中間層１４の材質としては、Ａｕ単体、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加する。ここで、Ｐｔ、Ｒｈ、Ｒｕ2Ｏは、表面配線層４と絶縁層１ａ〜１ｆの焼結挙動を合わせる無機添加物であって、ガラス成分ではない。
【００３０】
また、本発明のガラス成分を含有しない中間層１４とは、表面配線層４側から中間層１４にガラス成分が含浸する場合もあるが、少なくとも中間層１４と内部配線層２との接合界面においては金属リッチとなっているものもここでいう中間層１４に含まれる。
【００３１】
なお、中間層１４と表面配線層４の厚みの合計は、１０〜３５μｍ、好ましくは２０〜３０μｍの範囲にあることが望ましい。すなわち、上記厚みが１０μｍ未満の場合、中間層１４の厚みを大きくできないため、キャビティ内の気体が積層体外部に洩れることを防止する効果が不十分である。一方、上記厚みが３５μｍを超える場合、回路基板１０を実装する際に傾いてしまう。
【００３２】
本発明の回路基板１０の製造方法は次のようになる。
【００３３】
まず、各絶縁層１ａ〜１ｆとなるセラミックグリーンシートを用意する。まず、絶縁材料と有機樹脂材料及び有機可塑材料からなるセラミックグリーンシートをドクターブレード法等により成型する。
【００３４】
次に、各セラミックグリーンシートにビアホール導体３となる貫通孔を形成する。次に、このビアホール導体３となる貫通孔内にＡｇ系導電性ペーストを充填するとともに、各セラミックグリーンシート上に内部配線層２となる導体膜や電極パッド１２となる導体膜をＡｇ系導電性ペーストを用いて印刷形成する。
【００３５】
また、絶縁層１ｆとなるセラミックグリーンシートのビアホール導体３となる貫通孔に導電性パースとを充填した箇所には、Ｒｕ2Ｏを含有すしてガラス成分を含有しないＡｇ系導電性ペーストをスクリーン印刷、乾燥して、中間層１４を被着形成する。そして、この中間層１４を覆うように、ガラス成分を含有するＡｇ系導電性ペーストを同様にスクリーン印刷、乾燥して、表面配線層４を被着形成する。その後、所定セラミックグリーンシートにキャビティ７の形状に応じた貫通孔を形成する。なお、導電性ペーストは、Ａｇ等の金属成分及びホウケイ酸系ガラス成分に、種々の添加剤とビヒクルとで混合混練してペーストにする。ビヒクルは、エチルセルロース等の有機バインダと溶剤からなる。
【００３６】
その後、これらのセラミックグリーンシートを所定の積層順序で積層し、熱圧着により積層一体化する。必要に応じて分割溝等を形成する。さらに、各セラミックグリーンシート、各導体膜を一体的に焼成する。
【００３７】
その後、表面配線層４及び電極パッド１２の表面に、Ｎｉメッキ、Ａｕメッキ等を通常の方法で形成する。
【００３８】
その後、表面処理として、キャビティ７内に電子部品素子５を上述の方法で接合して収容し、キャビティ７の開口を蓋体６で気密封止する。同時に、積層体１の主面に実装電子部品８を接合する。なお、図１では、キャビティ７の開口の周囲に主面から一段落ち込んだ段差部を設け、この段差部に蓋体６を被着してもよい。また、この段差部に蓋体６を封止接合するための封止用導体膜を形成してもよい。このようにして、図１のような回路基板１０が得られる。
【００３９】
次に、本発明の回路基板１０に形成するキャビティ７の気密性評価実験について説明する。
【００４０】
まず、キャビティ７に封止工程を行う。封止用の蓋体６は、あらかじめ内面側の全面または外周部にＡｕ８０％、Ｓｎ２０％の封止部材を溶融させて塗布させておき、キャビティ７の開口の周囲に形成した接合導体膜（図示せず）に載置して、酸素濃度２０ｐｐｍ以下に制御されたＮ2チャンバー内で、ピーク温度３２０℃、２８０℃以上９０秒の温度プロファイル下で封止した。
【００４１】
気密封止後、Ｈｅを５〜６ｋｇｆ／ｃｍ2で圧入し、それをＨｅディテクターにて、封止部に浸入したＨｅが漏れて出てくる量を測定した。本発明の回路基板１０においては、その測定値は１０-10以下であり、気密性を高めることができた。
【００４２】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４３】
図２は、本発明の他の実施の形態を示す回路基板１０の断面構造図である。図において、一方がキャビティ内７の電極パッド１２に接続した内部配線層２は、ビアホール導体３の一方に接続している。さらに、ビアホール導体３の他方は、積層体１の主面側に延出させるとともに、積層体１の主面側に形成した表面配線層４と接続して成る。そして、表面配線層４とビアホール導体３との接続領域に、本発明のガラス成分を含有しない金属材料から成る中間層１４を介在させても良い。
【００４４】
図３は、本発明の他の実施の形態を示す回路基板の断面構造図である。
【００４５】
図において、積層体１の底面にキャビティ７が形成されており、キャビティ７内部に形成したダイアタッチ導体膜３２に接続するように、電子部品素子５がキャビティ７内に収容されている。そして、一方がダイアタッチ導体膜３２に接続するともに、他方が表面配線層４と接続して成る複数のサーマルビアホール導体３３が積層体１の厚み方向に形成されている。そして、表面配線層４とサーマルビアホール導体３３との接続領域にガラス成分を含有しない金属材料から成る中間層１４を全てのサーマルビアホール導体３３を覆うようにしても良い。このことにより、キャビティ７から通じるダイアタッチ導体膜３２と複数のサーマルビアホール導体３３を形成すると気密性が失われやすいが、中間層３３で複数のサーマルビアホール導体３３を覆うように形成しているので、放熱性も良好で気密性が良い回路基板を提供できる。
【００４６】
【発明の効果】
以上のように、本発明によれば、回路基板の積層体の主面に形成するこの表面配線層は、通常、酸化防止等の理由でメッキ処理を施すが、その際、メッキ液は弱酸性であるために表面配線層に含まれたガラス成分を溶解し、表面配線層のガラス成分が存在していた部分がポーラスとなる。しかし、本発明の構成によれば、回路基板の表面配線層とビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在しているので、中間層の部分はメッキ液が浸透してポーラスになるのを抑制し、これにより、キャビティ内の気体がビアホール導体と絶縁層との間隙を介して気体が抜ける流路が形成されないので、積層体外部に洩れることを防止することができる。
【００４７】
また、中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加してもよい。これにより、中間層がガラス成分を含有しなくても、積層体と中間層の両者の焼結時における収縮状態を略同じに近づけることができるので、中間層がキャビティ内の気体が抜ける流路を形成することを抑制することができ、更にキャビティの気密性を高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の回路基板の断面構造図である。
【図２】本発明の他の実施の形態の回路基板の断面構造図である。
【図３】本発明のさらに他の実施の形態の回路基板の断面構造図である。
【図４】従来の回路基板の断面図である。
【符号の説明】
１０ 回路基板
１ 積層体
１ａ〜１ｆ 絶縁層
２ 内部配線層
３ ビアホール導体
４ 表面配線層
５ 弾性表面波フィルタ
６ 蓋体
７ キャビティ
８ 表面実装電子部品
１２ 電極パッド
１４ 中間層
３２ ダイアタッチ導体膜
３３ サーマルビアホール
【発明の属する技術分野】
本発明は、弾性表面波素子等の電子部品素子をキャビティ内に気密封止して収容する回路基板に関するものである。
【０００２】
【従来の技術】
複数の半導体素子や電子部品素子及び実装電子部品を回路基板に搭載する場合においては、半導体素子や電子部品素子（以下、端に電子部品素子という）等を気密用パッケージに収容せず、直接、回路基板に搭載封止することによって、小型化の要求に対応していた。
【０００３】
具体的には、回路基板の主面にキャビティを形成して、このキャビティ内に電子部品素子を収容し、この電子部品素子を樹脂封止材で封止していた。ところが、電子部品素子として弾性表面波素子等を収容する場合、圧電基板の表面で弾性表面波振動が発生するため、電子部品素子の表面は空間が必要となる。即ち、キャビティ内をＮ2等の不活性ガスで充満された状態で、キャビティの開口を金属蓋体等で気密封止してきた。
【０００４】
また、回路基板の更なる小型化、高機能化に対応するため、積層型回路基板が採用されてきた。
【０００５】
図４は従来の回路基板の断面図である。回路基板４０は複数のガラス成分とセラミック成分を含んだ絶縁層１ａ〜１ｆを積層した積層体１と、積層体１に配置された実装電子部品８とから構成されている。この回路基板１には、積層体１の層間に内部配線層２やビアホール導体３が形成されている。また、積層体１の主面にキャビティ７が形成され、このキャビティ７内に電子部品素子５が収容されている。そして、このキャビティ７の開口には、金属製蓋体６が積層体１に被着封止されている。さらに、積層体１の主面には、表面配線層４が形成されている。
【０００６】
キャビティ７は、回路基板１の主面側に形成される。具体的には、積層体１を構成する所定絶縁層１ａ〜１ｄにキャビティ７の形状に対応する孔を形成した後に積層することにより形成される。一般には、セラミックグリーンシートを積層したのち焼成されるので、キャビティ７の壁面の各絶縁層１ａ〜１ｄは緻密に接合されている。
【０００７】
キャビティ７の例えば底面（実際には、電子部品素子５が接合実装される実装底面）には、電極パッド１２が形成されている。そして、内部配線層２の一方がキャビティ７内の電極パッド１２に接続されるとともに、他方が積層体１の表面配線層４と接続されている。
【０００８】
ここで、一般的に内部配線層２、ビアホール導体３、表面配線層４、電極パッド１２は、Ａｕ、Ａｇ等の金属成分及びホウケイ酸ガラス等のガラス成分を含有する。金属成分は、高周波用途の回路基板においては、低インピーダンスが求められるため、Ａｇ系の低導体抵抗材料が用いられる。また、回路基板１の外部に形成される導体膜、例えば表面配線層４の表面には、酸化防止等の理由によりメッキ層（図示せず）が形成される。
【０００９】
また、電子部品素子５は、弾性表面波素子等等が例示でき、キャビティ７内の底面に形成された電極パッド１２に、ワイヤボンディング等で接合する。なお、回路基板１の小型化のために、フリップチップ等により接合する方法も増えてきている。さらに、金属製蓋体６は、封止部材により積層体１と接合される。
【００１０】
そして、一般的に電子部品素子５として例えば弾性表面波素子等を収納する場合、周波数精度を保ち安定した電気特性を得るために、キャビティ７内はＮ2等の不活性ガスにて気密性を保つことが重要となる。
【００１１】
【発明が解決しようとする課題】
かかる積層体１の焼成時には、ガラス成分が表面配線層４の金属成分と積層体１との界面に集まり、表面配線層４の金属成分と積層体１は接合されるため、表面配線層４はガラス成分を含有させる必要がある。
【００１２】
しかしながら、表面配線層４をメッキ処理する際に、弱酸性であるメッキ液が表面配線層４内のガラス成分を溶解させ、表面配線層４がポーラスになってしまっていた。これは、メッキ液は硝酸（ＨＮＯ3）等の弱酸性水溶液中に金属イオンが存在しているため、ガラス成分の内、ＳｉＯ2を溶解すると考えられる。
【００１３】
また、上述の回路基板１０では、一括焼成時において、ビアホール導体３と積層体１の絶縁層１ａ〜１ｆとの焼結挙動の差により、両者の焼結持における収縮状態が異なるため、両者の接合界面に応力が発生し、基板のそりが生じるとともに微少なクラックが形成されていた。また、積層体１の主面には表面配線層４が形成されるが、表面配線層４と積層体１の絶縁層１ａ〜１ｆとの焼結挙動の差によっても、基板のそりが生じ、内部配線層２がキャビティ内の気体が抜ける流路となっることもあった。
【００１４】
これらのことから、キャビティ７内と積層体１外部との間にメッキ液によっては気体のスルーパスが形成されることになり、その結果、キャビティ７内にリークが生じ気密性を保つことができず、特性不良や信頼性性能の低下を招いていた。
【００１５】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、キャビティ内にビアホール導体と接続した基板内部から導体膜を延出させても、キャビティ内の気密性が高く維持できる回路基板を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、ガラス成分とセラミック成分を含む絶縁層を複数積層した積層体と、
前記積層体の主面に形成したキャビティと、
該キャビティ内部に形成した電極パッドと、
前記キャビティの開口を封止する蓋体と、
前記積層体の主面に形成した金属成分及びガラス成分を含む表面配線層と、
前記絶縁層の厚みを貫くように形成したＡｇ系のビアホール導体と、
前記キャビティ内の電極パッドに接続するように該キャビティ内に収容される電子部品素子とを有し、
前記ビアホール導体の一方が前記キャビティ内の前記電極パッドに電気的に接続するとともに、他方が前記積層体の表面配線層と接続して成る回路基板において、
前記表面配線層と前記ビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在させたことを特徴とする。
【００１７】
また、前記中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加して成ることを特徴とする。
【作用】
本発明の構成によれば、回路基板の表面配線層とビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在しているので、中間層の部分はメッキ液が浸透してポーラスになるのを抑制し、これにより、キャビティ内の気体がビアホール導体と絶縁層との間隙を介して気体が抜ける流路が形成されないので、積層体外部に洩れることを防止することができる。
【００１８】
また、中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加してもよい。これにより、中間層がガラス成分を含有しなくても、積層体と中間層の両者の焼結時における収縮状態を略同じに近づけることができるので、中間層がキャビティ内の気体が抜ける流路を形成することを抑制することができ、更にキャビティの気密性を高めることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の回路基板を図面に基づいて詳説する。なお、従来の技術と同じの構成は同じの符号を用いるものとする。
【００２０】
図１は本発明の回路基板の断面構造図であり、本発明の回路基板１０は、積層体１と、積層体１の主面に実装された実装電子部品８とからなる。
【００２１】
積層体１は複数の絶縁層１ａ〜１ｆからなり、１層あたり例えば４０〜３００μｍ程度の厚みを有し、その材質としては、セラミック成分と、ガラス成分（ガラス成分は誘電体粉末の界面に存在したり、また焼結助剤となる）から成る。具体的には、セラミック成分としては、例えばＡ１2Ｏ3、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ2系等が選ばれる。また、ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ酸ビスマス等のホウケイ酸アルカリ酸化物等のガラスから選ばれる少なくとも１種が用いられる。
【００２２】
積層体１の内部、例えば絶縁層１ａ〜１ｆの層間には、内部配線層２が形成されている。さらに、絶縁層１ａ〜１ｆの厚み方向には、所定配線層を接続するビアホール導体３が形成されている。
【００２３】
また、積層体１の底面には、後述する本発明の特徴部である外部回路を接続する表面配線層４が形成されている。また、積層体１の主面には、各種実装電子部品８を接合するための所定配線層９が形成されている。
【００２４】
また、積層体１の主面には、キャビティ７が形成される。具体的には、キャビティ７は積層体１を構成する絶縁層１ａ〜１ｆの内、主面側の所定数の絶縁層１ａ〜１ｄに貫通孔を設けることにより形成される。さらに、キャビティ７の内部の一部、例えは底面には、電極パッド１２が形成され、上記電子部品素子５は、電極パッド１２に接続するようにキャビティ７内に収容される。そして、ビアホール導体３の一方がキャビティ７内の電極パッド１２に接続されるとともに、他方が積層体１の表面配線層４と接続されている。このことにより、キャビティ７内に収容された電子部品素子５と表面配線層４とを電気的に接続している。具体的には、電子部品素子５の上面側に電極が形成されている場合には、ボンディングワイヤによって、また、電子部品素子５の下面側に電極が形成されている場合には、フリップチップ等で電気的に接続される。また、キャビティ７上部には、その開口を封止する金属製蓋体６が形成されている。
【００２５】
金属製蓋体６は、その材質として、Ｆｅ、Ｃｏ、ＳＵＳ、洋白、Ｆｅ−Ｎｉ合金、Ｃｕ合金等が用いられ、封止方法として、例えば、シームリングを介してシーム溶接、封止ガラスによる封止、キャビティ開口周囲に電極を形成して、互いに半田接合による封止、接合用樹脂による封止等が例示できる。
【００２６】
電子部品素子５は、ＬｉＴａＯ3等を材料とした弾性表面波素子が用いられる。このＬｉＴａＯ3等を材料は、温度変化により周波数特性が変化しやすく水蒸気等により周波数特性が変動するので金属製蓋体６により気密封止される必要がある。従って、本発明では弾性表面波素子に限定されず、気密封止が必要な電子部品素子ならば良い。
【００２７】
内部配線層２、ビアホール導体３、表面配線層４、電極パッド１２は、金属成分とガラス成分からなる。金属成分としては、低抵抗であるＡｇ系の材料が用いられる。Ａｇ系の材料としては、Ａｇ単体、Ａｇ合金が挙げられ、Ａｇ合金は例えば、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等が挙げられる。ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ酸ビスマス等のホウケイ酸アルカリ酸化物等のガラスから選ばれる少なくとも１種が用いられる。
【００２８】
また、表面配線層４、電極パッド１２の表面には、図では省略しているが、酸化防止等の理由により、メッキ層が形成されている。メッキ層としては、半田やフリップチップにより接合される最表層にＡｕメッキ、中間層に硬質化と耐半田くわれ性を高めるＮｉメッキを形成する。
【００２９】
本発明の特徴的なことは、表面配線層４とビアホール導体３との接続領域にガラス成分を含有しない金属材料から成る中間層１４を介在させたことである。この中間層１４の材質としては、Ａｕ単体、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加する。ここで、Ｐｔ、Ｒｈ、Ｒｕ2Ｏは、表面配線層４と絶縁層１ａ〜１ｆの焼結挙動を合わせる無機添加物であって、ガラス成分ではない。
【００３０】
また、本発明のガラス成分を含有しない中間層１４とは、表面配線層４側から中間層１４にガラス成分が含浸する場合もあるが、少なくとも中間層１４と内部配線層２との接合界面においては金属リッチとなっているものもここでいう中間層１４に含まれる。
【００３１】
なお、中間層１４と表面配線層４の厚みの合計は、１０〜３５μｍ、好ましくは２０〜３０μｍの範囲にあることが望ましい。すなわち、上記厚みが１０μｍ未満の場合、中間層１４の厚みを大きくできないため、キャビティ内の気体が積層体外部に洩れることを防止する効果が不十分である。一方、上記厚みが３５μｍを超える場合、回路基板１０を実装する際に傾いてしまう。
【００３２】
本発明の回路基板１０の製造方法は次のようになる。
【００３３】
まず、各絶縁層１ａ〜１ｆとなるセラミックグリーンシートを用意する。まず、絶縁材料と有機樹脂材料及び有機可塑材料からなるセラミックグリーンシートをドクターブレード法等により成型する。
【００３４】
次に、各セラミックグリーンシートにビアホール導体３となる貫通孔を形成する。次に、このビアホール導体３となる貫通孔内にＡｇ系導電性ペーストを充填するとともに、各セラミックグリーンシート上に内部配線層２となる導体膜や電極パッド１２となる導体膜をＡｇ系導電性ペーストを用いて印刷形成する。
【００３５】
また、絶縁層１ｆとなるセラミックグリーンシートのビアホール導体３となる貫通孔に導電性パースとを充填した箇所には、Ｒｕ2Ｏを含有すしてガラス成分を含有しないＡｇ系導電性ペーストをスクリーン印刷、乾燥して、中間層１４を被着形成する。そして、この中間層１４を覆うように、ガラス成分を含有するＡｇ系導電性ペーストを同様にスクリーン印刷、乾燥して、表面配線層４を被着形成する。その後、所定セラミックグリーンシートにキャビティ７の形状に応じた貫通孔を形成する。なお、導電性ペーストは、Ａｇ等の金属成分及びホウケイ酸系ガラス成分に、種々の添加剤とビヒクルとで混合混練してペーストにする。ビヒクルは、エチルセルロース等の有機バインダと溶剤からなる。
【００３６】
その後、これらのセラミックグリーンシートを所定の積層順序で積層し、熱圧着により積層一体化する。必要に応じて分割溝等を形成する。さらに、各セラミックグリーンシート、各導体膜を一体的に焼成する。
【００３７】
その後、表面配線層４及び電極パッド１２の表面に、Ｎｉメッキ、Ａｕメッキ等を通常の方法で形成する。
【００３８】
その後、表面処理として、キャビティ７内に電子部品素子５を上述の方法で接合して収容し、キャビティ７の開口を蓋体６で気密封止する。同時に、積層体１の主面に実装電子部品８を接合する。なお、図１では、キャビティ７の開口の周囲に主面から一段落ち込んだ段差部を設け、この段差部に蓋体６を被着してもよい。また、この段差部に蓋体６を封止接合するための封止用導体膜を形成してもよい。このようにして、図１のような回路基板１０が得られる。
【００３９】
次に、本発明の回路基板１０に形成するキャビティ７の気密性評価実験について説明する。
【００４０】
まず、キャビティ７に封止工程を行う。封止用の蓋体６は、あらかじめ内面側の全面または外周部にＡｕ８０％、Ｓｎ２０％の封止部材を溶融させて塗布させておき、キャビティ７の開口の周囲に形成した接合導体膜（図示せず）に載置して、酸素濃度２０ｐｐｍ以下に制御されたＮ2チャンバー内で、ピーク温度３２０℃、２８０℃以上９０秒の温度プロファイル下で封止した。
【００４１】
気密封止後、Ｈｅを５〜６ｋｇｆ／ｃｍ2で圧入し、それをＨｅディテクターにて、封止部に浸入したＨｅが漏れて出てくる量を測定した。本発明の回路基板１０においては、その測定値は１０-10以下であり、気密性を高めることができた。
【００４２】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４３】
図２は、本発明の他の実施の形態を示す回路基板１０の断面構造図である。図において、一方がキャビティ内７の電極パッド１２に接続した内部配線層２は、ビアホール導体３の一方に接続している。さらに、ビアホール導体３の他方は、積層体１の主面側に延出させるとともに、積層体１の主面側に形成した表面配線層４と接続して成る。そして、表面配線層４とビアホール導体３との接続領域に、本発明のガラス成分を含有しない金属材料から成る中間層１４を介在させても良い。
【００４４】
図３は、本発明の他の実施の形態を示す回路基板の断面構造図である。
【００４５】
図において、積層体１の底面にキャビティ７が形成されており、キャビティ７内部に形成したダイアタッチ導体膜３２に接続するように、電子部品素子５がキャビティ７内に収容されている。そして、一方がダイアタッチ導体膜３２に接続するともに、他方が表面配線層４と接続して成る複数のサーマルビアホール導体３３が積層体１の厚み方向に形成されている。そして、表面配線層４とサーマルビアホール導体３３との接続領域にガラス成分を含有しない金属材料から成る中間層１４を全てのサーマルビアホール導体３３を覆うようにしても良い。このことにより、キャビティ７から通じるダイアタッチ導体膜３２と複数のサーマルビアホール導体３３を形成すると気密性が失われやすいが、中間層３３で複数のサーマルビアホール導体３３を覆うように形成しているので、放熱性も良好で気密性が良い回路基板を提供できる。
【００４６】
【発明の効果】
以上のように、本発明によれば、回路基板の積層体の主面に形成するこの表面配線層は、通常、酸化防止等の理由でメッキ処理を施すが、その際、メッキ液は弱酸性であるために表面配線層に含まれたガラス成分を溶解し、表面配線層のガラス成分が存在していた部分がポーラスとなる。しかし、本発明の構成によれば、回路基板の表面配線層とビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在しているので、中間層の部分はメッキ液が浸透してポーラスになるのを抑制し、これにより、キャビティ内の気体がビアホール導体と絶縁層との間隙を介して気体が抜ける流路が形成されないので、積層体外部に洩れることを防止することができる。
【００４７】
また、中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加してもよい。これにより、中間層がガラス成分を含有しなくても、積層体と中間層の両者の焼結時における収縮状態を略同じに近づけることができるので、中間層がキャビティ内の気体が抜ける流路を形成することを抑制することができ、更にキャビティの気密性を高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の回路基板の断面構造図である。
【図２】本発明の他の実施の形態の回路基板の断面構造図である。
【図３】本発明のさらに他の実施の形態の回路基板の断面構造図である。
【図４】従来の回路基板の断面図である。
【符号の説明】
１０ 回路基板
１ 積層体
１ａ〜１ｆ 絶縁層
２ 内部配線層
３ ビアホール導体
４ 表面配線層
５ 弾性表面波フィルタ
６ 蓋体
７ キャビティ
８ 表面実装電子部品
１２ 電極パッド
１４ 中間層
３２ ダイアタッチ導体膜
３３ サーマルビアホール
Claims (2)
- ガラス成分とセラミック成分を含む絶縁層を複数積層した積層体と、
前記積層体の主面に形成したキャビティと、
該キャビティ内部に形成した電極パッドと、
前記キャビティの開口を封止する蓋体と、
前記積層体の主面に形成した金属成分及びガラス成分を含む表面配線層と、
前記絶縁層の厚みを貫くように形成したＡｇ系のビアホール導体と、
前記キャビティ内の電極パッドに接続するように該キャビティ内に収容される電子部品素子とを有し、
前記ビアホール導体の一方が前記キャビティ内の前記電極パッドに接続するとともに、他方が前記積層体の表面配線層と接続して成る回路基板において、
前記表面配線層と前記ビアホール導体との接続領域にガラス成分を含有しない金属成分から成る中間層を介在させたことを特徴とする回路基板。 - 前記中間層は、Ａｇ単体又はＡｇを主成分として、Ｐｔ、Ｒｈ、Ｒｕ2Ｏの内、少なくとも１種類を添加して成ることを特徴とする請求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089853A JP3825352B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089853A JP3825352B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282763A JP2003282763A (ja) | 2003-10-03 |
| JP3825352B2 true JP3825352B2 (ja) | 2006-09-27 |
Family
ID=29235324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089853A Expired - Fee Related JP3825352B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825352B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596883B2 (ja) * | 2004-10-28 | 2010-12-15 | 京セラ株式会社 | 環状ヒータ |
| JP5358724B1 (ja) * | 2012-06-28 | 2013-12-04 | 太陽誘電株式会社 | 弾性波デバイス内蔵モジュール及び通信装置 |
| JP5261624B1 (ja) * | 2012-11-05 | 2013-08-14 | 太陽誘電株式会社 | 回路モジュール |
-
2002
- 2002-03-27 JP JP2002089853A patent/JP3825352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282763A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714105B2 (ja) | 混成集積回路基板及びその製造方法 | |
| EP2960935B1 (en) | Package for housing an electronic component and electronic device | |
| CN112216655A (zh) | 一种LTCC基SiP封装外壳及其制备方法 | |
| JP2005039168A (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
| JP3825352B2 (ja) | 回路基板 | |
| JP2001284808A (ja) | 積層回路基板 | |
| JP3758947B2 (ja) | セラミックパッケージ | |
| JP3377850B2 (ja) | 表面実装型水晶発振器及びその製造方法 | |
| JP2018120918A (ja) | セラミックパッケージ、電子部品装置、及びセラミックパッケージの製造方法 | |
| JP4307184B2 (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2001326301A (ja) | セラミック電子部品および電子装置 | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP2003110244A (ja) | 回路基板 | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2004179547A (ja) | 配線基板 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JP2000183560A (ja) | 電子部品収納用容器 | |
| JPH11233665A (ja) | 電子部品収納用容器 | |
| JPH05243824A (ja) | 誘電体共振器チップ | |
| JPH10303326A (ja) | 電子部品収納用容器 | |
| JPH11238818A (ja) | 電子部品収納用パッケージ | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |