JPH0125218B2 - - Google Patents

Info

Publication number
JPH0125218B2
JPH0125218B2 JP57173415A JP17341582A JPH0125218B2 JP H0125218 B2 JPH0125218 B2 JP H0125218B2 JP 57173415 A JP57173415 A JP 57173415A JP 17341582 A JP17341582 A JP 17341582A JP H0125218 B2 JPH0125218 B2 JP H0125218B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
low dielectric
multilayer capacitor
dielectric layer
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57173415A
Other languages
English (en)
Other versions
JPS5961917A (ja
Inventor
Tsuneharu Katada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57173415A priority Critical patent/JPS5961917A/ja
Publication of JPS5961917A publication Critical patent/JPS5961917A/ja
Publication of JPH0125218B2 publication Critical patent/JPH0125218B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は積層コンデンサに半導体チツプを取付
けた超小型の複合電子部品に関するものである。
従来例の構成とその問題点 一般に積層コンデンサに半導体チツプを組合せ
た複合電子部品は公知であるが、この種のものは
いずれも第１図に示すように構成されている。
第１図において、１は誘電率の高いたとえばチ
タン酸バリウム等の高誘電体材料を互に対向する
ように配置した複数の内部電極２間に積層した積
層コンデンサである。そして、３は内部電極２と
対向する積層コンデンサ１の外表面に形成された
誘電率の低いたとえばガラス等の材料よりなる低
誘電体層であり、この低誘電体層３の表面に各電
極パターン４，６及び金属層５を形成し、金属層
５の表面に半導体チツプ７を装着するようにして
いる。
尚８は半導体チツプ７を各電極パターン４，６
に接続するボンデイングワイヤー、９は枠、１０
は枠９内に充填されたポツテイング用樹脂であ
る。
第１図に示す従来の複合電子部品でも低誘電体
層３が積層コンデンサ１の全表面に形成されてお
り、この低誘電体層３の表面に各電極パターン
４，６が形成されているため、各電極パターン
４，６と積層コンデンサ１を構成する内部電極２
との間の浮遊容量を非常に小さくすることがで
き、この点では優れたものであるということがで
きる。しかしながら、低誘電体層３が積層コンデ
ンサ１の全表面に形成され、この低誘電体層３の
表面に金属層５を介して半導体チツプ７が装着さ
れているため、半導体チツプ７の電極と上記各電
極パターン４，６の間に大きな段差が生じ、その
分だけボンデイングワイヤー８として長いものを
用いなければならず、高周波的に悪影響を与える
と共にワイヤーボンデイングそのものの信頼性も
低下するという問題があつた。また、低誘電体層
３が半導体チツプ７を装着する部分にまで形成さ
れているため、半導体チツプ７を含めた全体の高
さが高くなり、それだけポツテイング用樹脂を多
く必要とし、全体として薄型化が困難になるとい
う問題があつた。
発明の目的 本発明は以上のような従来の欠点を除去するも
のであり、簡単な構成で、ボンデイングワイヤー
の長さを短かくでき、しかも全体として薄型化で
きる優れた複合電子部品を提供するものである。
発明の構成 本発明の複合電子部品は、積層コンデンサの表
面の半導体チツプを装着する部分を除く部分に低
誘電体層を形成し、この低誘電体層の上に各電極
パターンを形成すると共に上記低誘電体層の形成
されていない部分に半導体チツプを装着するよう
に構成したものである。
実施例の説明 第２図、第３図は本発明の複合電子部品の一実
施例を示すものであり、図中、第１図と同一符号
を付したものは第１図と同一のものを示してい
る。
第２図、第３図において、第１図と異なる点は
誘電率の小さいたとえばガラス等の材料よりなる
低誘電体層３が半導体チツプ７を装着する部分に
形成されておらず、半導体チツプ７は積層コンデ
ンサを構成する誘電率の大きいたとえばチタン酸
バリウム等の高誘電体材料よりなる層の表面に直
接形成された金属層５上に装着されているという
ことである。
したがつて、上記実施例によれば半導体チツプ
７の電極と各電極パターン４，６との間に生じる
段差が第１図に示す従来のものに比し、低誘電体
層３の厚さ分（通常0.1mm〜0.15mm程度）だけ小
さくなり、ワイヤボンデイングのためのワイヤー
８もそれだけ短かくすることができるという利点
を有する。すなわち、ワイヤボンデイングのため
のワイヤー８が短かくなることにより高周波的な
性能が従来のものに比して著しく向上すると共に
ワイヤーボンデイングそのものの信頼性も向上
し、実用上きわめて有利である。また、上記実施
例によれば半導体チツプ７を含む全体の高さを従
来に比し低誘電体層３の厚さ分だけ低くすること
ができ、それだけポツテイング用樹脂層１０を薄
くし、全体を薄型化することができるという利点
を有する。
尚、実施例のように金属層５を積層コンデンサ
を構成する高誘電率材料よりなる層の表面に直接
形成すれば、この層５と積層コンデンサを構成す
る内部電極２との間で比較的大きな静電容量C1
が発生するが、上記内部電極２の内上記金属層５
に最も近い内部電極２をアース電極として用いる
ことにより、上記静電容量C1を上記金属層５に
装着された半導体チツプ７の高周波バイパスコン
デンサとして作用させることができ、別途高周波
バイパスコンデンサを設けなくても良いという利
点を有する。
発明の効果 本発明は上記実施例より明らかなように積層コ
ンデンサの表面に半導体チツプを装着し、半導体
チツプを装着する部分以外の部分に低誘電体層を
形成し、ここに各電極パターンを形成し、これら
の電極パターンと上記半導体チツプとを互にボン
デイングワイヤーにより電気的に接続するように
構成したものであり、ボンデイングワイヤーの長
さを従来に比し著しく短かくすることができ、高
周波的な特性改善と同時にワイヤーボンデイング
そのものの信頼性をも著しく向上させることがで
き、併せて全体を薄型化し、超小型化を図ること
ができるという優れた特長を有する。
【図面の簡単な説明】
第１図は従来の複合電子部品の断側面図、第２
図は本発明の複合電子部品における一実施例の断
側面図、第３図は同要部の上面図である。 １……積層コンデンサ、２……内部電極、３…
…低誘電体層、４，６……電極パターン、５……
金属層、７……半導体チツプ、８……ボンデイン
グワイヤー、９……枠、１０……ポツデイング用
樹脂。

Claims (1)

    【特許請求の範囲】
  1. １ 積層コンデンサの表面に半導体チツプを装着
    し、この半導体チツプの装着部分を除く上記積層
    コンデンサの表面に上記積層コンデンサを形成す
    る誘電体材料に比し誘電率の小さい低誘電体層を
    形成し、この低誘電体層の表面に上記半導体チツ
    プと互に電気的に接続される電極パターンを形成
    して成る複合電子部品。
JP57173415A 1982-10-01 1982-10-01 複合電子部品 Granted JPS5961917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57173415A JPS5961917A (ja) 1982-10-01 1982-10-01 複合電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57173415A JPS5961917A (ja) 1982-10-01 1982-10-01 複合電子部品

Publications (2)

Publication Number Publication Date
JPS5961917A JPS5961917A (ja) 1984-04-09
JPH0125218B2 true JPH0125218B2 (ja) 1989-05-16

Family

ID=15960010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57173415A Granted JPS5961917A (ja) 1982-10-01 1982-10-01 複合電子部品

Country Status (1)

Country Link
JP (1) JPS5961917A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200702824A (en) * 2005-06-02 2007-01-16 Koninkl Philips Electronics Nv LED assembly and module
JP5935672B2 (ja) * 2012-01-31 2016-06-15 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット

Also Published As

Publication number Publication date
JPS5961917A (ja) 1984-04-09

Similar Documents

Publication Publication Date Title
JP3222220B2 (ja) チップ型圧電共振子の製造方法
US5534727A (en) Semiconductor device
KR100443172B1 (ko) 이중모드필터
US6538896B2 (en) Surface mount type electronic component
JP3239769B2 (ja) 表面実装型圧電フィルタ
JPH0125218B2 (ja)
JP2839092B2 (ja) 圧電複合部品及びその製造方法
JPH0397312A (ja) 圧電共振部品
JPH09298439A (ja) 表面実装型圧電部品及びその製造方法
JPH08107328A (ja) チップ型圧電部品
JP2570674B2 (ja) コンデンサ内蔵圧電共振子
JPH06216309A (ja) 半導体装置
JPS6110374A (ja) 固体撮像素子装置
JPS58164246A (ja) 半導体装置
JPH0745950Y2 (ja) チップ形積層セラミックコンデンサ
JPS605055B2 (ja) 半導体装置
JPS626675Y2 (ja)
JPH09139458A (ja) 半導体装置
JPH03277008A (ja) 容量内蔵型チップ発振子
JPH1127078A (ja) チップ型圧電振動部品
JPH0238492Y2 (ja)
JP3259603B2 (ja) 圧電共振部品
JPH09252076A (ja) Ｉｃ及びｉｃ用リードフレーム
JPH0397310A (ja) 圧電共振部品
JPH01151297A (ja) 複合回路基板