JP2014029944A - スイッチング素子ユニット - Google Patents

スイッチング素子ユニット Download PDF

Info

Publication number
JP2014029944A
JP2014029944A JP2012170193A JP2012170193A JP2014029944A JP 2014029944 A JP2014029944 A JP 2014029944A JP 2012170193 A JP2012170193 A JP 2012170193A JP 2012170193 A JP2012170193 A JP 2012170193A JP 2014029944 A JP2014029944 A JP 2014029944A
Authority
JP
Japan
Prior art keywords
element unit
terminal
series
switching element
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012170193A
Other languages
English (en)
Inventor
Hirohisa Toya
浩久 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2012170193A priority Critical patent/JP2014029944A/ja
Priority to DE112013002474.8T priority patent/DE112013002474T5/de
Priority to US14/409,848 priority patent/US20150326221A1/en
Priority to CN201380027901.3A priority patent/CN104335307A/zh
Priority to PCT/JP2013/069492 priority patent/WO2014021112A1/ja
Publication of JP2014029944A publication Critical patent/JP2014029944A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40265Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】ユニット全体の小型化を図りつつ、平滑コンデンサを備えることが可能なスイッチング素子ユニットを実現する。
【解決手段】平滑コンデンサ50は、誘電体部分53がセラミック材料で形成されたセラミックコンデンサであり、その外面には、誘電体部分53と一体的に形成された素子配置面S1が含まれている。素子配置面S1に、平滑コンデンサ50の正極端子51に電気的に接続される正極側接続電極P1と、平滑コンデンサ50の負極端子52に電気的に接続される負極側接続電極P2とが形成されている。直列素子ユニットを構成するスイッチング素子10とダイオード素子とが素子配置面S1に配置されていると共に、当該直列素子ユニットの正極側端子部31と正極側接続電極P1とが電気的に接続され、当該直列素子ユニットの負極側端子部32と負極側接続電極P2とが電気的に接続されている。
【選択図】図4

Description

本発明は、スイッチング素子及びダイオード素子を備えたスイッチング素子ユニットに関する。
半導体集積回路においては、スイッチングノイズにより誤動作が生じるのを防止する必要がある。このような誤動作の防止に関して、例えば特開平8−181445号公報(特許文献1)に記載された技術がある。なお、この背景技術の欄の説明では、〔〕内に特許文献1における符号を引用して説明する。特許文献1の図1には、LSIチップ〔11〕が、セラミックス多層基板〔20〕を介してプリント配線基板〔14〕に配置される構成において、セラミックス多層基板〔20〕の内部にコンデンサ部〔23〕が内蔵される構成が記載されている。これにより、当該文献の段落0016〜0017に記載のように、スイッチングノイズをコンデンサ部〔23〕によりフィルタリングして、LSIチップ〔11〕に誤動作が生じるのを防止することが可能とされている。
ところで、互いに電気的に直列に接続されて直列素子ユニットを形成するスイッチング素子とダイオード素子との組を備えたスイッチング素子ユニットにおいて、当該直列素子ユニットに供給される直流電圧の変動を抑制する平滑コンデンサが備えられる場合がある。しかしながら、上記特許文献1に記載のコンデンサ部〔23〕は、LSIチップ〔11〕に誤動作が生じるのを防止することを目的として備えられるものであり、特許文献1には平滑コンデンサに言及した記載はない。
特開平8−181445号公報(段落0016〜0017、図1等)
そこで、ユニット全体の小型化を図りつつ、平滑コンデンサを備えることが可能なスイッチング素子ユニットの実現が望まれる。
本発明に係る、互いに電気的に直列に接続されて直列素子ユニットを形成するスイッチング素子とダイオード素子との組を少なくとも1つ備えると共に、前記直列素子ユニットに供給される直流電圧の変動を抑制する平滑コンデンサを備えたスイッチング素子ユニットの特徴構成は、前記平滑コンデンサは、電極の間に介在する誘電体部分がセラミック材料で形成されたセラミックコンデンサであり、前記平滑コンデンサの外面には、前記誘電体部分と一体的に形成された素子配置面と、前記素子配置面に沿って設定された基準方向における一方側の前記素子配置面の端部において当該素子配置面に交差する第一平面と、前記基準方向における他方側の前記素子配置面の端部において当該素子配置面に交差する第二平面とが含まれ、前記第一平面に前記平滑コンデンサの正極端子が形成されていると共に、前記第二平面に前記平滑コンデンサの負極端子が形成されており、前記素子配置面に、前記正極端子に電気的に接続される正極側接続電極と、前記負極端子に電気的に接続される負極側接続電極とが形成されており、前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子とが前記素子配置面に配置されていると共に、当該直列素子ユニットの正極側端子部と前記正極側接続電極とが電気的に接続され、当該直列素子ユニットの負極側端子部と前記負極側接続電極とが電気的に接続されている点にある。
上記の特徴構成によれば、直列素子ユニットを構成するスイッチング素子やダイオード素子が平滑コンデンサとは分離して配置される場合に比べて、直列素子ユニットと平滑コンデンサとを電気的に接続する電気的接続経路の長さや、直列素子ユニット内での電気的接続経路の長さを短く抑えることができる。これにより、当該電気的接続経路のインダクタンスを小さく抑えて、スイッチング素子のスイッチング動作に伴うサージ電圧(一時的な電圧上昇分)を低く抑えることができる。この結果、スイッチング素子の発熱の原因となる電力損失をサージ電圧の低下に応じて低減させることができ、放熱のために必要な冷却機構を簡素なものとしてユニット全体の小型化を図ることができる。
また、サージ電圧の低下に応じてスイッチング素子及び周辺部品に要求される耐電圧性能を低く抑えることができるため、ユニット全体のコストの低減を図ることもできる。
さらに、上記の特徴構成によれば、素子配置面が平滑コンデンサの誘電体部分と一体的に形成されるため、素子配置面を当該誘電体部分と同時に形成することができる。また、正極側接続電極や負極側接続電極を平滑コンデンサの内部電極と同じ材料により形成する場合や、正極側接続電極や負極側接続電極を当該内部電極以上の融点を持つ材料により形成する場合には、平滑コンデンサの誘電体部分を例えば焼成により形成する際に、正極側接続電極や負極側接続電極も同時に形成することが可能となる。これにより、スイッチング素子ユニットの製造工程の簡素化を図ることができる。
ここで、前記平滑コンデンサの内部に、前記正極端子から前記基準方向における前記負極端子側に延びる正極側内部電極と、前記負極端子から前記基準方向における前記正極端子側に延びる負極側内部電極とが形成されている構成とすると好適である。
この構成によれば、正極側内部電極の延在方向や負極側内部電極の延在方向を、素子配置面に平行な方向とすることができるため、素子配置面に直交する方向におけるユニット全体の小型化を図ることが容易となる。
また、前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、前記素子配置面における前記基準直交方向の全域において、前記正極側接続電極が、前記負極端子と前記負極側接続電極との前記基準方向における間に配置される部分を有さないように構成されていると好適である。
この構成によれば、正極側接続電極が、負極端子と負極側接続電極との基準方向における間に配置される部分を有する場合に比べて、直列素子ユニットと平滑コンデンサとを電気的に接続する電気的接続経路の長さを短く抑えることが容易となる。
また、前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子との接続部が中間接続部であり、複数の前記直列素子ユニットのそれぞれの前記中間接続部同士が電気的に接続されて、直列素子ユニット組が構成されており、前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、同じ前記直列素子ユニット組に含まれる複数の前記スイッチング素子のそれぞれが、同じ前記直列素子ユニットを構成する前記ダイオード素子よりも、前記基準方向における同じ側、又は前記基準直交方向における同じ側に配置されている構成とすると好適である。
この構成によれば、同じ直列素子ユニット組に含まれる複数のスイッチング素子を、基準方向又は基準直交方向に並べて配置することができる。よって、各スイッチング素子の制御用の制御端子を、当該各スイッチング素子を制御する制御ユニットに電気的に接続するための配線構造の簡素化を図ることが容易となる。
また、前記直列素子ユニットを構成する前記スイッチング素子及び前記ダイオード素子のいずれか正極側に配置される正極側素子が、いずれか負極側に配置される負極側素子よりも、前記基準方向における前記正極端子側に配置されている構成とすると好適である。
この構成によれば、正極端子、負極端子、正極側素子、及び負極側素子の基準方向における並び順が、正極端子と負極端子との間の電気的接続経路における配置順と一致するため、当該電気的接続経路の長さを短く抑えることや、電極以外に設けられる配線構造の簡素化が容易となる。
或いは、前記直列素子ユニットを構成する前記スイッチング素子及び前記ダイオード素子のいずれか正極側に配置される正極側素子と、いずれか負極側に配置される負極側素子との接続部が中間接続部であり、複数の前記直列素子ユニットのそれぞれの前記中間接続部同士が電気的に接続されて、直列素子ユニット組が構成されており、前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、同じ前記直列素子ユニット組に含まれる複数の前記正極側素子のそれぞれが、同じ前記直列素子ユニットを構成する前記負極側素子よりも、前記基準直交方向における同じ側に配置されている構成としても好適である。
この構成によれば、複数の直列素子ユニットに対して、正極側接続電極や負極側接続電極を基準直交方向における同じ側に配置することができるため、電極以外に設けられる配線構造の簡素化を図ることができる。
上記の各構成のスイッチング素子ユニットにおいて、前記正極側接続電極は、前記素子配置面上を前記正極端子から前記基準方向における前記負極端子側に延びるように形成され、前記負極側接続電極は、前記素子配置面上を前記負極端子から前記基準方向における前記正極端子側に延びるように形成され、前記素子配置面上における前記正極側接続電極と前記負極側接続電極との前記基準方向における間に、前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子とを電気的に接続する素子間接続電極が形成されている構成とすると好適である。
この構成によれば、正極側接続電極、負極側接続電極、及び素子間接続電極の基準方向における並び順が、正極端子と負極端子との間の電気的接続経路における配置順と一致するため、各電極間に必要となる絶縁距離を短く抑えることができるとともに、電極以外に設けられる配線構造の簡素化を図ることができる。
本発明の第一の実施形態に係るスイッチング素子ユニットの斜視図である。 本発明の第一の実施形態に係るスイッチング素子ユニットの図1とは異なる方向から見た斜視図である。 本発明の第一の実施形態に係るスイッチング素子ユニットの平面図である。 図3におけるIV−IV断面図である。 図3におけるV−V断面図である。 本発明の第一の実施形態に係る第一平滑コンデンサの平面図である。 本発明の第一の実施形態に係るインバータ回路の構成を示す模式図である。 本発明の第二の実施形態に係るスイッチング素子ユニットの第一の具体例を示す平面図である。 本発明の第二の実施形態に係るスイッチング素子ユニットの第一の具体例を模式的に示す平面図である。 本発明の第二の実施形態に係るスイッチング素子ユニットの第二の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第一の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第二の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第三の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第四の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第五の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第六の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第七の具体例を模式的に示す平面図である。 本発明の第三の実施形態に係るスイッチング素子ユニットの第八の具体例を模式的に示す平面図である。 本発明の第四の実施形態に係るスイッチング素子ユニットの第一の具体例を模式的に示す平面図である。 本発明の第四の実施形態に係るスイッチング素子ユニットの第二の具体例を模式的に示す平面図である。 本発明の第四の実施形態に係るスイッチング素子ユニットの第三の具体例を模式的に示す平面図である。
1.第一の実施形態
本発明の第一の実施形態について、図1〜図7を参照して説明する。ここでは、本発明に係るスイッチング素子ユニットを、回転電機2を制御するためのインバータ回路91(図7参照)に適用した場合を例として説明する。すなわち、本実施形態では、スイッチング素子ユニット1を構成するスイッチング素子10及びダイオード素子20は、インバータ回路91を構成する電子素子であり、当該スイッチング素子10は、直流電力と交流電力との間の電力変換を行う電子素子である。
以下の説明では、特に断らない限り、「上」は図1における+Z方向を指し、「下」は図1における−Z方向を指す。Z方向は、図4に示すように、素子配置面S1に直交する方向であり、素子配置面S1から当該素子配置面S1に配置されたスイッチング素子10側へ向かう方向を正とする。すなわち、+Z方向は、素子配置面S1の法線ベクトルの方向と一致する。X方向は、素子配置面S1に沿って設定される基準方向であり、図3に示すように、第一平滑コンデンサ50の正極端子51から負極端子52側へ向かう方向を正とする。Y方向は、素子配置面S1に沿って基準方向(X方向)に直交する基準直交方向である。Y方向の向き(正負)は、図1に示すように、X方向、Y方向、及びZ方向が順に右手系の直交座標系をなすように規定している。
1−1.スイッチング素子ユニットの概略構成
図1〜図3に示すように、スイッチング素子ユニット1は、スイッチング素子10と、ダイオード素子20と、第一平滑コンデンサ50とを備えている。スイッチング素子ユニット1に備えられるスイッチング素子10とダイオード素子20とは、図7に示すように、互いに電気的に直列に接続されて直列素子ユニット30を形成している。スイッチング素子ユニット1は、直列素子ユニット30を形成するスイッチング素子10とダイオード素子20との組(以下、「電子素子組」という。)を少なくとも1つ備える。本実施形態では、スイッチング素子ユニット1は、図3に示すように、電子素子組を複数備え、具体的には、第一直列素子ユニット30aを形成する電子素子組と、第二直列素子ユニット30bを形成する電子素子組との、2つの電子素子組を備えている。
第一平滑コンデンサ50は、直列素子ユニット30に供給される直流電圧の変動を抑制する(すなわち、当該直流電圧を平滑化する)回路部品である。本実施形態では、図7に示すように、回転電機2を駆動する回転電機駆動回路は、インバータ回路91に加えて昇圧回路92を備えており、平滑コンデンサとして第一平滑コンデンサ50に加えて第二平滑コンデンサ60が回転電機駆動回路に備えられている。昇圧回路92は、直流電源3の直流電圧を昇圧するための回路であり、2つのスイッチング素子10、当該2つのスイッチング素子10のそれぞれに電気的に並列に接続された合計2つのダイオード素子20、及びリアクトル82を備えて構成されている。リアクトル82には、スイッチング素子10のスイッチングに応じて断続的にエネルギが蓄積される。直流電源3は、例えば、バッテリ、キャパシタ等により構成される。本実施形態では、第一平滑コンデンサ50が、本発明における「平滑コンデンサ」に相当する。
第一平滑コンデンサ50は、インバータ回路91の直流側に電気的に並列に接続され、インバータ回路91を構成する直列素子ユニット30に供給される直流電圧の変動を抑制する。すなわち、第一平滑コンデンサ50は、直列素子ユニット30を構成するスイッチング素子10に供給される直流電圧の変動を抑制する。第一平滑コンデンサ50には、電源のオフ時等に第一平滑コンデンサ50に蓄えられた電荷を放電するための放電抵抗81が電気的に並列に接続されている。第二平滑コンデンサ60は、直流電源3に電気的に並列に接続され、昇圧回路92を構成するスイッチング素子10に供給される直流電圧の変動を抑制する。すなわち、第一平滑コンデンサ50は、昇圧回路92による昇圧後の電圧を平滑化する昇圧後平滑コンデンサであり、第二平滑コンデンサ60は、昇圧回路92による昇圧前の電圧を平滑化する昇圧前平滑コンデンサである。
第一平滑コンデンサ50の外面には、図1等に示すように、平面状の素子配置面S1と、第一平面S4と、第二平面S5とが含まれる。図3及び図4に示すように、第一平面S4は、X方向の一方側である−X方向側の素子配置面S1の端部において当該素子配置面S1に交差する面であり、第二平面S5は、X方向の他方側である+X方向側の素子配置面S1の端部において当該素子配置面S1に交差する面である。第一平面S4と第二平面S5とは、互いに反対方向を向くように形成されている。ここで、2つの面について「互いに反対方向を向く」とは、それぞれの面の外方へ向かう法線ベクトル同士の内積が負となることを意味し、第一平面S4と第二平面S5とが互いに交差する場合を含む。素子配置面S1は、第一平滑コンデンサ50の上側の外面である上面(+Z方向側を向く面)に形成されている。本実施形態では、第一平滑コンデンサ50は直方体状の外形を有し、素子配置面S1、第一平面S4、及び第二平面S5のそれぞれは、矩形状に形成されていると共に、第一平面S4及び第二平面S5のそれぞれは、素子配置面S1に直交する面として形成されている。すなわち、本実施形態では、第一平面S4及び第二平面S5は、互いに反対方向を向くと共に互いに平行な面として形成されている。
素子配置面S1には、図1等に示すように、第一平滑コンデンサ50の端子に電気的に接続される電極である端子接続電極P(具体的には、正極側接続電極P1及び負極側接続電極P2)が形成されており、直列素子ユニット30を構成するスイッチング素子10とダイオード素子20とは、端子接続電極Pと電気的に接続された状態で、素子配置面S1に配置(言い換えれば、実装)されている。これらのスイッチング素子10やダイオード素子20は、素子配置面S1に対して上側から載るように配置(すなわち載置)されている。素子配置面S1に形成される端子接続電極P、並びに後述する素子間接続電極P3、制御用電極P4、及び放電抵抗用電極P5(図6参照)は、例えば、導体箔(銅箔等)により形成された電極とすることができる。また、このような電極は、例えば、印刷技術を用いて素子配置面S1に形成することができる。
第一平滑コンデンサ50は、正極側の端子である正極端子51と、負極側の端子である負極端子52とを備えている。これらの端子51,52は、図7に示すように、直流電源3及び昇圧回路92との間で直流電力の入出力を行う端子として機能するとともに、インバータ回路91との間で直流電力の入出力を行う端子としても機能する。本実施形態では、図4に示すように、正極端子51は、第一平滑コンデンサ50の−X方向側の端部に配置された第一平面S4に形成されており、負極端子52は、第一平滑コンデンサ50の+X方向側の端部に配置された第二平面S5に形成されている。本実施形態では、正極端子51及び負極端子52の双方は、第一平滑コンデンサ50の上面に露出するように形成されている。すなわち、本実施形態では、第一平滑コンデンサ50の上面には、正極端子51の上端部により形成される部分と、負極端子52の上端部により形成される部分とが含まれる。更に、本実施形態では、正極端子51及び負極端子52のそれぞれは、図1〜図3に示すように、第一平滑コンデンサ50のY方向の両側の側面(側方側の外面)に露出するように形成されている。
第一平滑コンデンサ50は、電極の間に介在する誘電体部分53がセラミック材料で形成されたセラミックコンデンサである。このセラミック材料は、例えば、チタン酸バリウムやチタン酸ストロンチウム等により構成される。具体的には、図4及び図5に模式的に示すように、第一平滑コンデンサ50は、積層セラミックコンデンサであり、誘電体部分53が内部電極54を介して積層方向(ここでは上下方向)に積層した構造を有している。内部電極54は、正極端子51に電気的に接続された正極側内部電極54aと、負極端子52に電気的に接続された負極側内部電極54bとが、積層方向に交互に配置されている。正極側内部電極54aは、第一平滑コンデンサ50の内部を、正極端子51から+X方向側に延びるように形成されている。負極側内部電極54bは、第一平滑コンデンサ50の内部を、負極端子52から−X方向側に延びるように形成されている。すなわち、正極端子51及び負極端子52の双方は外部電極として機能し、第一平滑コンデンサ50の積層方向の全域に亘って延びるように形成されている。なお、図4及び図5では、誘電体部分53の積層数が「5」となるように示しているが、誘電体部分53の実際の積層数は任意の値とすることができる。例えば、第一平滑コンデンサ50として、誘電体部分53の積層数が100以上のものを用いることができる。
第一平滑コンデンサ50の外面に形成される素子配置面S1は、誘電体部分53と一体的に形成されている。具体的には、本実施形態では、第一平滑コンデンサ50の上面(具体的には端子51,52を除く部分)は、上側の端部に配置された誘電体部分53により形成され、第一平滑コンデンサ50の下側の外面である下面(具体的には端子51,52を除く部分)は、下側の端部に配置された誘電体部分53により形成されている。すなわち、本実施形態では、素子配置面S1が形成される第一平滑コンデンサ50の上面(具体的には、当該上面における端子51,52を除く部分)と、第一平滑コンデンサ50の下面(具体的には、当該下面における端子51,52を除く部分)とは、誘電体部分53と同じ材料で一体的に形成されている。このような第一平滑コンデンサ50は、例えば、LTCC(Low Temperature Co-fired Ceramics)技術を用いて低温同時焼成により製造されたものとすることができる。
1−2.直列素子ユニットの配置構成
次に、スイッチング素子ユニット1における直列素子ユニット30の配置構成について説明する。図3に示すように、本実施形態では、素子配置面S1には、第一直列素子ユニット30aと第二直列素子ユニット30bとの2つの直列素子ユニット30が配置されている。そして、図7に示すように、これら2つの直列素子ユニット30のそれぞれの中間接続部33同士が電気的に接続されることにより、直列素子ユニット組40が構成されている。
図7に示すように、直列素子ユニット30は、直流電源3の正極側に接続される正極側端子部31と、直流電源3の負極側(例えば、グランド側)に接続される負極側端子部32とを備えている。本実施形態では、直列素子ユニット30の正極側端子部31は、昇圧回路92を構成するスイッチング素子10及びリアクトル82を介して直流電源3の正極に電気的に接続されており、昇圧回路92により昇圧された直流電圧が、直列素子ユニット30の正極側端子部31に供給される。
直列素子ユニット30により構成される直列素子ユニット組40は、直流電圧を交流電圧に変換するインバータ回路91の1つのアーム組(上段アームと下段アームとの組、言い換えればレッグ)を構成している。同じアーム組を構成する複数の直列素子ユニット30は、同一のスイッチング素子ユニット1に備えられる。本実施形態では、1つのアーム組を構成する2つの直列素子ユニット30が、同一のスイッチング素子ユニット1に備えられ、同一の素子配置面S1に配置されている。すなわち、本実施形態では、スイッチング素子ユニット1は、1つの直列素子ユニット組40を備えている。
本実施形態では、図7に示すように、交流電圧の供給対象の回転電機2は、三相交流で駆動される交流電動機であり、三相(U相、V相、W相)のそれぞれに対応する合計3つのアーム組が電気的に並列に接続されて、インバータ回路91が形成されている。すなわち、本実施形態では、U相直列素子ユニット組40Uを備えるスイッチング素子ユニット1に加えて、V相直列素子ユニット組40Vを備えるスイッチング素子ユニットとW相直列素子ユニット組40Wを備えるスイッチング素子ユニットとを用いて、インバータ回路91が形成されている。V相直列素子ユニット組40VやW相直列素子ユニット組40Wは、回転電機2との接続関係が異なる(具体的には、接続対象のコイルの相が異なる)点を除いて、U相直列素子ユニット組40Uと同様に構成されているため、ここでは、V相直列素子ユニット組40Vを備えるスイッチング素子ユニットやW相直列素子ユニット組40Wを備えるスイッチング素子ユニットについては図示を省略する。
このように、本実施形態では、3つのスイッチング素子ユニットを用いてインバータ回路91が形成されており、各アーム組(各直列素子ユニット組40)に対して1つの第一平滑コンデンサ50が電気的に並列に接続されている。図7では煩雑さを避けるために、3つのアーム組の全体に1つの第一平滑コンデンサ50を接続した例を示している。インバータ回路91の制御対象の回転電機2は、例えば、電動車両やハイブリッド車両等に車輪の駆動力源として備えられる回転電機とすることができる。本願明細書では、「回転電機」は、モータ(電動機)、ジェネレータ(発電機)、及び必要に応じてモータ及びジェネレータの双方の機能を果たすモータ・ジェネレータのいずれをも含む概念として用いている。
図7に示すように、直列素子ユニット30の正極側端子部31は、正極側接続電極P1(図6参照)に電気的に接続されることで、第一平滑コンデンサ50の正極端子51に電気的に接続されている。また、直列素子ユニット30の負極側端子部32は、負極側接続電極P2(図6参照)に電気的に接続されることで、第一平滑コンデンサ50の負極端子52に電気的に接続されている。同一の直列素子ユニット組40を構成する複数(本例では2つ)の直列素子ユニット30のそれぞれの中間接続部33は、互いに電気的に接続されていると共に、対応する相のコイルに接続されている。以下、このような電気的接続構成を実現するためのスイッチング素子ユニット1の構成について説明する。
上述したように、素子配置面S1には、第一平滑コンデンサ50の端子51,52に電気的に接続された端子接続電極Pが形成されている。具体的には、図6に示すように、端子接続電極Pとして、正極端子51に電気的に接続された正極側接続電極P1と、負極端子52に電気的に接続された負極側接続電極P2とが、素子配置面S1に形成されている。本実施形態では更に、正極端子51に電気的に接続された部分と負極端子52に電気的に接続された部分との双方を有する放電抵抗用電極P5が、素子配置面S1に形成されている。正極側接続電極P1、及び放電抵抗用電極P5の正極端子51に電気的に接続される部分のそれぞれは、正極端子51の上面の一部を覆うように形成されることで、当該正極端子51と導通している。また、負極側接続電極P2、及び放電抵抗用電極P5の負極端子52に電気的に接続される部分のそれぞれは、負極端子52の上面の一部を覆うように形成されることで、当該負極端子52と導通している。
正極側接続電極P1や負極側接続電極P2は、スイッチング素子10及びダイオード素子20と、第一平滑コンデンサ50とを電気的に接続するための電極である。よって、本実施形態では、正極端子51及び負極端子52の上面により、第一平滑コンデンサ50の外部電極におけるインバータ回路91側との接続部が形成されている。詳細な説明は省略するが、第一平滑コンデンサ50の外部電極における直流電源3側との接続部も、正極端子51及び負極端子52の上面により形成される構成とすることができる。なお、第一平滑コンデンサ50の外部電極における直流電源3側との接続部が、正極端子51及び負極端子52の側面又は下面により形成される構成とすることも可能である。
図6に示すように、素子配置面S1には、上記3つの電極P1,P2,P5に加えて、素子間接続電極P3と制御用電極P4とが形成されている。これらの電極P3,P4は、第一平滑コンデンサ50の端子51,52とは電気的に絶縁された電極である。ここで、「電気的に絶縁」とは、素子配置面S1上で電気的に絶縁されていることを意味し、素子配置面S1に配置される回路素子や配線部材等を介して第一平滑コンデンサ50の端子51,52と電気的に接続される場合を含む概念として用いている。
図6に示すように、本実施形態では、正極側接続電極P1は、素子配置面S1上を正極端子51からX方向における負極端子52側(すなわち、+X方向側)に延びるように形成されており、負極側接続電極P2は、素子配置面S1上を負極端子52からX方向における正極端子51側(すなわち、−X方向側)に延びるように形成されている。そして、本実施形態では、素子配置面S1におけるY方向の全域において、正極側接続電極P1が、負極端子52と負極側接続電極P2とのX方向における間に配置される部分を有さないように構成されている。具体的には、正極側接続電極P1及び負極側接続電極P2のそれぞれは、Z方向視で矩形状に形成されており、正極側接続電極P1のX方向の長さと、負極側接続電極P2のX方向の長さとのそれぞれが、正極側接続電極P1と負極側接続電極P2とが互いにX方向に離間するように設定されている。そして、素子配置面S1上における正極側接続電極P1と負極側接続電極P2とのX方向における間に、直列素子ユニット30を構成するスイッチング素子10とダイオード素子20とを電気的に接続する素子間接続電極P3が形成されている。
本実施形態では、正極側接続電極P1、負極側接続電極P2、及び素子間接続電極P3は、図6に示すように、X方向視で重複する部分を有するように形成されている。すなわち、正極側接続電極P1が形成されているY方向の領域、負極側接続電極P2が形成されているY方向の領域、及び素子間接続電極P3が形成されているY方向の領域の3つの領域の全てに含まれるY方向の領域が存在し、素子間接続電極P3は、正極側接続電極P1と負極側接続電極P2とによりX方向の両側から挟まれるように形成されている。また、素子間接続電極P3は、Z方向視で矩形状に形成されている。なお、本例では、素子間接続電極P3は、図3に示すように、第二接続部材62(後述する)が配置される+X方向側の一部において、矩形状部分に対して−Y方向側に突出する部分を有している。
第一直列素子ユニット30a及び第二直列素子ユニット30bの双方は、スイッチング素子10とダイオード素子20とが互いに電気的に直列に接続されて構成されているが、図7に示すように、スイッチング素子10とダイオード素子20との配置構成が、第一直列素子ユニット30aと第二直列素子ユニット30bとでは異なる。具体的には、直列素子ユニット30において正極側に配置される素子を「正極側素子」とし、負極側に配置される素子を「負極側素子」とすると、第一直列素子ユニット30aの正極側素子はスイッチング素子10であるのに対し、第二直列素子ユニット30bの正極側素子はダイオード素子20である。第一直列素子ユニット30aの負極側素子はダイオード素子20であるのに対し、第二直列素子ユニット30bの負極側素子はスイッチング素子10である。
そして、直列素子ユニット30を構成する正極側素子と負極側素子との接続部(言い換えれば、スイッチング素子10とダイオード素子20との接続部)を中間接続部33とすると、第一直列素子ユニット30aと第二直列素子ユニット30bとは、それぞれの中間接続部33同士が互いに電気的に接続されている。よって、互いに電気的に並列に接続された第一直列素子ユニット30aの正極側素子と第二直列素子ユニット30bの正極側素子との素子組と、互いに電気的に並列に接続された第一直列素子ユニット30aの負極側素子と第二直列素子ユニット30bの負極側素子との素子組とが、互いに電気的に直列に接続されて、直列素子ユニット組40が構成されているといえる。すなわち、図7に示すインバータ回路において上段アームに配置されるスイッチング素子10及びダイオード素子20を、それぞれ、上段側スイッチング素子10a及び上段側ダイオード素子20aとし、下段アームに配置されるスイッチング素子10及びダイオード素子20を、それぞれ、下段側スイッチング素子10b及び下段側ダイオード素子20bとすると、上段側ダイオード素子20aが電気的に並列に接続された上段側スイッチング素子10aと、下段側ダイオード素子20bが電気的に並列に接続された下段側スイッチング素子10bとが、互いに電気的に直列に接続されて、直列素子ユニット組40が構成されている。
図3に示すように、本実施形態では、上段側スイッチング素子10aは、下段側ダイオード素子20bよりも−Y方向側に配置され、下段側スイッチング素子10bは、上段側ダイオード素子20aよりも−Y方向側に配置されている。すなわち、同じ直列素子ユニット組40に含まれる複数のスイッチング素子10のそれぞれが、同じ直列素子ユニット30を構成するダイオード素子20よりも、Y方向における同じ側に配置されている。同じ直列素子ユニット組40に含まれる複数のスイッチング素子10(本例では、上段側スイッチング素子10a及び下段側スイッチング素子10b)は、X方向に並ぶように素子配置面S1に配置されている。本実施形態では、図6に示すように、素子配置面S1は長辺と短辺とを有する長方形状に形成されており、X方向が長辺の延在方向と平行となり、Y方向が短辺の延在方向と平行となっている。そして、スイッチング素子10に対して電気的に並列に接続されるダイオード素子20が、当該スイッチング素子10とY方向に並ぶように素子配置面S1に配置されている。具体的には、上段側ダイオード素子20aが、上段側スイッチング素子10aの+Y方向側に隣接して配置されていると共に、下段側ダイオード素子20bが、下段側スイッチング素子10bの+Y方向側に隣接して配置されている。ここで、「隣接して配置」とは、素子配置面S1の延在方向(ここではY方向)におけるスイッチング素子10とダイオード素子20との間に他の回路素子が配置されていないことを意味し、また、スイッチング素子10とダイオード素子20との間の離間距離が零である状態(すなわち、それぞれの外面同士が接触している状態)と当該離間距離が零より大きい状態の双方を含む概念として用いている。
上記のように、上段側スイッチング素子10a、下段側スイッチング素子10b、上段側ダイオード素子20a、及び下段側ダイオード素子20bが配置されているため、本実施形態では、図3に示すように、上段側スイッチング素子10aが、下段側ダイオード素子20bよりも−X方向側に配置されると共に、上段側ダイオード素子20aが、下段側スイッチング素子10bよりも−X方向側に配置されている。すなわち、本実施形態では、第一直列素子ユニット30a及び第二直列素子ユニット30bのそれぞれについて、直列素子ユニット30を構成するスイッチング素子10及びダイオード素子20のいずれか正極側に配置される正極側素子が、いずれか負極側に配置される負極側素子よりも、−X方向側(すなわち、X方向における正極端子51側)に配置されている。
スイッチング素子10は、図4及び図5に示すように、一対の主端子12,13と制御端子11とを有している。主端子12,13は、直流電圧の供給源(本例では直流電源3)に電気的に接続される端子である。ここで、一対の主端子12,13の内、高電位側の端子を正極側主端子12とし、低電位側の端子を負極側主端子13とする。図5及び図7に示すように、上段側ダイオード素子20aは、上段側スイッチング素子10aの正極側主端子12にカソード端子22が電気的に接続され、上段側スイッチング素子10aの負極側主端子13にアノード端子21が電気的に接続されるように、上段側スイッチング素子10aに対して電気的に逆並列の関係で接続されている。下段側ダイオード素子20bについても同様に、下段側スイッチング素子10bに対して電気的に逆並列の関係で接続されている。すなわち、ダイオード素子20は、FWD(Free Wheel Diode)として機能する。制御端子11は、スイッチング素子10をオンオフ制御するための制御用の端子であり、スイッチング素子10のオン状態では、正極側主端子12と負極側主端子13とが導通し、スイッチング素子10のオフ状態では、正極側主端子12と負極側主端子13との導通が遮断される。
図4、図5、図7に示すように、上段側スイッチング素子10aの正極側主端子12が、第一直列素子ユニット30aの正極側端子部31を構成し、下段側ダイオード素子20bのアノード端子21が、第一直列素子ユニット30aの負極側端子部32を構成している。また、下段側スイッチング素子10bの負極側主端子13が、第二直列素子ユニット30bの負極側端子部32を構成し、上段側ダイオード素子20aのカソード端子22が、第二直列素子ユニット30bの正極側端子部31を構成している。
本実施形態では、図7に示すように、スイッチング素子10はIGBT(insulated gate bipolar transistor)であり、正極側主端子12はコレクタ端子により構成され、負極側主端子13はエミッタ端子により構成され、制御端子11はゲート端子により構成されている。そして、制御端子11は、ゲート抵抗83(図3、図5参照)を介して図示しない制御ユニットに電気的に接続されており、各スイッチング素子10は制御端子11に印加されるゲート電圧に応じて、個別にスイッチング制御される。なお、スイッチング素子10として、MOSFET(metal oxide semiconductor field effect transistor)等を用いることも可能である。
図5に示すように、正極側主端子12と負極側主端子13とのそれぞれは、外形が直方体状に形成されたスイッチング素子10における、互いに反対側を向く外面に分かれて形成されている。具体的には、スイッチング素子10は、正極側主端子12が形成された外面と、負極側主端子13が形成された外面とを有し、これら2つの外面は、互いに逆方向を向くとともに互いに平行な面として形成されている。そして、スイッチング素子10は、負極側主端子13が形成された外面が素子配置面S1に対向する第一対向配置面S2となるように、素子配置面S1に配置されている。すなわち、スイッチング素子10が素子配置面S1に配置された状態で、スイッチング素子10の上面に正極側主端子12が配置され、スイッチング素子10の下面に負極側主端子13が配置される。そして、本実施形態では、制御端子11は、負極側主端子13が形成されているスイッチング素子10の外面において、当該負極側主端子13とは絶縁距離を隔てて配置されている。すなわち、本実施形態では、スイッチング素子10が有する第一対向配置面S2に、主端子12,13(具体的には負極側主端子13)が形成されており、更に本実施形態では、当該第一対向配置面S2に、制御端子11も形成されている。
スイッチング素子10は、第一対向配置面S2と素子配置面S1とが直接又は接合部材を介して当接するように、素子配置面S1に配置されている。なお、「素子配置面S1と直接又は接合部材を介して当接」というときの素子配置面S1には、当該素子配置面S1に形成された電極が含まれる。具体的には、図3〜図5に示すように、上段側スイッチング素子10aは、接合材料93を介して素子間接続電極P3に上側から載るように配置されており、上段側ダイオード素子20aも、接合材料93を介して素子間接続電極P3に上側から載るように配置されている。図5に示すように、本例では、ダイオード素子20の下面にはアノード端子21が形成されており、ダイオード素子20の上面にはカソード端子22が形成されている。すなわち、ダイオード素子20は、アノード端子21が形成された外面が素子配置面S1に対向する第二対向配置面S3となるように、素子配置面S1に配置されており、第二対向配置面S3と素子配置面S1とは、直接又は接合部材を介して当接する。接合部材としての接合材料93は、例えばハンダや導電性ペースト等の、導電性材料により構成される。これにより、上段側スイッチング素子10aの下面に形成された負極側主端子13と、上段側ダイオード素子20aの下面に形成されたアノード端子21とが、素子間接続電極P3に対して電気的に接続される。
下段側スイッチング素子10bは、接合材料93を介して負極側接続電極P2に上側から載るように配置されており、下段側ダイオード素子20bも、接合材料93を介して負極側接続電極P2に上側から載るように配置されている。これにより、下段側スイッチング素子10bの下面に形成された負極側主端子13と、下段側ダイオード素子20bの下面に形成されたアノード端子21とが、負極側接続電極P2に対して電気的に接続される。なお、負極側接続電極P2は、負極端子52に電気的に接続されており、下段側スイッチング素子10bの負極側主端子13と、下段側ダイオード素子20bのアノード端子21とは、負極側接続電極P2を介して負極端子52に電気的に接続される。このように、負極側接続電極P2は、下段側ダイオード素子20bのアノード端子21により構成される第一直列素子ユニット30aの負極側端子部32と、下段側スイッチング素子10bの負極側主端子13により構成される第二直列素子ユニット30bの負極側端子部32とを、第一平滑コンデンサ50の負極端子52に電気的に接続するための電極である。
図1及び図2に示すように、上段側スイッチング素子10aの上面に形成された正極側主端子12(図4、図5参照)と、上段側ダイオード素子20aの上面に形成されたカソード端子22とを、正極側接続電極P1に対して電気的に接続するように、導電性の第一接続部材61が配置されている。すなわち、第一接続部材61は、正極側接続電極P1と上段側スイッチング素子10aとを電気的に接続すると共に、正極側接続電極P1と上段側ダイオード素子20aとを電気的に接続する。具体的には、図4に示すように、第一接続部材61は、接合材料93を介して正極側接続電極P1に上側から載るように配置された第一部分61aと、接合材料93を介して上段側スイッチング素子10a及び上段側ダイオード素子20aに上側から載るように配置された第二部分61bとを有する。これにより、上段側スイッチング素子10aの正極側主端子12と、上段側ダイオード素子20aのカソード端子22とが、正極側接続電極P1に対して電気的に接続される。なお、正極側接続電極P1は、正極端子51に電気的に接続されており、上段側スイッチング素子10aの正極側主端子12と、上段側ダイオード素子20aのカソード端子22とは、正極側接続電極P1を介して正極端子51に電気的に接続される。このように、正極側接続電極P1は、上段側スイッチング素子10aの正極側主端子12により構成される第一直列素子ユニット30aの正極側端子部31と、上段側ダイオード素子20aのカソード端子22により構成される第二直列素子ユニット30bの正極側端子部31とを、第一平滑コンデンサ50の正極端子51に電気的に接続するための電極である。
また、図1及び図2に示すように、下段側スイッチング素子10bの上面に形成された正極側主端子12(図4参照)と、下段側ダイオード素子20bの上面に形成されたカソード端子22とを、素子間接続電極P3に対して電気的に接続するように、導電性の第二接続部材62が配置されている。すなわち、第二接続部材62は、素子間接続電極P3と下段側スイッチング素子10bとを電気的に接続すると共に、素子間接続電極P3と下段側ダイオード素子20bとを電気的に接続する。具体的には、図4に示すように、第二接続部材62は、接合材料93を介して素子間接続電極P3に上側から載るように配置された第一部分62aと、接合材料93を介して下段側スイッチング素子10b及び下段側ダイオード素子20bに上側から載るように配置された第二部分62bとを有する。これにより、下段側スイッチング素子10bの正極側主端子12と、下段側ダイオード素子20bのカソード端子22とが、素子間接続電極P3に対して電気的に接続される。この結果、素子間接続電極P3を介して、上段側スイッチング素子10aの負極側主端子13及び上段側ダイオード素子20aのアノード端子21が、下段側スイッチング素子10bの正極側主端子12及び下段側ダイオード素子20bのカソード端子22に電気的に接続される。このように、素子間接続電極P3は、直列素子ユニット30を構成するスイッチング素子10とダイオード素子20との間(具体的には、上段側スイッチング素子10aと下段側ダイオード素子20bとの間、並びに上段側ダイオード素子20aと下段側スイッチング素子10bとの間)を電気的に接続して中間接続部33を形成するための電極であると共に、同じ直列素子ユニット組40を構成する複数の直列素子ユニット30のそれぞれの中間接続部33同士を接続するための電極である。
本実施形態では、図1、図4等に示すように、第一接続部材61及び第二接続部材62は、上面に平坦部分を有する。そして、図示は省略するが、この平坦部分の上側に、絶縁部材を介してヒートシンクが配置されている。この絶縁部材は、電気的絶縁性及び熱伝導性の双方を備える。これにより、スイッチング素子10とヒートシンクとの間の電気的絶縁性を確保しつつ、スイッチング素子10の熱を効率良く接続部材61,62を介してヒートシンクに伝達させることが可能となっている。このように、接続部材61,62は、接続部材(バスバー)としての機能に加えて、ヒートスプレッダとしての機能も有している。
制御用電極P4は、制御端子11に電気的に接続される制御用の電極である。具体的には、制御用電極P4は、図5に示すように、制御端子11の下側に配置されて当該制御端子11に電気的に接続された部分と、当該部分とは−Y方向側に分離された部分(分離部分)とを有し、これら2つの部分を電気的に接続するようにゲート抵抗83が上側から載るように配置されている。また、図示は省略するが、上記分離部分にはフレキシブルプリント基板の接続端子が形成されており、制御端子11は当該フレキシブルプリント基板を介して、スイッチング制御信号(本例ではゲート駆動信号)を生成する制御ユニット(図示せず)に電気的に接続されている。なお、フレキシブルプリント基板は、柔軟性があり大きく変形させることが可能なプリント基板である。
また、放電抵抗用電極P5は、第一平滑コンデンサ50に電気的に並列に接続される放電抵抗81(図7参照)を配置するための電極である。具体的には、図6に示すように、放電抵抗用電極P5は、互いにX方向に分離された2つの部分である、正極端子51に電気的に接続された部分と、負極端子52に電気的に接続された部分とを有する。そして、図1に示すように、これら2つの部分を電気的に接続するように、放電抵抗81が上側から載るように配置されている。
2.第二の実施形態
本発明の第二の実施形態について図8〜図10を参照して説明する。本実施形態に係るスイッチング素子ユニット1は、複数の直列素子ユニット組40を備えている点で、上記第一の実施形態とは異なる。以下、本実施形態に係る2つの具体例について順に説明する。なお、本実施形態並びに以下に説明する第三及び第四の実施形態の各実施形態についての説明では、上記第一の実施形態との相違点を中心に説明し、特に説明しない点については上記第一の実施形態と同様とする。
2−1.第一の具体例
図8に示すように、第一の具体例では、スイッチング素子ユニット1が2つの直列素子ユニット組40を備えている。具体的には、スイッチング素子ユニット1は、U相直列素子ユニット組40Uに加えてV相直列素子ユニット組40Vを備えている。図7に示すように、V相直列素子ユニット組40Vは、中間接続部33の接続対象のコイルの相が異なる点を除いて、U相直列素子ユニット組40Uと同様に構成されている。すなわち、V相直列素子ユニット組40Vを構成する第三直列素子ユニット30cは、U相直列素子ユニット組40Uを構成する第一直列素子ユニット30aと同様に構成され、V相直列素子ユニット組40Vを構成する第四直列素子ユニット30dは、U相直列素子ユニット組40Uを構成する第二直列素子ユニット30bと同様に構成されている。
そして、V相直列素子ユニット組40Vは、図8に示すように、U相直列素子ユニット組40Uに対して+Y方向側に並べて配置されている。すなわち、本具体例に係るスイッチング素子ユニット1は、上記第一の実施形態に係るスイッチング素子ユニット1(図3参照)を、Y方向に2つ並べた構成といえる。なお、図8では煩雑さを避けるため、放電抵抗81やゲート抵抗83に関する部分については図示を省略している。この構成では、2つのアーム組(2つの直列素子ユニット組40)に対して1つの第一平滑コンデンサ50が電気的に並列に接続されるため、本例での第一平滑コンデンサ50の容量は、上記第一の実施形態に比べて2倍となる。
図9は、図8に示す本具体例に係るスイッチング素子ユニット1を、簡略化して示す模式図である。図9並びに後に参照する図10〜21の各図面は、素子配置面S1における各素子10,20の間での互いの位置関係と、当該位置関係に応じて定まる、素子配置面S1における各電極P1,P2,P3の間での互いの位置関係とを説明するための図面である。そのため、図9〜図21においては、これらの位置関係の理解を容易にすべく、接続部材61,62の図示を省略すると共に、各素子10,20や各電極P1,P2,P3の形状を模式的に示している。
2−2.第二の具体例
図10に示すように、第二の具体例では、上記第一の具体例とは異なり、スイッチング素子ユニット1は、3つの直列素子ユニット組40を備えている。具体的には、スイッチング素子ユニット1は、U相直列素子ユニット組40UとV相直列素子ユニット組40Vとに加えて、W相直列素子ユニット組40Wを備えている。図7に示すように、W相直列素子ユニット組40Wは、中間接続部33の接続対象のコイルの相が異なる点を除いて、U相直列素子ユニット組40Uと同様に構成されている。すなわち、W相直列素子ユニット組40Wを構成する第五直列素子ユニット30eは、U相直列素子ユニット組40Uを構成する第一直列素子ユニット30aと同様に構成され、W相直列素子ユニット組40Wを構成する第六直列素子ユニット30fは、U相直列素子ユニット組40Uを構成する第二直列素子ユニット30bと同様に構成されている。この構成では、3つのアーム組(3つの直列素子ユニット組40)に対して1つの第一平滑コンデンサ50が電気的に並列に接続されるため、本例での第一平滑コンデンサ50の容量は、上記第一の実施形態に比べて3倍となる。
なお、これらの第一の具体例(図9)や第二の具体例(図10)では、異なる直列素子ユニット組40の間で、上段側スイッチング素子10a、下段側スイッチング素子10b、上段側ダイオード素子20a、及び下段側ダイオード素子20bの素子配置面S1上での配置関係が互いに同一であるが、異なる直列素子ユニット組40の間でこの配置関係を互いに異ならせることも可能である。例えば、図9に示す具体例に係るV相直列素子ユニット組40Vについて、上段側スイッチング素子10aと上段側ダイオード素子20aとを入れ替えた構成、下段側スイッチング素子10bと下段側ダイオード素子20bとを入れ替えた構成、或いは、上段側スイッチング素子10aと上段側ダイオード素子20aとを入れ替えると共に下段側スイッチング素子10bと下段側ダイオード素子20bとを入れ替えた構成とすることが可能である。後述する各具体例においても、同様の入れ替えが可能である。
3.第三の実施形態
本発明の第三の実施形態について図11〜図18を参照して説明する。本実施形態に係るスイッチング素子ユニット1は、当該スイッチング素子ユニット1に備えられる少なくとも1つの直列素子ユニット組40について、当該直列素子ユニット組40に含まれる複数の正極側素子のそれぞれが、同じ直列素子ユニット30を構成する負極側素子よりも、Y方向における同じ側に配置されている点で、上記第一及び第二の実施形態とは異なる。また、本実施形態に係るスイッチング素子ユニット1は、当該スイッチング素子ユニット1に備えられる少なくとも1つの直列素子ユニット組40について、当該直列素子ユニット組40に含まれる複数のスイッチング素子10のそれぞれが、同じ直列素子ユニット30を構成するダイオード素子20よりも、X方向における同じ側に配置されている点で、上記第一及び第二の実施形態とは異なる。以下、本実施形態に係る8個の具体例について順に説明する。
3−1.第一の具体例
図11に示すように、第一の具体例では、スイッチング素子ユニット1は、2つの直列素子ユニット組40(U相直列素子ユニット組40U及びV相直列素子ユニット組40V)を備えている。本具体例では、U相直列素子ユニット組40UとV相直列素子ユニット組40Vとの間で、上段側スイッチング素子10a、下段側スイッチング素子10b、上段側ダイオード素子20a、及び下段側ダイオード素子20bの素子配置面S1上での配置関係が互いに同一であるため、以下では、U相直列素子ユニット組40Uについてのみ説明する。
図11に示すように、第一直列素子ユニット30aの正極側素子である上段側スイッチング素子10aは、第一直列素子ユニット30aの負極側素子である下段側ダイオード素子20bよりも−Y方向側に配置されており、第二直列素子ユニット30bの正極側素子である上段側ダイオード素子20aは、第二直列素子ユニット30bの負極側素子である下段側スイッチング素子10bよりも−Y方向側に配置されている。すなわち、U相直列素子ユニット組40Uに含まれる複数の正極側素子のそれぞれが、同じ直列素子ユニット30を構成する負極側素子よりも、−Y方向側に配置されている。そして、本具体例では、スイッチング素子ユニット1に備えられる全ての直列素子ユニット組40のそれぞれについて、当該直列素子ユニット組40に含まれる複数の正極側素子のそれぞれが、同じ直列素子ユニット30を構成する負極側素子よりも、Y方向における同じ側に配置されている。
また、本具体例では、第一直列素子ユニット30aについては、正極側素子が負極側素子よりも−X方向側に配置されているのに対し、第二直列素子ユニット30bについては、正極側素子が負極側素子よりも+X方向側に配置されている。すなわち、上段側スイッチング素子10aは、下段側ダイオード素子20bよりも−X方向側に配置され、下段側スイッチング素子10bは、上段側ダイオード素子20aよりも−X方向側に配置されている。よって、本具体例では、同じ直列素子ユニット組40に含まれる複数のスイッチング素子10のそれぞれが、同じ直列素子ユニット30を構成するダイオード素子20よりも、X方向における同じ側に配置されている。同じ直列素子ユニット組40に含まれる複数のスイッチング素子10(本例では、上段側スイッチング素子10a及び下段側スイッチング素子10b)は、Y方向に並ぶように素子配置面S1に配置されている。
図11に示すように、本具体例においても、上記第一及び第二の実施形態と同様、素子配置面S1におけるY方向の全域において、正極側接続電極P1は、負極側接続電極P2の+X方向側に配置される部分を有さない。すなわち、素子配置面S1におけるY方向の全域において、正極側接続電極P1は、負極端子52と負極側接続電極P2とのX方向における間に配置される部分を有さない。また、本具体例では、正極側接続電極P1は、素子間接続電極P3に対して−Y方向側においてX方向に延びる部分を有し、負極側接続電極P2は、素子間接続電極P3に対して+Y方向側においてX方向に延びる部分を有する。よって、本具体例では、上記第一及び第二の実施形態とは異なり、素子間接続電極P3は、素子配置面S1上における正極側接続電極P1と負極側接続電極P2とのY方向における間に形成されている。すなわち、上記第一及び第二の実施形態とは異なり、正極側接続電極P1、負極側接続電極P2、及び素子間接続電極P3は、Y方向視で重複する部分を有するように形成されている。
3−2.第二の具体例
図12に示すように、第二の具体例は、第一の具体例(図11)における各直列素子ユニット組40について、上段側スイッチング素子10aと下段側スイッチング素子10bとを入れ替えると共に上段側ダイオード素子20aと下段側ダイオード素子20bとを入れ替えた構成に相当する。すなわち、本具体例では、上記第一の具体例とは異なり、U相直列素子ユニット組40Uに含まれる複数の正極側素子のそれぞれは、同じ直列素子ユニット30を構成する負極側素子よりも、+Y方向側に配置されている。また、本具体例では、上記第一の具体例とは異なり、正極側接続電極P1は、素子間接続電極P3に対して+Y方向側においてX方向に延びる部分を有し、負極側接続電極P2は、素子間接続電極P3に対して−Y方向側においてX方向に延びる部分を有する。
3−3.第三の具体例
図13に示すように、第三の具体例は、第一の具体例(図11)におけるV相直列素子ユニット組40Vと、第二の具体例(図12)におけるU相直列素子ユニット組40Uとを組み合わせた構成に相当する。すなわち、本具体例では、異なる直列素子ユニット組40の間で、上段側スイッチング素子10a、下段側スイッチング素子10b、上段側ダイオード素子20a、及び下段側ダイオード素子20bの素子配置面S1上での配置関係が互いに異なる。
3−4.第四の具体例
図14に示すように、第四の具体例は、第一の具体例(図11)におけるU相直列素子ユニット組40Uと、第二の具体例(図12)におけるV相直列素子ユニット組40Vとを組み合わせた構成に相当する。
3−5.第五の具体例
図15に示すように、第五の具体例は、上記第二の実施形態に係る第一の具体例(図9)におけるU相直列素子ユニット組40Uと、本実施形態に係る第二の具体例(図12)におけるV相直列素子ユニット組40Vとを組み合わせた構成に相当する。本具体例では、スイッチング素子ユニット1に備えられる一部の直列素子ユニット組40(具体的には、V相直列素子ユニット組40V)について、当該直列素子ユニット組40に含まれる複数の正極側素子のそれぞれが、同じ直列素子ユニット30を構成する負極側素子よりも、Y方向における同じ側に配置される。
3−6.第六の具体例
図16に示すように、第六の具体例は、上記第二の実施形態に係る第一の具体例(図9)におけるU相直列素子ユニット組40Uと、本実施形態に係る第一の具体例(図11)におけるV相直列素子ユニット組40Vとを組み合わせた構成に相当する。
3−7.第七の具体例
図17に示すように、第七の具体例は、上記第二の実施形態に係る第一の具体例(図9)におけるV相直列素子ユニット組40Vと、本実施形態に係る第一の具体例(図11)におけるU相直列素子ユニット組40Uとを組み合わせた構成に相当する。
3−8.第八の具体例
図18に示すように、第八の具体例は、上記第二の実施形態に係る第一の具体例(図9)におけるV相直列素子ユニット組40Vと、本実施形態に係る第二の具体例(図12)におけるU相直列素子ユニット組40Uとを組み合わせた構成に相当する。
4.第四の実施形態
本発明の第四の実施形態について図19〜図21を参照して説明する。本実施形態に係るスイッチング素子ユニット1は、当該スイッチング素子ユニット1に備えられる少なくとも1つの直列素子ユニット組40について、正極側接続電極P1が、負極端子52と負極側接続電極P2とのX方向における間に配置される部分を有する点で上記第一〜第三の実施形態とは異なる。以下、本実施形態に係る3個の具体例について順に説明する。
4−1.第一の具体例
図19に示すように、第一の具体例では、スイッチング素子ユニット1は、2つの直列素子ユニット組40(U相直列素子ユニット組40U及びV相直列素子ユニット組40V)を備えており、全ての直列素子ユニット30について、正極側素子が負極側素子よりも+X方向側(すなわち、X方向における負極端子52側)に配置されている。このような配置構成を備えるため、図19に示すように、本具体例では、2つの直列素子ユニット組40のそれぞれについて、正極側接続電極P1が、負極側接続電極P2の+X方向側に配置される部分を有する。すなわち、正極側接続電極P1が、負極端子52と負極側接続電極P2とのX方向における間に配置される部分を有する。
4−2.第二の具体例
図20に示すように、第二の具体例では、上記第二の実施形態に係る第一の具体例(図9)におけるU相直列素子ユニット組40Uと、本実施形態に係る第一の具体例(図19)におけるV相直列素子ユニット組40Vとを組み合わせた構成に相当する。すなわち、本具体例では、スイッチング素子ユニット1に備えられる一部の直列素子ユニット組40について、正極側接続電極P1が、負極端子52と負極側接続電極P2とのX方向における間に配置される部分を有する。
4−3.第三の具体例
図21に示すように、第三の具体例では、上記第二の実施形態に係る第一の具体例(図9)におけるV相直列素子ユニット組40Vと、本実施形態に係る第一の具体例(図19)におけるU相直列素子ユニット組40Uとを組み合わせた構成に相当する。
5.その他の実施形態
最後に、本発明に係るスイッチング素子ユニットの、その他の実施形態について説明する。なお、以下のそれぞれの実施形態で開示される構成、並びに上述した各実施形態で開示された構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することが可能である。
(1)上記の各実施形態では、素子配置面S1が、誘電体部分53と同じ材料で形成された構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、素子配置面S1が、当該誘電体部分53とは別の材料で形成された構成とすることも可能である。また、上記の各実施形態では、素子配置面S1に偶数個の直列素子ユニット30が配置された構成を例として説明したが、奇数個(例えば1個、3個等)の直列素子ユニット30が素子配置面S1に配置された構成とすることも可能である。
(2)上記の各実施形態では、スイッチング素子10が有する第一対向配置面S2に、制御端子11が形成されている構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、スイッチング素子10における第一対向配置面S2以外の外面(例えば上側の外面である上面)に制御端子11が形成された構成とすることも可能である。この場合、例えば、ワイヤ部材を介して制御端子11が制御用電極P4に電気的に接続される構成とすることができる。また、この場合、素子配置面S1に、制御用電極P4が形成されず、制御端子11が素子配置面S1を介することなく、スイッチング制御信号(本例ではゲート駆動信号)を生成する制御ユニット(図示せず)に電気的に接続される構成とすることも可能である。
(3)上記の各実施形態では、スイッチング素子10に対して電気的に並列に接続されるダイオード素子20が、当該スイッチング素子10に隣接して素子配置面S1に配置される構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、互いに電気的に並列に接続されるスイッチング素子10とダイオード素子20との素子配置面S1の延在方向における間に他の回路素子が配置された構成とすることも可能である。
(4)上記の各実施形態では、インバータ回路91が直流電圧を三相の交流電圧に変換する直流交流変換回路であり、インバータ回路91が6個のスイッチング素子10を備える構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、インバータ回路91が直流電圧を単相の交流電圧に変換する直流交流変換回路であり、インバータ回路91が4個のスイッチング素子10を備える構成とすることもできる。
(5)上記の各実施形態では、本発明に係るスイッチング素子ユニットを、回転電機2を制御するためのインバータ回路91(図7参照)に適用した場合を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、本発明に係るスイッチング素子ユニットを、昇圧回路92等の他の回路に適用することも可能である。昇圧回路92に適用する場合には、例えば、第二平滑コンデンサ60の外面に素子配置面を形成し、当該素子配置面に、昇圧回路92を構成するスイッチング素子10とダイオード素子20とにより形成される直列素子ユニットが配置された構成とすることができる。詳細は省略するが、このような構成では、上記実施形態における素子配置面S1が第二平滑コンデンサ60の上記素子配置面に置き換わる点を除いて、上記実施形態と同様に構成することができる。
(6)上記の各実施形態では、回転電機2を駆動する回転電機駆動回路が、インバータ回路91に加えて昇圧回路92を備えた構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、回転電機2を駆動する回転電機駆動回路が昇圧回路92を備えない構成とすることも可能である。
(7)その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本発明の実施形態はこれに限定されない。すなわち、本願の特許請求の範囲に記載されていない構成に関しては、本発明の目的を逸脱しない範囲内で適宜改変することが可能である。
本発明は、スイッチング素子及びダイオード素子を備えたスイッチング素子ユニットに好適に利用することができる。
1:スイッチング素子ユニット
10:スイッチング素子
20:ダイオード素子
30:直接素子ユニット
31:正極側端子部
32:負極側端子部
33:中間接続部
40:直接素子ユニット組
50:第一平滑コンデンサ(平滑コンデンサ)
51:正極端子
52:負極端子
53:誘電体部分
54a:正極側内部電極
54b:負極側内部電極
P1:正極側接続電極
P2:負極側接続電極
P3:素子間接続電極
S1:素子配置面
S4:第一平面
S5:第二平面
X:基準方向
Y:基準直交方向

Claims (7)

  1. 互いに電気的に直列に接続されて直列素子ユニットを形成するスイッチング素子とダイオード素子との組を少なくとも1つ備えると共に、前記直列素子ユニットに供給される直流電圧の変動を抑制する平滑コンデンサを備えたスイッチング素子ユニットであって、
    前記平滑コンデンサは、電極の間に介在する誘電体部分がセラミック材料で形成されたセラミックコンデンサであり、
    前記平滑コンデンサの外面には、前記誘電体部分と一体的に形成された素子配置面と、前記素子配置面に沿って設定された基準方向における一方側の前記素子配置面の端部において当該素子配置面に交差する第一平面と、前記基準方向における他方側の前記素子配置面の端部において当該素子配置面に交差する第二平面とが含まれ、前記第一平面に前記平滑コンデンサの正極端子が形成されていると共に、前記第二平面に前記平滑コンデンサの負極端子が形成されており、
    前記素子配置面に、前記正極端子に電気的に接続される正極側接続電極と、前記負極端子に電気的に接続される負極側接続電極とが形成されており、
    前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子とが前記素子配置面に配置されていると共に、当該直列素子ユニットの正極側端子部と前記正極側接続電極とが電気的に接続され、当該直列素子ユニットの負極側端子部と前記負極側接続電極とが電気的に接続されているスイッチング素子ユニット。
  2. 前記平滑コンデンサの内部に、前記正極端子から前記基準方向における前記負極端子側に延びる正極側内部電極と、前記負極端子から前記基準方向における前記正極端子側に延びる負極側内部電極とが形成されている請求項1に記載のスイッチング素子ユニット。
  3. 前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、
    前記素子配置面における前記基準直交方向の全域において、前記正極側接続電極が、前記負極端子と前記負極側接続電極との前記基準方向における間に配置される部分を有さないように構成されている請求項1又は2に記載のスイッチング素子ユニット。
  4. 前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子との接続部が中間接続部であり、
    複数の前記直列素子ユニットのそれぞれの前記中間接続部同士が電気的に接続されて、直列素子ユニット組が構成されており、
    前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、
    同じ前記直列素子ユニット組に含まれる複数の前記スイッチング素子のそれぞれが、同じ前記直列素子ユニットを構成する前記ダイオード素子よりも、前記基準方向における同じ側、又は前記基準直交方向における同じ側に配置されている請求項1から3のいずれか一項に記載のスイッチング素子ユニット。
  5. 前記直列素子ユニットを構成する前記スイッチング素子及び前記ダイオード素子のいずれか正極側に配置される正極側素子が、いずれか負極側に配置される負極側素子よりも、前記基準方向における前記正極端子側に配置されている請求項1から4のいずれか一項に記載のスイッチング素子ユニット。
  6. 前記直列素子ユニットを構成する前記スイッチング素子及び前記ダイオード素子のいずれか正極側に配置される正極側素子と、いずれか負極側に配置される負極側素子との接続部が中間接続部であり、
    複数の前記直列素子ユニットのそれぞれの前記中間接続部同士が電気的に接続されて、直列素子ユニット組が構成されており、
    前記素子配置面に沿って前記基準方向に直交する方向を基準直交方向として、
    同じ前記直列素子ユニット組に含まれる複数の前記正極側素子のそれぞれが、同じ前記直列素子ユニットを構成する前記負極側素子よりも、前記基準直交方向における同じ側に配置されている請求項1から4のいずれか一項に記載のスイッチング素子ユニット。
  7. 前記正極側接続電極は、前記素子配置面上を前記正極端子から前記基準方向における前記負極端子側に延びるように形成され、
    前記負極側接続電極は、前記素子配置面上を前記負極端子から前記基準方向における前記正極端子側に延びるように形成され、
    前記素子配置面上における前記正極側接続電極と前記負極側接続電極との前記基準方向における間に、前記直列素子ユニットを構成する前記スイッチング素子と前記ダイオード素子とを電気的に接続する素子間接続電極が形成されている請求項1から6のいずれか一項に記載のスイッチング素子ユニット。
JP2012170193A 2012-07-31 2012-07-31 スイッチング素子ユニット Pending JP2014029944A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012170193A JP2014029944A (ja) 2012-07-31 2012-07-31 スイッチング素子ユニット
DE112013002474.8T DE112013002474T5 (de) 2012-07-31 2013-07-18 Schaltelementeinheit
US14/409,848 US20150326221A1 (en) 2012-07-31 2013-07-18 Switching element unit
CN201380027901.3A CN104335307A (zh) 2012-07-31 2013-07-18 开关元件单元
PCT/JP2013/069492 WO2014021112A1 (ja) 2012-07-31 2013-07-18 スイッチング素子ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170193A JP2014029944A (ja) 2012-07-31 2012-07-31 スイッチング素子ユニット

Publications (1)

Publication Number Publication Date
JP2014029944A true JP2014029944A (ja) 2014-02-13

Family

ID=50027794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170193A Pending JP2014029944A (ja) 2012-07-31 2012-07-31 スイッチング素子ユニット

Country Status (5)

Country Link
US (1) US20150326221A1 (ja)
JP (1) JP2014029944A (ja)
CN (1) CN104335307A (ja)
DE (1) DE112013002474T5 (ja)
WO (1) WO2014021112A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154189A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
KR20180132111A (ko) * 2016-04-06 2018-12-11 에프코스 아게 모듈
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021001168B4 (de) 2020-03-19 2023-10-12 Rohm Co., Ltd. Halbleiterbauteil
DE102022200168A1 (de) 2022-01-10 2023-03-09 Magna powertrain gmbh & co kg Power Modul Vorrichtung
JP2024048494A (ja) * 2022-09-28 2024-04-09 マツダ株式会社 スイッチングモジュールおよびインバータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961917A (ja) * 1982-10-01 1984-04-09 松下電器産業株式会社 複合電子部品
JPH02142109A (ja) * 1988-11-23 1990-05-31 Tdk Corp 集積回路部品
JPH06112091A (ja) * 1992-09-29 1994-04-22 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP4687414B2 (ja) * 2005-11-17 2011-05-25 富士電機システムズ株式会社 パワー半導体モジュール
WO2008131305A1 (en) * 2007-04-20 2008-10-30 Ink-Logix, Llc In-molded capacitive switch
US8451044B2 (en) * 2009-06-29 2013-05-28 Sige Semiconductor, Inc. Switching circuit
JP5935672B2 (ja) * 2012-01-31 2016-06-15 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961917A (ja) * 1982-10-01 1984-04-09 松下電器産業株式会社 複合電子部品
JPH02142109A (ja) * 1988-11-23 1990-05-31 Tdk Corp 集積回路部品
JPH06112091A (ja) * 1992-09-29 1994-04-22 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154189A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置
JP6255116B1 (ja) * 2016-03-11 2017-12-27 新電元工業株式会社 半導体装置
US10453781B2 (en) 2016-03-11 2019-10-22 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
KR20180132111A (ko) * 2016-04-06 2018-12-11 에프코스 아게 모듈
JP2019519907A (ja) * 2016-04-06 2019-07-11 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag モジュール
KR102341880B1 (ko) * 2016-04-06 2021-12-23 티디케이 일렉트로닉스 아게 모듈
US11212947B2 (en) 2016-04-06 2021-12-28 Epcos Ag Power module with capacitor configured for improved thermal management
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置
JP2021015857A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体装置及び電子装置

Also Published As

Publication number Publication date
DE112013002474T5 (de) 2015-01-29
US20150326221A1 (en) 2015-11-12
CN104335307A (zh) 2015-02-04
WO2014021112A1 (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
JP5935672B2 (ja) スイッチング素子ユニット
WO2014021112A1 (ja) スイッチング素子ユニット
JP4920677B2 (ja) 電力変換装置およびその組み立て方法
US9871465B2 (en) Semiconductor device including positive, negative and intermediate potential conductor plates
US20100328833A1 (en) Power module with additional transient current path and power module system
JP5807516B2 (ja) 電力変換装置及び電力変換装置における導体の配置方法
JP5132175B2 (ja) 電力変換装置
JP2010016947A (ja) 電力変換装置のパワーモジュール
JP2019110228A (ja) 電力変換装置
JP6804326B2 (ja) 電力変換装置、太陽光パワーコンディショナーシステム、蓄電システム、無停電電源システム、風力発電システム、及びモータ駆動システム
JP2016523069A (ja) パワーモジュール、電力変換装置及びパワーモジュールを備えた駆動装置
JP2015053410A (ja) 半導体モジュール
JP2014072344A (ja) 平滑コンデンサ
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
JP2005191233A (ja) パワーモジュール
JP4156258B2 (ja) 共振型インバータ
JP7086308B2 (ja) Dc/dcコンバータ装置
JP2018174654A (ja) マルチレベルインバータの導体接続構造
JP2024048494A (ja) スイッチングモジュールおよびインバータ
JP6451347B2 (ja) 電力変換装置
JP6432378B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104