JPH09139458A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09139458A JPH09139458A JP31966295A JP31966295A JPH09139458A JP H09139458 A JPH09139458 A JP H09139458A JP 31966295 A JP31966295 A JP 31966295A JP 31966295 A JP31966295 A JP 31966295A JP H09139458 A JPH09139458 A JP H09139458A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor device
- lead
- wire
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 適正な外形寸法で半導体素子を樹脂封止した
半導体装置の電気的特性及び組立性を向上させる。 【解決手段】 リードフレーム１の上に接着フィルム６
を介して導電層５を取り付け、パッケージの電気的特性
を向上させる構成とする。また、半導体素子搭載部に半
導体素子４を搭載した後に半導体素子４とリードフレー
ム１をワイヤーボンディングし、接地部は更にリードと
導電層をワイヤーボンディングする。従って、導電層を
有しているにも係わらず、半導体素子４と導電層５が２
回に分けてワイヤーボンディングされる為にリードと半
導体素子４を接続するワイヤーの長さは導電層を持たな
いプラスチックパッケージと同じである。
半導体装置の電気的特性及び組立性を向上させる。 【解決手段】 リードフレーム１の上に接着フィルム６
を介して導電層５を取り付け、パッケージの電気的特性
を向上させる構成とする。また、半導体素子搭載部に半
導体素子４を搭載した後に半導体素子４とリードフレー
ム１をワイヤーボンディングし、接地部は更にリードと
導電層をワイヤーボンディングする。従って、導電層を
有しているにも係わらず、半導体素子４と導電層５が２
回に分けてワイヤーボンディングされる為にリードと半
導体素子４を接続するワイヤーの長さは導電層を持たな
いプラスチックパッケージと同じである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に導電層を設けたリードフレームに関する。
特に導電層を設けたリードフレームに関する。
【０００２】
【従来の技術】一般に、半導体素子を搭載するパッケー
ジは図４に示すように、リードフレーム１に半導体素子
４を搭載し、ボンディングワイヤ３で接続し封止部２を
設けたものであるが、近年図４に代用されるプラスチッ
クパッケージが主流になってきている。これは、近年の
半導体素子の信頼性向上に伴い安価なプラスチックパケ
ージへの搭載が可能になってきたことによるものであ
る。
ジは図４に示すように、リードフレーム１に半導体素子
４を搭載し、ボンディングワイヤ３で接続し封止部２を
設けたものであるが、近年図４に代用されるプラスチッ
クパッケージが主流になってきている。これは、近年の
半導体素子の信頼性向上に伴い安価なプラスチックパケ
ージへの搭載が可能になってきたことによるものであ
る。
【０００３】一方、半導体素子において、特に最近のＭ
ＯＳ、バイポーラＩＣは１００ＭＨｚ以上の高周波で動
作する半導体素子が増えてきている。これらの半導体素
子をプラスチックパッケージに搭載する場合、信号の安
定化の為には電源及び接地用に新たに層を設けたリード
フレーム構造が有効であり、図５、図６に示す構造のも
のが知られている。
ＯＳ、バイポーラＩＣは１００ＭＨｚ以上の高周波で動
作する半導体素子が増えてきている。これらの半導体素
子をプラスチックパッケージに搭載する場合、信号の安
定化の為には電源及び接地用に新たに層を設けたリード
フレーム構造が有効であり、図５、図６に示す構造のも
のが知られている。
【０００４】図５は、リードフレーム１、半導体素子
４、ボンディングワイヤ３、封止部２を備えており、金
属板１０が２枚とリードフレーム１及びそれらに挟まれ
た両面接着性の絶縁フィルム１１から構成されている多
層リードフレームである。そして、１層目は図４におけ
るリードフレームから半導体素子搭載部を除去した形で
ある。１層目の下に絶縁層である両面接着性の絶縁フィ
ルム１１を介して枠状の金属板１０を接続し、その金属
板１０を２層目とする。更にその下に同様の絶縁層を介
して３層目の金属板を接続する。１層目、２層目、３層
目のそれぞれの金属板はキャビティ部分にそれぞれボン
ディングワイヤーの接続部分を有する。
４、ボンディングワイヤ３、封止部２を備えており、金
属板１０が２枚とリードフレーム１及びそれらに挟まれ
た両面接着性の絶縁フィルム１１から構成されている多
層リードフレームである。そして、１層目は図４におけ
るリードフレームから半導体素子搭載部を除去した形で
ある。１層目の下に絶縁層である両面接着性の絶縁フィ
ルム１１を介して枠状の金属板１０を接続し、その金属
板１０を２層目とする。更にその下に同様の絶縁層を介
して３層目の金属板を接続する。１層目、２層目、３層
目のそれぞれの金属板はキャビティ部分にそれぞれボン
ディングワイヤーの接続部分を有する。
【０００５】前記１層目は信号層として使用し、２層
目、３層目は電源層または接地層として使用する。ま
た、３層目は半導体素子搭載部とする。図５の半導体装
置を形成する場合、３層目に半導体装置を取り付け、半
導体装置と前記１層目、２層目、３層目をワイヤーボン
ディングで接続し、その後、樹脂で封止するものであ
る。
目、３層目は電源層または接地層として使用する。ま
た、３層目は半導体素子搭載部とする。図５の半導体装
置を形成する場合、３層目に半導体装置を取り付け、半
導体装置と前記１層目、２層目、３層目をワイヤーボン
ディングで接続し、その後、樹脂で封止するものであ
る。
【０００６】また、図６は特開平３−２１１７６１号で
提案されている半導体装置である。図６に示すように、
インナーリード１２、半導体素子４、半導体素子搭載用
プレーン１９、接着フィルム２０、電源用プレーン１
７、接着フィルム６、接地用共通ライン１４、電極パタ
ーン１５、接地用ワイヤー１３、電源用ワイヤー１８、
信号用ワイヤー１６、及び封止部２よりなるもので、イ
ンナーリードの内側先端と半導体素子との間に所定の間
隔を形成し、前記間隔内に枠状導電板が配設され、この
枠状導電板に所定数の独立電極及び共通電極がこの枠状
導電板と一体となすように設けられているものである。
提案されている半導体装置である。図６に示すように、
インナーリード１２、半導体素子４、半導体素子搭載用
プレーン１９、接着フィルム２０、電源用プレーン１
７、接着フィルム６、接地用共通ライン１４、電極パタ
ーン１５、接地用ワイヤー１３、電源用ワイヤー１８、
信号用ワイヤー１６、及び封止部２よりなるもので、イ
ンナーリードの内側先端と半導体素子との間に所定の間
隔を形成し、前記間隔内に枠状導電板が配設され、この
枠状導電板に所定数の独立電極及び共通電極がこの枠状
導電板と一体となすように設けられているものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た図５の構造のように、リードフレーム上のボンディン
グ面と反対側に金属板を設けた場合、ボンディング時に
ワイヤーとリードフレームの接着が不安定であり、ワイ
ヤーの変形やカールが発生する場合がある。また、半導
体素子とリードフレームの信号層とのワイヤーの長さが
図４に比べて長くなり、ワイヤーの長さの制限により半
導体素子の寸法が制限されたり外形寸法が大きくなると
いう問題があった。
た図５の構造のように、リードフレーム上のボンディン
グ面と反対側に金属板を設けた場合、ボンディング時に
ワイヤーとリードフレームの接着が不安定であり、ワイ
ヤーの変形やカールが発生する場合がある。また、半導
体素子とリードフレームの信号層とのワイヤーの長さが
図４に比べて長くなり、ワイヤーの長さの制限により半
導体素子の寸法が制限されたり外形寸法が大きくなると
いう問題があった。
【０００８】また、特開平３−２１１７６１号にて提案
されている図６の半導体装置の構造では、半導体素子と
インナーリードの間に導電層を設けている為、外形寸法
が大きくなるという欠点があった。本発明の目的は、高
周波で動作する半導体素子を、電気的特性を劣化させず
に最小限の大きさのプラスチックパッケージに搭載し、
更にボンディングを安定化させる半導体装置を提供する
ことにある。
されている図６の半導体装置の構造では、半導体素子と
インナーリードの間に導電層を設けている為、外形寸法
が大きくなるという欠点があった。本発明の目的は、高
周波で動作する半導体素子を、電気的特性を劣化させず
に最小限の大きさのプラスチックパッケージに搭載し、
更にボンディングを安定化させる半導体装置を提供する
ことにある。
【０００９】
【課題を解決するための手段】そこで、本発明ではリー
ドフレームのボンディング面に絶縁層を介して導電層を
設け、半導体素子とリード、更にリードと導電層をワイ
ヤーボンディングで接続した構造を特徴とするものであ
る。すなわち、本発明は、リード上に絶縁層を介して設
けた導電層を有し、半導体素子のパッドと前記リードを
ボンディング接続し、前記リードと前記導電層をボンデ
ィング接続したことを特徴とする半導体装置であり、ま
た絶縁層を介して前記導電層を多層にしたことを特徴と
するものであり、さらに前記導電層を平面上で電気的に
分割し、複数の導電層としたことを特徴とする半導体装
置である。
ドフレームのボンディング面に絶縁層を介して導電層を
設け、半導体素子とリード、更にリードと導電層をワイ
ヤーボンディングで接続した構造を特徴とするものであ
る。すなわち、本発明は、リード上に絶縁層を介して設
けた導電層を有し、半導体素子のパッドと前記リードを
ボンディング接続し、前記リードと前記導電層をボンデ
ィング接続したことを特徴とする半導体装置であり、ま
た絶縁層を介して前記導電層を多層にしたことを特徴と
するものであり、さらに前記導電層を平面上で電気的に
分割し、複数の導電層としたことを特徴とする半導体装
置である。
【００１０】
【作用】本発明においては導電層を設けている構造なの
で、高周波で動作する半導体素子に対応したプラスチッ
クパッケージを提供することができる。その際、導電層
はリードの上に設置されているので、外形寸法が大きく
なることはない。また、半導体素子と導電層を電気的に
接続する際、半導体素子とリードをワイヤーボンディン
グで接続し、更にリードと導電層をワイヤーボンディン
グで接続しているため、多層リードフレームであるにも
かかわらずワイヤーの長さが通常のリードフレームと同
じにでき、更に、リードの下側に金属板を有さないので
ボンディングを安定化できる。
で、高周波で動作する半導体素子に対応したプラスチッ
クパッケージを提供することができる。その際、導電層
はリードの上に設置されているので、外形寸法が大きく
なることはない。また、半導体素子と導電層を電気的に
接続する際、半導体素子とリードをワイヤーボンディン
グで接続し、更にリードと導電層をワイヤーボンディン
グで接続しているため、多層リードフレームであるにも
かかわらずワイヤーの長さが通常のリードフレームと同
じにでき、更に、リードの下側に金属板を有さないので
ボンディングを安定化できる。
【００１１】
【発明の実施の形態】本発明の半導体装置についての実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１２】
【実施例１】本発明の第１の実施例を図１、図２に示
す。図１は、本発明の実施例１の半導体装置を横から見
た断面図である。また図２は、図１の半導体装置を上方
から示した図であり、その上半分は断面図、下半分は外
観である。図１において、本発明に係わる半導体装置
は、半導体素子４と、封止部２と、接着フィルム６と、
Ｃｕ箔の導電層５を有している。図２に示すとおり導電
層５は枠状に形成されている。
す。図１は、本発明の実施例１の半導体装置を横から見
た断面図である。また図２は、図１の半導体装置を上方
から示した図であり、その上半分は断面図、下半分は外
観である。図１において、本発明に係わる半導体装置
は、半導体素子４と、封止部２と、接着フィルム６と、
Ｃｕ箔の導電層５を有している。図２に示すとおり導電
層５は枠状に形成されている。
【００１３】リードフレーム１は、リード部７と半導体
素子搭載部（図示せず）から成り、半導体素子４は半導
体素子搭載部に取り付けられる。また、導電層５は接着
フィルム６を介してリード７の上に設置される。ここ
で、接着フィルム６及び導電層５はあらかじめリードフ
レーム上に接着されていることが望ましいが、半導体装
置の組立工程で接着しても良い。さらに、本発明に係か
る半導体装置は半導体装置とリードをワイヤーボンディ
ングで接続し、その後、さらにリードから導電層にワイ
ヤーボンディングに順に外側に接続する。このようにリ
ード７上に絶縁層である接着フィルム６を介して設けた
導電層５を有し、半導体素子４のパッドとリード７をボ
ンディングワイヤー３で接続したもので、さらに絶縁層
である接着フィルム６を介して導電層を多層化すること
ができるものである。
素子搭載部（図示せず）から成り、半導体素子４は半導
体素子搭載部に取り付けられる。また、導電層５は接着
フィルム６を介してリード７の上に設置される。ここ
で、接着フィルム６及び導電層５はあらかじめリードフ
レーム上に接着されていることが望ましいが、半導体装
置の組立工程で接着しても良い。さらに、本発明に係か
る半導体装置は半導体装置とリードをワイヤーボンディ
ングで接続し、その後、さらにリードから導電層にワイ
ヤーボンディングに順に外側に接続する。このようにリ
ード７上に絶縁層である接着フィルム６を介して設けた
導電層５を有し、半導体素子４のパッドとリード７をボ
ンディングワイヤー３で接続したもので、さらに絶縁層
である接着フィルム６を介して導電層を多層化すること
ができるものである。
【００１４】本実施例１によれば、図４に示す従来例で
は半導体素子の動作周波数が５０ＭＨｚ程度までしか対
応できなかったのに対し、３００ＭＨｚでも問題なく対
応できる事が確認された。更に、半導体素子と導電層の
接続が２回のワイヤーボンディングに分けられているの
で、導電層により接地電位を安定させながらも従来例の
図５、図６よりワイヤーの長さが短くなる。
は半導体素子の動作周波数が５０ＭＨｚ程度までしか対
応できなかったのに対し、３００ＭＨｚでも問題なく対
応できる事が確認された。更に、半導体素子と導電層の
接続が２回のワイヤーボンディングに分けられているの
で、導電層により接地電位を安定させながらも従来例の
図５、図６よりワイヤーの長さが短くなる。
【００１５】
【実施例２】本発明の第２の実施例を図３に示す。図３
は本発明の実施例２を示す半導体装置を上方から示した
図であり、その上半分は断面図、下半分は外観である。
図３において、半導体装置の形成方法は上記実施例１と
同様である。本実施例２では、導電層を接地用と電源用
の２種類を用意している。接地用導電層８は半導体素子
４の接地用パッドとワイヤーボンディングで接続され、
電源用導電層９は半導体素子４の電源ようパッドとワイ
ヤーボンディングで接続される。本実施例２によれば、
導電層が単層であっても、接地電位及び電源電位の両方
を安定化させることができる。
は本発明の実施例２を示す半導体装置を上方から示した
図であり、その上半分は断面図、下半分は外観である。
図３において、半導体装置の形成方法は上記実施例１と
同様である。本実施例２では、導電層を接地用と電源用
の２種類を用意している。接地用導電層８は半導体素子
４の接地用パッドとワイヤーボンディングで接続され、
電源用導電層９は半導体素子４の電源ようパッドとワイ
ヤーボンディングで接続される。本実施例２によれば、
導電層が単層であっても、接地電位及び電源電位の両方
を安定化させることができる。
【００１６】
【発明の効果】以上説明したように本発明ではリードの
上に接着フィルムを介して導電層を設け、半導体素子の
接地電位部、または接地電位部および電源部とリードを
ワイヤーボンディングで接続し、更にリードと導電層を
ワイヤーボンディングで接続しているので、半導体素子
の高周波動作に対応できる特性をもちつつもワイヤーの
長さを短くできる。そして本発明のように、ワイヤー長
さが短いと高速化に有利であり、これはインナリード長
さが長くてもワイヤー長さが短い方がインダクタンスが
小さくなり高速化に有利であるという効果を奏するもの
である。
上に接着フィルムを介して導電層を設け、半導体素子の
接地電位部、または接地電位部および電源部とリードを
ワイヤーボンディングで接続し、更にリードと導電層を
ワイヤーボンディングで接続しているので、半導体素子
の高周波動作に対応できる特性をもちつつもワイヤーの
長さを短くできる。そして本発明のように、ワイヤー長
さが短いと高速化に有利であり、これはインナリード長
さが長くてもワイヤー長さが短い方がインダクタンスが
小さくなり高速化に有利であるという効果を奏するもの
である。
【図１】本発明の実施例１を示す断面図である。
【図２】本発明の実施例１の上面図である。
【図３】本発明の実施例２の上面図である。
【図４】従来技術を示す断面図である。
【図５】従来技術を示す断面図である。
【図６】従来技術を示す断面図である。
１ リードフレーム ２ 封止部 ３ ボンディングワイヤー ４ 半導体素子 ５ 導電層 ６ 接着フィルム ７ リード部 ８ 接地用導電層 ９ 電源用導電層
Claims (3)
- 【請求項１】 リード上に絶縁層を介して設けた導電層
を有し、半導体素子のパッドと前記リードをボンディン
グ接続し、前記リードと前記導電層をボンディング接続
したことを特徴とする半導体装置。 - 【請求項２】 絶縁層を介して前記導電層を多層にした
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記導電層を平面上で電気的に分割し、
複数の導電層としたことを特徴とする請求項１に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31966295A JPH09139458A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31966295A JPH09139458A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139458A true JPH09139458A (ja) | 1997-05-27 |
Family
ID=18112807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31966295A Pending JPH09139458A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212211A (ja) * | 2008-03-03 | 2009-09-17 | Rohm Co Ltd | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133458A (ja) * | 1990-09-26 | 1992-05-07 | Dainippon Printing Co Ltd | 半導体素子用多層リードフレーム |
| JPH04329661A (ja) * | 1991-05-01 | 1992-11-18 | Shinko Electric Ind Co Ltd | リードフレームおよび半導体装置 |
| JPH0547985A (ja) * | 1991-08-08 | 1993-02-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JPH0685149A (ja) * | 1992-09-04 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0778926A (ja) * | 1993-09-07 | 1995-03-20 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
-
1995
- 1995-11-14 JP JP31966295A patent/JPH09139458A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133458A (ja) * | 1990-09-26 | 1992-05-07 | Dainippon Printing Co Ltd | 半導体素子用多層リードフレーム |
| JPH04329661A (ja) * | 1991-05-01 | 1992-11-18 | Shinko Electric Ind Co Ltd | リードフレームおよび半導体装置 |
| JPH0547985A (ja) * | 1991-08-08 | 1993-02-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JPH0685149A (ja) * | 1992-09-04 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0778926A (ja) * | 1993-09-07 | 1995-03-20 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212211A (ja) * | 2008-03-03 | 2009-09-17 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593647B2 (en) | Semiconductor device | |
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5083189A (en) | Resin-sealed type IC device | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JPH07321140A (ja) | 半導体装置 | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JPH09139458A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH05275609A (ja) | 半導体モジュール基板 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 |