JP2009212211A

JP2009212211A - 半導体装置

Info

Publication number: JP2009212211A
Application number: JP2008052023A
Authority: JP
Inventors: Yasuhiro Majima; 保洋間島
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-03-03
Filing date: 2008-03-03
Publication date: 2009-09-17

Abstract

【課題】ボンディングワイヤが持つインピーダンスにより高周波特性が損なわれることのない半導体装置を提供する。
【解決手段】半導体装置１００は、外部接続端子５０とダイパッド１０の間に第１のサブパッド３０および第２のサブパッド３２を持つ。この構成によると、第１のサブパッド３０および第２のサブパッド３２にボンディングワイヤ６０ｂを接続することによりその長さを外部接続端子５０に接続されるボンディングワイヤ６０ａと比べてより短くできる。その結果ボンディングワイヤによるインピーダンスを下げることができ、また放熱性も向上する。また、第１のサブパッド３０および第２のサブパッド３２を裏面電極として露出させることで接触抵抗を低減することができ、放熱性を向上させることができる。
【選択図】図１

Description

本発明は、半導体装置に関する。

近年半導体集積技術の進歩は目覚ましく、ひとつの半導体チップに多種多様な回路を組み込むことが可能となっている。それに伴って半導体チップが非常に多数の電極端子を持つことが多くなってきた。その理由のひとつとしては、低周波および高周波回路間またはアナログおよびデジタル回路間で電源および接地端子を分離する必要があることがある。

通常半導体チップはＱＦＮ（ＱｕａｄＦｌａｔＮｏｌｅａｄ）パッケージ等の半導体パッケージに封止され保護される。このような半導体パッケージの多くは、半導体チップを保持するダイパッドとそのダイパッドを囲むように配置された外部接続端子を樹脂で封止した構造を持つ。ここで半導体チップの電極端子は、金細線などのボンディングワイヤで外部接続端子と接続される。この外部接続端子は信号の入出力や接地電位、電源電位の供給などに用いられる。従って半導体チップの電極端子の数に見合った数の外部接続端子が設けられ、特に半導体チップが多数の電極端子を持つ場合、そのチップを保持する半導体パッケージの外部接続端子の数も多くなる。

特開平１０−７０１５９号公報

ここで外部接続端子の数が非常に多い場合、外部接続端子の先端を十分にダイパッドに近づけることが困難になっている。これは技術上外部接続端子の先端をある幅以下にはできないこと、および外部接続端子の先端同士が近すぎると信頼性を確保できないことによる。従ってこの場合外部接続端子の先端とダイパッドとの間にはある程度の距離が開くこととなる。

このため半導体チップの電極端子と外部接続端子とを接続するボンディングワイヤは少なくとも外部接続端子の先端とダイパッドとの間の距離程度の長さを持つこととなり、無視できないインピーダンスを持つ。特に半導体チップの高周波回路の電源電圧や接地電圧がこのボンディングワイヤによって供給される場合、そのボンディングワイヤのインピーダンスによってノイズが増大し高周波特性が損なわれるといった問題がある。また、電極端子を通じた放熱性を損なう原因ともなっている。

半導体パッケージを実装する際は裏面電極として露出させた外部接続端子の面をはんだなどにより基板のランドへ接続するが、その外部接続端子の面によって確保できる電極面は一般に小さく、無視できない接触抵抗を生じる原因となっている。

本発明はこうした状況に鑑みてなされたものであり、その目的は、ボンディングワイヤによるインピーダンスを低減し、外部への広い電極面を確保する半導体装置の提供にある。

上記課題を解決するために、本発明のある態様は半導体装置に関する。この半導体装置は、ダイパッドと、ダイパッドの一方の面上に固定された半導体チップと、ダイパッドを囲むように配置された複数の外部接続端子と、ダイパッドと複数の外部接続端子との間に設けられ、ダイパッドと絶縁されたサブパッドと、を備える。サブパッドの一方の面は、ボンディングワイヤによって半導体チップに設けられた電極端子と電気的に接続される。ダイパッドの他方の面およびサブパッドの他方の面が半導体装置の裏面電極として外部に露出する。

この態様によると、外部接続端子に比べてダイパッドにより近いサブパッドにボンディングワイヤを接続することで、その長さを短くすることができる。また、サブパッドには多数のボンディングワイヤを接続することができる。これらの理由によりボンディングワイヤに起因するインピーダンスを減らすことができ、またボンディングワイヤを通した放熱性も向上する。
さらにサブパッドをそのまま裏面電極として用いているので、外部接続端子と比較して大きな電極面積を確保することができる。これにより接触抵抗が減少し、基板への放熱性も向上する。

サブパッドはダイパッドを囲うように環状に形成されてもよい。

サブパッドは複数存在し、複数のサブパッドはダイパッドを中心とする入れ子状に形成されてもよい。

電極端子は、半導体チップに形成される半導体集積回路の少なくともひとつの回路ブロックの接地端子であってもよい。
この態様によると、外部の接地領域と上記接地端子との間のインピーダンスを低減させることができ、回路ブロックの性能向上に貢献する。

電極端子は、半導体チップに形成される半導体集積回路の少なくともひとつの回路ブロックの電源端子であってもよい。
この態様によると、外部の電源領域と上記電源端子との間のインピーダンスを低減させることができ、回路ブロックの性能向上に貢献する。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る半導体装置によれば、より低いインピーダンスで半導体チップと外部とを電気的に接続することができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。

本発明は特に数ＧＨｚの高周波信号を取り扱う回路を含む半導体チップのパッケージ等に好適に用いられる。例えば衛星放送チューナ用半導体チップやＢｌｕｅｔｏｏｔｈデバイスに組み込まれる半導体チップのパッケージに本発明を用いることができる。

図１は、実施の形態に係る半導体装置１００の構成を示す斜視図である。図１においては半導体装置１００の内部を明確に表示するために、封止樹脂１１０は透明であると仮定して示す。封止樹脂１１０の輪郭は破線で示す。半導体装置１００は、ダイパッド１０、半導体チップ２０、第１のサブパッド３０、第２のサブパッド３２、外部接続端子５０、ボンディングワイヤ６０ａ、ボンディングワイヤ６０ｂおよびボンディングワイヤ６０ｃを備える。半導体装置１００は例えばＱＦＮ（ＱｕａｄＦｌａｔＮｏｌｅａｄ）パッケージであってもよい。図１においては、説明を簡単にするために実際よりも少ない数の電極端子７０が示される。実際にはより多くの電極端子７０が設けられており、全ての外部接続端子５０およびサブパッドが、外部との接続のために電極端子７０とボンディングワイヤによって電気的に接続されている。

ダイパッド１０には半導体チップ２０が接着される。この接着には例えば銀ペースト樹脂が用いられてもよい。外部接続端子５０はダイパッド１０を囲むように配置される。ダイパッド１０と外部接続端子５０の間の領域には、第１のサブパッド３０および第２のサブパッド３２が、それぞれダイパッド１０を囲うように環状に、かつ内側からその順にダイパッド１０を中心とした入れ子状に形成される。ダイパッド１０、第１のサブパッド３０、第２のサブパッド３２および外部接続端子５０は互いに絶縁されている。半導体チップ２０には電極端子７０が形成される。例えば、電極端子７０は半導体チップ２０の表面に設けられてもよい。この電極端子７０とダイパッド１０はボンディングワイヤ６０ｃによって、電極端子７０と第１のサブパッド３０および第２のサブパッド３２はボンディングワイヤ６０ｂによって、そして電極端子７０と外部接続端子５０はボンディングワイヤ６０ａによって電気的に接続される。

図２は、実施の形態に係る半導体装置１００を上から見た平面図である。封止樹脂１１０については図１と同様である。

図３は、実施の形態に係る半導体装置１００の裏面電極の平面図である。図３では封止樹脂１１０に対して図１のような仮定をせずに表示する。これはサブパッドの露出状態を明確に表示するためである。本実施の形態に係る半導体装置１００では、外部接続端子５０に加えてダイパッド１０、第１のサブパッド３０および第２のサブパッド３２を裏面電極として露出させている。
以上が実施の形態に係る半導体装置１００の構成である。

つぎに、実施の形態に係る半導体装置１００の製造方法の一例を説明する。
本実施の形態に係る半導体装置１００を製造するためにはまず、ダイパッド１０、第１のサブパッド３０および第２のサブパッド３２を個々に銅などの金属により形成する。次にその個々の部材を固定するための枠、例えばその個々の部材のそれぞれの四隅を支持する小さな鍵状の枠が設けられた封止用の金型を製作する。そしてその金型に個々の部材を固定し、さらに外部接続端子５０が形成されたリードフレームを併せて固定する。この状態でダイパッド１０に半導体チップ２０を銀ペースト樹脂などにより接着し、ボンディングワイヤを取り付ける。その後エポキシ樹脂などの封止樹脂１１０で全体を固定する。最後に裏面電極に付着した不要な樹脂を研磨などにより除去することで本実施の形態に係る半導体装置１００を製造することができる。但し上記製造方法は例示であり、半導体装置１００の製造方法はこれに限定されるものではなく、ダイパッド１０を囲うように環状に、かつ内側からその順にダイパッド１０を中心とした入れ子状に形成される複数のサブパッドを含む半導体装置を製造する方法によって製造されてもよい。

本実施の形態に係る半導体装置１００によれば、電極端子７０と第１のサブパッド３０または第２のサブパッド３２を接続するボンディングワイヤ６０ｂは、電極端子７０と外部接続端子５０を接続するボンディングワイヤ６０ａよりも短い。また、第１のサブパッド３０および第２のサブパッド３２には多数のボンディングワイヤ６０ｂを接続することができる。これらふたつの理由によりボンディングワイヤに起因するインピーダンスを減らすことができ、さらにボンディングワイヤを通した放熱性も向上する。この結果半導体チップ２０の動作はより安定し、特に高周波での特性が向上する。

また、第１のサブパッド３０および第２のサブパッド３２は半導体チップ２０を囲うように配置されているので、電極端子７０が半導体チップ２０の四辺のどこに位置していても、その辺と隣接する第１のサブパッド３０もしくは第２のサブパッド３２の辺が存在する。従って電極端子７０の位置にかかわらずにより短いボンディングワイヤを設けることが可能である。これは半導体チップ２０のデザイン上の制約を減少させる効果がある。

さらに第１のサブパッド３０および第２のサブパッド３２をそのまま裏面電極として用いているので、ひとつの外部接続端子５０と比較して大きな電極面積を確保することができる。これにより半導体装置１００とそれが実装される基板の配線との間の接触抵抗が減少し、また基板への放熱性も向上する。

図４（ａ）〜（ｂ）は、変形例に係る半導体装置を上から見た平面図である。
図４（ａ）は変形例に係る半導体装置４００であってそのサブパッドがアイランド状で
ある半導体装置４００を上から見た平面図である。封止樹脂１１０については図１と同様である。図４（ａ）においては、説明を簡単にするために実際よりも少ない数の電極端子７０が示される。実際にはより多くの電極端子７０が設けられており、全ての外部接続端子５０およびサブパッドが、外部との接続のために電極端子７０とボンディングワイヤによって電気的に接続されている。本変形例に係る半導体装置４００はダイパッド１０とそのダイパッド１０を囲むように配置された外部接続端子５０との間の領域にアイランド状の複数のサブパッド４０ａ〜４０ｄを備える。本変形例に係る半導体装置４００によれば、上記実施の形態において説明したようにボンディングワイヤに起因するインピーダンスを減らすことができ、またそれを通じた放熱性を向上させることができる。さらにそれだけではなく、その構造からリードフレームを用いる従来の方法によって製造することができる。また、環状のサブパッドの場合では半導体チップに最も近いサブパッドはひとつであるが、本変形例の場合ではそれを４つ形成することができる。従って本変形例においては、短いボンディングワイヤによってより多くの回路ブロックの端子を外部と接続することができる。

図４（ｂ）は変形例に係る半導体装置５００であってそのサブパッドがコの字型である半導体装置５００を上から見た平面図である。封止樹脂１１０については図１と同様である。図４（ｂ）においては、説明を簡単にするために実際よりも少ない数の電極端子７０が示される。実際にはより多くの電極端子７０が設けられており、全ての外部接続端子５０およびサブパッドが、外部との接続のために電極端子７０とボンディングワイヤによって電気的に接続されている。本変形例では、半導体装置５００は外部接続端子をその一部に含むコの字型のサブパッド５２を含む。実施の形態の変形例としては、この他に例えばＬ字型のサブパッドを含む変形例や、これまでに説明された形状のサブパッドの組合せに係る変形例も可能である。

つぎに、実施の形態に係る半導体装置１００が実装される多層配線基板２００について説明する。なお多層配線基板２００は例示であり、本発明はこれに限定されるものではなく、半導体装置１００に対応するランドが設けられた基板に半導体装置１００が実装されてもよい。

図５（ａ）〜（ｄ）は、多層配線基板２００に含まれる配線層を上から見た平面図である。また、図６は図５（ａ）のＡ−Ａ線断面図である。
図５（ａ）は多層配線基板２００の表面配線層２１０を上から見た平面図である。図５（ａ）においては、半導体装置１００の実装領域１２０を破線で囲まれた領域として示し、多層配線基板２００の表面に現れないビアを破線の円で表示する。図５（ａ）から図５（ｂ）〜（ｄ）へ引かれた破線は、図５（ａ）に示された表面配線層２１０に含まれる部材と図５（ｂ）〜（ｄ）に示された配線層の部材との位置関係を明確にするために示されている。表面配線層２１０は第１の絶縁層２５０上に形成された中心ランド９０、第１のランド９２、第２のランド９４および端子ランド９６を備える。それらのランドは実施の形態に係る半導体装置１００のダイパッド１０、第１のサブパッド３０、第２のサブパッド３２および外部接続端子５０の裏面電極として露出している面にそれぞれ電気的に接続される。中心ランド９０、第１のランド９２および第２のランド９４は、中心ビア８０、第１のビア８２および第２のビア８４によってそれぞれ多層配線基板２００の他の配線層へ電気的に接続される

図５（ｂ）は多層配線基板２００の第１の配線層２２０を上から見た平面図である。図５（ｂ）においては、半導体装置１００の実装領域１２０に対応する領域には同じ符号１２０を付し破線で囲まれた領域として示し、第１の導体シート２２２上で第２のビア８４と接続される領域には同じ符号８４を付し破線の円で表示する。第１の導体シート２２２は、例えば銅などの金属をめっきした後に第１の中心孔２２４部分をエッチング処理により除去することで形成されてもよい。

図５（ｃ）は多層配線基板２００の第２の配線層２３０を上から見た平面図である。図５（ｃ）においては、半導体装置１００の実装領域１２０に対応する領域には同じ符号１２０を付し破線で囲まれた領域として示し、第２の導体シート２３２上で第１のビア８２と接続される領域には同じ符号８２を付し破線の円で表示する。第２の導体シート２３２は、例えば銅などの金属をめっきした後に第２の中心孔２３４部分をエッチング処理により除去することで形成されてもよい。

図５（ｄ）は多層配線基板２００の第３の配線層２４０を上から見た平面図である。図５（ｄ）においては、半導体装置１００の実装領域１２０に対応する領域には同じ符号１２０を付し破線で囲まれた領域として示し、第３の導体シート２４２上で中心ビア８０と接続される領域には同じ符号８０を付し破線の円で表示する。第３の導体シート２４２は、例えば銅などの金属をめっきすることで形成されてもよい。

図６は、図５（ａ）のＡ−Ａ線断面図である。図６においては半導体装置１００に対応する領域の外側の領域は省略して示す。多層配線基板２００は、実装面からその内部に向かって表面配線層２１０、第１の絶縁層２５０、第１の配線層２２０、第２の絶縁層２６０、第２の配線層２３０、第３の絶縁層２７０および第３の配線層２４０がこの順番に積層された構造を持つ。なお上記構造は例示であり、多層配線基板２００は少なくともひとつの配線層と少なくともひとつの絶縁層が積層された構造を持つものであってもよい。
第１の絶縁層２５０は表面配線層２１０と第１の配線層２２０との間に設けられ、それらを絶縁する。第１の配線層２２０は第１の導体シート２２２および第１の中心孔２２４を含む。第１の導体シート２２２は第１の絶縁層２５０内に設けられた第２のビア８４によって第２のランド９４と電気的に接続される。第１の中心孔２２４は第１の絶縁層２５０を形成する絶縁物質によって満たされる。
第２の絶縁層２６０は第１の配線層２２０と第２の配線層２３０との間に設けられ、それらを絶縁する。第２の配線層２３０は第２の導体シート２３２および第２の中心孔２３４を含む。第２の導体シート２３２は第１の絶縁層２５０、第１の中心孔２２４および第２の絶縁層２６０を貫通するように形成された第１のビア８２によって第１のランド９２と電気的に接続される。第２の中心孔２３４は第２の絶縁層２６０を形成する絶縁物質によって満たされる。
第３の絶縁層２７０は第２の配線層２３０と第３の配線層２４０との間に設けられ、それらを絶縁する。第３の配線層２４０は第３の導体シート２４２を含む。第３の導体シート２４２は第１の絶縁層２５０、第１の中心孔２２４、第２の絶縁層２６０、第２の中心孔２３４および第３の絶縁層２７０を貫通するように形成された中心ビア８０によって中心ランド９０と電気的に接続される。
以上が多層配線基板２００の構成である。

半導体装置１００が実装される上述の多層配線基板２００においては、第１のサブパッド３０および第２のサブパッド３２は図３に示されたそれぞれの露出面全体を通して、多層配線基板２００の表面配線層２１０に含まれる対応するランドと電気的に接続される。これにより第１のサブパッド３０および第２のサブパッド３２とその対応するランドとの接触抵抗を、外部接続端子とそれに対応するランドを用いた場合と比較して低くすることができる。また、半導体装置１００の多層配線基板２００への放熱性も向上する。

また、端子ランドは通常基板の配線デザイン上の制約からその面積が制限される。それに対して上述の多層配線基板２００においては、第１のランド９２および第２のランド９４を図５（ａ）のように設けることにより、より広い面積を確保できる。そのため層間の電気接続のためのビアをより多く設けることができ、インピーダンスの低減に貢献する。

つぎに、実施の形態において説明された半導体装置１００のアプリケーションについて説明する。このアプリケーションでは、半導体チップ２０にダウンコンバータ回路３００が形成される。

図７は、ダウンコンバータ回路３００の構成を示す回路図である。接地端子を示す符号の隣に付された括弧内の符号は、その接地端子が電気的に接続される先の部材の符号を示す。ダウンコンバータ回路３００は、ミキサ３１０、低雑音高周波増幅回路（ＬＮＡ：ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）３３０、位相同期回路（ＰＬＬ：ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）３３２、中間周波増幅回路３３４およびデジタル制御部３３６を含む。このダウンコンバータ回路３００では、例えば入力端子３４０に変調された２ＧＨｚの入力キャリア信号Ｓ_ＩＮが入力されると、まず低雑音高周波増幅回路３３０がそれを増幅し高周波信号Ｓ_ＲＦを出力する。そしてその高周波信号Ｓ_ＲＦは、位相同期回路３３２によって生成された１．９ＧＨｚのキャリア検波信号Ｓ_ＰＬＬとミキサ３１０で混合され、およそ０．１ＧＨｚの中間周波信号Ｓ_ＩＦとなって中間周波増幅回路３３４に入力される。中間周波増幅回路３３４はその入力された中間周波信号Ｓ_ＩＦを増幅し、出力端子３４２に出力信号S_ＯＵＴとして出力する。これら一連の動作はデジタル制御部３３６によって制御されてもよい。

上記ダウンコンバータ回路３００において、低雑音高周波増幅回路３３０はとくに低雑音性を要求されるので、その接地端子である第１の接地端子ＧＮＤ１は最もボンディングワイヤによるインピーダンスが低いダイパッド１０に電気的に接続される。次いで質のよい接地電位を要求する位相同期回路３３２の接地端子である第２の接地端子ＧＮＤ２は第１のサブパッド３０に電気的に接続される。デジタル制御部３３６の接地端子は、そのデジタル制御部３３６に起因する雑音が乗りやすく他の接地端子と分離する必要がある。従って、デジタル制御部３３６の接地端子である第３の接地端子ＧＮＤ３は第２のサブパッド３２に電気的に接続される。第２のサブパッド３２には他のデジタル回路ブロックの接地端子が電気的に接続されてもよい。

本アプリケーションに係る半導体装置によれば、低雑音高周波増幅回路３３０、位相同期回路３３２およびデジタル制御部３３６の接地端子を分離することができ、かつそれぞれの接地端子と外部の接地領域との間のインピーダンスを低減させることができる。この結果、ダウンコンバータ回路３００のＳ／Ｎ比は向上し、またより高周波の信号を取り扱うことが可能となる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では半導体装置１００としてＱＦＮ（ＱｕａｄＦｌａｔＮｏｌｅａｄ）パッケージを例として説明したが、本発明はこれに限定されるものではなく、ＤＩＰ（ＤｕａｌＩｎｌｉｎｅＰａｃｋａｇｅ）やＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）などの半導体パッケージを用いることもできる。

実施の形態では電極端子７０と他の部材とを電気的に接続する手段としてボンディングワイヤを用いて説明したが、本発明はこれに限定されるものではなく、例えばリボン状の導体を用いて接続してもよい。

実施の形態に係る半導体装置１００のアプリケーションでは半導体チップ２０に形成される回路としてダウンコンバータ回路を用いて説明したが、本発明はこれに限定されるものではなく、ダイレクトコンバージョン方式を採用した受信機における信号復調回路など、１００ＭＨｚ以上の高周波信号を取り扱う回路にも好適に用いることができる。

実施の形態に係る半導体装置の構成を示す斜視図である。図１の半導体装置を上から見た平面図である。図１の半導体装置の裏面電極の平面図である。図４（ａ）〜（ｂ）は、変形例に係る半導体装置を上から見た平面図である。図５（ａ）〜（ｄ）は、多層配線基板に含まれる配線層を上から見た平面図である。図５（ａ）のＡ−Ａ線断面図である。ダウンコンバータ回路の構成を示す回路図である。

符号の説明

１０ダイパッド、２０半導体チップ、３０第１のサブパッド、３２第２のサブパッド、５０外部接続端子、７０電極端子、１００半導体装置。

Claims

ダイパッドと、
前記ダイパッドの一方の面上に固定された半導体チップと、
前記ダイパッドを囲むように配置された複数の外部接続端子と、
前記ダイパッドと前記複数の外部接続端子との間に設けられ、前記ダイパッドと絶縁されたサブパッドと、を備え、
前記サブパッドの一方の面は、ボンディングワイヤによって前記半導体チップに設けられた電極端子と電気的に接続され、
前記ダイパッドの他方の面および前記サブパッドの他方の面が裏面電極として外部に露出することを特徴とする半導体装置。
前記サブパッドは前記ダイパッドを囲うように環状に形成されることを特徴とする請求項１に記載の半導体装置。
前記サブパッドは複数存在し、前記複数のサブパッドは前記ダイパッドを中心とする入れ子状に形成されることを特徴とする請求項２に記載の半導体装置。
前記電極端子は、前記半導体チップに形成される半導体集積回路の少なくともひとつの回路ブロックの接地端子であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
前記電極端子は、前記半導体チップに形成される半導体集積回路の少なくともひとつの回路ブロックの電源端子であることを特徴とする請求項１から３のいずれかに記載の半導体装置。