JP2005209770A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005209770A JP2005209770A JP2004012815A JP2004012815A JP2005209770A JP 2005209770 A JP2005209770 A JP 2005209770A JP 2004012815 A JP2004012815 A JP 2004012815A JP 2004012815 A JP2004012815 A JP 2004012815A JP 2005209770 A JP2005209770 A JP 2005209770A
- Authority
- JP
- Japan
- Prior art keywords
- support
- leads
- lead
- semiconductor device
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】 グランドの安定化及び高周波特性の向上。
【解決手段】 半導体装置は、絶縁性樹脂からなる封止体と、封止体内に位置しかつ入力信号を低雑音増幅あるいは電力増幅するトランジスタを有する半導体チップと、上面に半導体チップを搭載しグランド電位とされる支持体と、支持体と並列に配置されかつ半導体チップの所定の電極に接続手段を介して電気的に接続される複数のリードとを有し、リードのうち入力信号が供給される入力端子の周囲を支持体及び複数のリード並びに支持体とリードに連なる連結部で囲む構成になっている。支持体及びリードの下面は封止体の下面に露出してノンリード型構造の半導体装置になっている。支持体及びリード並びに連結部は銅系材料で形成され、かつそれらの表面には銅系材料に比較して電気抵抗が小さい金属メッキ膜が形成されている。
【選択図】 図1
【解決手段】 半導体装置は、絶縁性樹脂からなる封止体と、封止体内に位置しかつ入力信号を低雑音増幅あるいは電力増幅するトランジスタを有する半導体チップと、上面に半導体チップを搭載しグランド電位とされる支持体と、支持体と並列に配置されかつ半導体チップの所定の電極に接続手段を介して電気的に接続される複数のリードとを有し、リードのうち入力信号が供給される入力端子の周囲を支持体及び複数のリード並びに支持体とリードに連なる連結部で囲む構成になっている。支持体及びリードの下面は封止体の下面に露出してノンリード型構造の半導体装置になっている。支持体及びリード並びに連結部は銅系材料で形成され、かつそれらの表面には銅系材料に比較して電気抵抗が小さい金属メッキ膜が形成されている。
【選択図】 図1
Description
本発明は半導体装置に係わり、特に高周波信号を取り扱う半導体装置に適用して有効な技術に関する。
オフィスや家庭でのパーソナルコンピュータ(パソコン)の普及に伴い、インターネットに代表されるパソコン間通信が盛んに行われている。そのパソコン間通信を有線でなく無線でおこなう無線LAN(構内情報通信網:local area network)が注目を集めている。現在は、2.4GHz帯「IEEE(The Institute of Electrical and Electronics
Engineers, Inc. )802.11b」規格の無線LANが主流である。しかし、伝送速度が最大で8Mbpsと低速なため、動画像伝送ができないなどの課題が生まれている。その解決策として、最大伝送速度54Mbpsを可能にした5GHz帯「IEEE802.11a」規格の無線LANがある。
無線LANを含む高周波信号を取り扱う半導体装置は、インダクタンスの低減、グランドの強化、低熱抵抗化等が要請されている。
Engineers, Inc. )802.11b」規格の無線LANが主流である。しかし、伝送速度が最大で8Mbpsと低速なため、動画像伝送ができないなどの課題が生まれている。その解決策として、最大伝送速度54Mbpsを可能にした5GHz帯「IEEE802.11a」規格の無線LANがある。
無線LANを含む高周波信号を取り扱う半導体装置は、インダクタンスの低減、グランドの強化、低熱抵抗化等が要請されている。
半導体装置の封止構造の一つとして、絶縁性樹脂からなる封止体と、この封止体内に配置される半導体チップと、前記半導体チップを上面に搭載し下面を封止体の下面に露出させる支持体と、前記半導体チップの電極パッドと接続手段を介して電気的に接続されかつ封止体の下面に下面を露出させる複数のリードを有するノンリード型の半導体装置が知られている。
このような半導体装置の製造においては金属板をパターニングしたリードフレームが使用される。リードフレームには、半導体装置を形成するためのリードパターンが列状にまたはマトリックス状に配列されている。そして、半導体装置の製造においては、最初にリードフレームの各リードパターンの支持体の上面に半導体チップを固定する。つぎに、半導体チップの電極パッドとリードをワイヤ等による接続手段を介して電気的に接続する。つぎに、リードフレームの上面を絶縁性樹脂で覆った後、絶縁性樹脂とリードフレームを共に切断して半導体装置を製造する(例えば、特許文献1)。
本発明者は高周波対応の半導体装置について検討した。特許文献1にも示すように、ノンリード型半導体装置は、半導体チップの下面の電極は支持体(アイランド)に電気的に接続され、半導体チップの上面の電極パッドはワイヤを介して支持体に並列配置されるリード(リード端子)に電気的に接続される。従って、封止体(パッケージ)の下面には支持体やリードによって外部電極端子(外部接続用電極)が露出形成されることになる。
図20は、前記ノンリード型構造の半導体装置の底面図であり、本発明に先立って検討した半導体装置90を示すものである。この半導体装置90は、絶縁性樹脂からなる四角形状の封止体91の下面の中央に長方形状の支持体92を位置させ、支持体92の両側にそれぞれ3個のリード93a〜93fを位置させる構造になっている。これら支持体92及びリード93a〜93fは表面実装用の外部電極端子となる。図において、左側中央のリード93bは入力端子となり、入力信号94が供給される。また、右側の3個のリード93d〜93fは出力端子となり、出力信号95を出力する。支持体92は、使用時接地されて接地電位(グランド電位)にされる。入力端子に供給される入力信号は、半導体チップに形成されるトランジスタによって低雑音増幅あるいは電力増幅されて出力端子から出力信号となって出力される。入力端子となるリード93bの両側のリード93a,93cは、ワイヤ96によって図示しない半導体チップの電極パッドに接続され、かつ半導体チップ内を介して支持体92に電気的に接続されている。
このように、入力端子となるリード93bの延長上に接地電位となる支持体92を配し、リード93bの両側に接地電位となるリード93a,93cを配し、リード93a,93cをワイヤ96を介して支持体92に電気的に接続することによってシールドが図られている。しかし、より高い高周波域での使用に伴い、更なるシールド、即ち、グランドの安定化が要請される。
本発明の目的の一つは、グランドの安定化が達成できる半導体装置を提供することにある。
本発明の目的の一つは、高周波特性が良好な半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明の目的の一つは、高周波特性が良好な半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
絶縁性樹脂からなる封止体と、
前記封止体内に位置し、かつ入力信号を低雑音増幅あるいは電力増幅するトランジスタを有する半導体チップと、
上面に前記半導体チップを搭載しグランド電位とされる支持体と、
前記支持体と並列に配置され、かつ前記半導体チップの所定の電極に接続手段を介して電気的に接続される複数のリードとを有し、
前記リードのうち入力信号が供給される入力リード(入力端子)の周囲を前記支持体及び複数の前記リード並びに前記支持体と前記リードに連なる連結部で囲む構成になっている。
絶縁性樹脂からなる封止体と、
前記封止体内に位置し、かつ入力信号を低雑音増幅あるいは電力増幅するトランジスタを有する半導体チップと、
上面に前記半導体チップを搭載しグランド電位とされる支持体と、
前記支持体と並列に配置され、かつ前記半導体チップの所定の電極に接続手段を介して電気的に接続される複数のリードとを有し、
前記リードのうち入力信号が供給される入力リード(入力端子)の周囲を前記支持体及び複数の前記リード並びに前記支持体と前記リードに連なる連結部で囲む構成になっている。
前記支持体及び前記リードの下面は前記封止体の下面に露出してノンリード型構造の半導体装置になっている。前記連結部は前記支持体及び前記リードよりも薄くなり、前記封止体内に埋没している。前記支持体及びリード並びに連結部は銅系材料で形成されている。前記支持体、前記リード及び前記連結部の表面には、前記支持体及び前記リード並びに前記連結部の材質(銅系材料)に比較して電気抵抗が小さい材質によるメッキ膜(例えばPdメッキ膜)が全面に形成されている。前記支持体及び前記リードの厚さは0.2mm以下になっている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)入力リードの周囲を、グランド電位とされる一体化した支持体、複数のリード及び連結部で囲む構成になっていることから、入力リードと出力リード間のシールドが確実となり、グランド電位が安定し、グランド強化が達成できる。この結果、半導体装置は安定した動作をするようになる。
前記(1)の手段によれば、(a)入力リードの周囲を、グランド電位とされる一体化した支持体、複数のリード及び連結部で囲む構成になっていることから、入力リードと出力リード間のシールドが確実となり、グランド電位が安定し、グランド強化が達成できる。この結果、半導体装置は安定した動作をするようになる。
(b)半導体装置はノンリード型となっている。即ち、上面に半導体チップを搭載する支持体の下面は封止体の下面に露出する。この結果、半導体装置を実装基板に実装して動作させる場合、半導体チップの下面電極は厚さ0.2mm以下の薄い支持体を通して実装基板の配線に導通するため、インダクタンス(L)成分を小さくすることができ、信号の高速処理が可能になる。
(c)上記(b)に記載されているように、半導体チップを搭載する支持体は0.2mm以下と薄く、また、支持体は銅系材料であることから、過度熱抵抗の低減を図ることができる。従って、半導体装置の動作時、効率的に熱を実装基板に放熱することもでき、半導体装置の安定動作が可能になる。
(d)支持体とリードを連結する連結部は封止体内に埋没することから、支持体及びリード間には封止体を構成する樹脂が充填されることになる。この結果、半導体装置を実装基板に半田等の接合材で接続する場合、接続面積が大きいことによる半田量の増大によ半導体装置の傾斜実装がなくなり、各接続部の半田の厚さも一定する。
(e)高周波電流は、物質の表皮を流れる性質がある。本発明では、支持体、リード及び連結部の表面には、支持体及びリード並びに連結部の材質(銅系材料)に比較して電気抵抗が小さい材質によるメッキ膜(例えばPdメッキ膜)が全面に形成されている。従って、高周波電流損失が小さくなり、半導体装置の高周波特性が向上する。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図18は本発明の実施例1である半導体装置に係わる図である。本実施例では、2GHz以上の高周波域で使用する増幅回路を有する半導体装置に本発明を適用した例について説明する。例えば、無線LANで使用するパソコンカードの高周波部は受信系と送信系で構成されている。送信系は、ベースバンドLSIと、ベースバンドLSIに接続される送信系ミクサーと、送信系ミクサーに接続されかつ送受信切り替え用スイッチに接続される送信用の高出力電力増幅装置と、送受信切り替え用スイッチに接続されるアンテナとで構成されている。また、受信系はベースバンドLSIに接続される受信系ミクサーと、受信系ミクサーに接続されかつ送受信切り替え用スイッチに接続される受信用低雑音増幅器(LNA)と、送受信切り替え用スイッチに接続されるアンテナとで構成されている。また、ベースバンドLSI、受信系ミクサー及び送信系ミクサーは電圧制御発振器(VCO)に接続されている。5GHzという超高周波域での使用においては、パソコンカードに組み込まれる前記各部品は高い高周波特性を要求される。本発明は、前記高出力電力増幅装置や受信用低雑音増幅器に適用することができる。
本実施例の半導体装置は、図1乃至図5に示す構造になっている。図1は半導体装置の封止体の一部を除去した状態の模式的平面図、図2は半導体装置の模式的断面図、図3は半導体装置の斜視図、図4は半導体装置の底面図、図5は半導体装置の入出力リードのシールド構成を示す模式図である。
半導体装置1は、図1乃至図4に示すように、封止体2で形成される直方体の所定面に支持体やリードを構成する金属板の1面を露出させるノンリード構造になっている。図3に示すように、封止体2の上面2aは封止体2を形成する絶縁性の樹脂によって形成される平坦な面である。これに対して、封止体2の下面2bは、図4に示すように、封止体2を形成する樹脂による平坦面と、この平坦面中に露出する支持体やリードの1面とで形成されている。即ち、封止体2の下面2bの中央には、支持体3の端子面3aが露出し、その両側には3個づつリード4〜9の端子面4a〜9aが配置されている。
支持体3及びリード4〜9は、平坦な1枚の金属板(例えば、銅系金属板)を所定のパターンに形成したリードフレームから形成される。また、支持体3及びリード4〜9は、下面が所定の深さ選択的にエッチング除去される構造になっている。また、封止体2の形成時、リード4〜9の下面高さまで樹脂が到達するようにして封止体2が形成される。この結果、エッチングで除去された厚さ部分にも樹脂が廻り込むことから、リード4〜9のエッチング面側は封止体2内に埋没する状態になり、エッチングされない支持体3及びリード4〜9の下面が封止体2の下面2bに露出することになる。そして、この露出する面が端子面3a及び端子面4a〜9aになる(図2参照)。図1において、点線で示す矩形箇所が端子面3a及び端子面4a〜9aである。
封止体2の下面2bに露出する支持体3及びリード4〜9の下面には第2メッキ膜15が形成されている。第2メッキ膜15は、例えば、最下層がNiとなるNi/Pd/Auによる3層構造のメッキ膜である。また、支持体3及びリード4〜9の上面及び側面には第1メッキ膜16が形成されている。第1メッキ膜16は、支持体3やリード4〜9を形成する母材よりも電気抵抗が小さい材質によるメッキ膜であり、例えば、Agメッキ膜である。第1メッキ膜は、第2メッキ膜と同じ材質としても良い。封止体2の両側面にはリード4〜9の切断面4b〜9bが露出し(図1〜図3参照)、封止体2の前面及び背面には支持体3を支持する吊りリード10の切断面が露出している(図1、図3参照)。これら吊りリード10の切断面及び切断面4b〜9bは封止体2の形成後の切断によって形成されることからその表面には第1メッキ膜は付着していない。
図1に示すように、支持体3の右側の3個のリード7〜9はそれぞれ独立している。また、支持体3の左側中央のリード5も独立している。しかし、リード5の両側のリード4,6は、それぞれ連結部17,18を介して支持体3に連結されている。連結部17,18は、リードフレームの形成時の支持体3やリード4〜9の形成時に一緒に形成され、支持体3及びリード4,6と一体になっている。また、この形成時、下面がエッチングされる結果、封止体2内に埋没する構造になっている。独立構造のリード5,7,8,9は、封止体2の内端側では幅広の構造になっている。これは、リード5,7,8,9が封止体2から外側に抜けでないようにするためである。また、リード5,7,8,9の一部をエッチングして薄くする構造も封止体2からリードが抜けないようにするものである。
一方、支持体3の上面には接着剤19によって半導体チップ20が固定されている。半導体チップ20の主面には複数の電極パッド21が設けられている。これら電極パッド21は半導体チップ20に形成される増幅素子であるトランジスタのエミッタ(E),ベース(B),コレクタ(C)の各電極に接続されている。これら電極パッド21と各リードは導電性のワイヤ22で電気的に接続されている。電極パッド21の一部はワイヤ22によって支持体3にも電気的に接続されている。
リード5はベース電極に接続され、支持体3及びリード4,6はエミッタ電極に接続され、リード7〜9はコレクタ電極に接続されることになる。リード5は入力リード(入力端子)となり、リード7〜9は出力リード(出力端子)となる。リード4,6は連結部17,18によって支持体3と一体となり、全体で入力リードとなるリード4の周囲を囲むようになる。支持体3はグランド電位にされるため、入力リードとなるリード4は、図5に示すように入力端子と出力端子との間を電気的に遮蔽(シールド)されるようになる。この結果、半導体装置1のグランドが安定し強化されることになる。図5において、23は入力信号、24は出力信号である。
支持体3及びリード4〜9の表面を覆う第1メッキ膜16は、表層を流れる高周波電流の抵抗を下げるためのメッキ膜であり、母材である銅の電気抵抗よりも電気抵抗が低いAg層となっている。尚、第1メッキ膜は、第2メッキ膜と同じ材質としても良い。この第1メッキ膜16は、高周波電流の抵抗を低減させるため、その厚さは最低3μm必要である。
封止体2は、図2に示すように、半導体チップ20やワイヤ22を完全に覆うものである。しかし、半導体装置1の薄型化を図るために最小限の厚さとする。これにより、ノンリード型構造と相俟って半導体装置1の薄型化を図ることができる。
また、図18は出力信号24の経路を示す模式図である。本実施例ではリード4〜9の厚さLを、例えば、0.2mmと薄くできる。この結果、出力信号24の経路を短くできインダクタンス成分の低減が可能になり、出力増大、効率向上が達成できる。
つぎに、半導体装置1の製造方法について、図6乃至図17を参照しながら説明する。半導体装置1の製造においては、図7に示すような銅系金属板からなるリードフレーム30が使用される。リードフレームは、薄い一枚の平坦な銅系金属板を、エッチングやプレスによって所望のパターンに形成することによって形成される。
リードフレーム30には、リードパターン31による製品形成部がマトリックス状に形成されている。リードパターン31は微細であることから、2列3行、合計6個のリードパターン31を図8に拡大して示し、さらに拡大した単一のリードパターン31を図9に示す。
リードパターン31は、四角形状の枠体32を含むとともに、この枠体内に前述の支持体3、吊りリード10及びリード4〜9を有している。枠体32の対面する一対の枠片32aの中央には吊りリード10が連なり、これら一対の吊りリード10に支持体3が連なり支持されている。また、枠体32の他の対面する一対の枠片32bからは、それぞれリード4〜9が支持体3に向かって延在している。
図9に示すように、支持体3の右側の3個のリード7〜9はそれぞれ独立している。また、支持体3の左側中央のリード5も独立している。しかし、リード5の両側のリード4,6は、それぞれ連結部17,18を介して支持体3に連結されている。独立構造のリード5,7,8,9は、封止体2の内端側では幅広の構造になっている。これは、半導体装置1になった状態においてリード5,7,8,9が封止体2から外側に抜けでないようにするためである。また、リードフレーム30の下面は、図10に示すように、選択的にエッチングされて薄くなっている。図9において支持体3及びリード4〜9の領域で点線で囲まれる四角形領域がエッチングされない厚い部分(端子面3a,端子面4a〜9a)であり、他の領域はエッチングによって薄くなっている領域である。この薄い部分は封止体2を形成する樹脂層で覆われた際、樹脂層内に埋没する部分である。図11においては、エッチングされない厚い部分(端子面3a,端子面4a〜9a)はハッチングを施した部分である。図11はリードパターン31の裏面を示すものである。この図では、リード4〜9のパターンを分かり易くするため、打ち抜いて空隙となる領域を薄墨を施して示してある。
図10に示すように、リードフレーム30の下面には第2メッキ膜15が形成されている。第2メッキ膜15は、例えば、最下層がNiとなるNi/Pd/Auによる3層構造のメッキ膜である。また、リードフレーム30の上面及び側面(支持体3,吊りリード10及びリード4〜9の側面)には第1メッキ膜16が形成されている。第1メッキ膜16は、リードフレーム30を形成する母材である銅系金属よりも電気抵抗が小さい材質によるメッキ膜であり、例えば、Agメッキ膜である。尚、第1メッキ膜は、第2メッキ膜と同じ材質としても良い。Agメッキ膜は高周波電流の低減のため設けられる層であり、例えば、3μm程度の厚さになっている。
このような第2メッキ膜15及び第1メッキ膜16を有するリードフレーム30を形成する方法について、図6のフローチャートを用いて簡単に説明する。図6に示すように、銅系金属板からなる厚さ0.2mm程度のリードフレーム素材を準備し(S01)する。つぎに、下面をホトレジスト膜で覆った後全体をメッキ処理して、第1メッキ膜16を形成する(S02)。つぎに、エッチングまたは精密プレスによって不要部分を除去してパターニングする。また、エッチングによってリードフレーム30の下面の所定箇所を選択的にエッチングして薄くし、図9〜図11に示すリードパターン31を形成する(S03)。例えば、薄肉部分の厚さは700μm程度である。つぎに、リードフレーム30の上面及び側面をホトレジスト膜で覆った後全体をメッキ処理して、下面に第2メッキ膜15を形成する(S04)。メッキ処理後は洗浄・乾燥等の処理を行いリードフレーム30を形成する(S05)。
また、エッチングによってリードフレーム30の下面の所定箇所を選択的にエッチングして薄くした後、フレーム全体を第1メッキ膜16、例えば、最下層がNiとなるNi/Pd/Auで覆いリードフレーム30を形成してもよい。
以上のようなリードフレーム30を準備した後、図12及び図13に示すように、支持体3の上面に接着剤19によって半導体チップ20を固定する。接着剤19としてAgペーストを使用する。従って、半導体チップ20を支持体3の上面に接着剤19によって位置決め固定した後、接着剤19をベーク処理して硬化させて半導体チップ20を端子面3aに搭載する。
つぎに、半導体チップ20の主面(上面)の電極パッド21と所定のリード4〜9とを導電性のワイヤ22で電気的に接続する。ワイヤ22として、例えば、25μm直径の金線を用いる。インダクタンス低減からワイヤ22の長さも短くする。実施例では、ワイヤ22の長さは0.8〜1.3mm程度の長さに押さえられている。
つぎに、図14に示すように、リードフレーム30の上面側に絶縁性樹脂からなる樹脂層35を形成する。樹脂層35は、例えば、トランスファモールディング法によって所定厚さに形成される。樹脂層35は、例えば、エポキシ樹脂からなっている。樹脂層35によって、リードフレーム30の上面の半導体チップ20やワイヤ22は完全に覆われる。また、トランスファモールディング時、リードフレーム30の下面高さまで樹脂が注入される結果、図14に示すように、薄いリードフレームの下面側にも樹脂が充填される結果、エッチングされない厚いリードフレーム部分が封止体2の下面2bから露出するようになる。図15は、リードフレーム30の下面側を示す図である。樹脂層35の下面側には端子面3a,端子面4a〜9aが露出し、他のリードフレーム部分は樹脂層35内に埋没する。図14に示す二点鎖線間がリードパターン31部分である。
つぎに、リードフレーム30を樹脂層35と共に縦横に切断する。この際、図17に示すように、樹脂層35の裏面側に接着テープ36を貼り付け、ダイシングブレードによって接着テープ36の途中の深さまで切断を行う。切断溝37によって各リードパターン31は分断される。図16は切断溝の内側の縁を一点鎖線で示すものである。この一点鎖線の外側がダイシングブレードによる切断代になる。切断溝37の形成によって、各リードパターン31の樹脂層35は封止体2になる。
その後、接着テープ36から各封止体2を剥離することによって、図1〜図4に示すような半導体装置1を複数製造することができる。
本実施例によれば以下の効果を有する。
(1)入力リード(リード5)の周囲を、グランド電位とされる一体化した支持体3,連結部17,18及びリード4,6で囲む構成になっていることから、入力リード(リード5)と出力リード(リード7〜9)間のシールドが確実となり、グランド電位が安定し、グランド強化が達成できる。この結果、半導体装置1は安定した動作をするようになる。
(1)入力リード(リード5)の周囲を、グランド電位とされる一体化した支持体3,連結部17,18及びリード4,6で囲む構成になっていることから、入力リード(リード5)と出力リード(リード7〜9)間のシールドが確実となり、グランド電位が安定し、グランド強化が達成できる。この結果、半導体装置1は安定した動作をするようになる。
(2)半導体装置1はノンリード型となっている。即ち、上面に半導体チップ20を搭載する支持体3の下面は封止体2の下面2bに露出する。この結果、半導体装置1を実装基板に実装して動作させる場合、半導体チップ20の下面電極は厚さ0.2mm以下の薄い支持体3を通して実装基板の配線に導通するため、インダクタンス(L)成分を小さくすることができ、信号の高速処理が可能になる。
(3)上記(2)に記載されているように、半導体チップ20を搭載する支持体は0.2mm以下と薄く、また、支持体3は銅系材料であることから、過度熱抵抗の低減を図ることができる。従って、半導体装置1の動作時、効率的に熱を実装基板に放熱することもでき、半導体装置1の安定動作が可能になる。
(4)支持体3とリード4,6を連結する連結部17,18は封止体2内に埋没することから、支持体3及びリード4,6間には封止体2を構成する樹脂が充填されることになる。この結果、半導体装置1を実装基板に半田等の接合材で接続する場合、接続面積が大きいことによる半田量の増大による半導体装置の傾斜実装もなくなり、各接続部の半田の厚さも一定する。
(5)高周波電流は、物質の表皮を流れる性質がある。本実施例では、支持体3、リード4〜9及び連結部17,18の表面には、支持体3及びリード4〜9並びに連結部17,18の材質(銅系材料)に比較して電気抵抗が小さい材質によるメッキ膜(Agメッキ膜)が形成されている。従って、高周波電流損失が小さくなり、半導体装置1の高周波特性が向上する。
図19は本発明の実施例2である半導体装置の上面からリード(端子)等を透視した平面図である。本実施例2は、封止体51の下面に多数のリード(外部電極端子:ピン)52が存在する半導体装置50に本発明を適用した例である。図中、左側の中央のリード52aが入力リード(入力端子)であり、右側の3本のリード52e〜gが出力リード(出力端子)である。入力リード52aはハッチングを施してあり、出力リード52e〜52gは点々を施してある。半導体チップ53を搭載する支持体54は、その一部が張り出し、この張り出した連結部55,56は、リード52aの隣接するリード52b,52cに連結されている。支持体54はグランド電位にされる。
本実施例2の半導体装置50においても、入力リード(リード52a)の周囲を、グランド電位とされる一体化した支持体54,連結部55,56及びリード52b,52cで囲む構成になっていることから、入力リード(リード52a)と出力リード(リード52e〜52g)間のシールドが確実となり、グランド電位が安定し、グランド強化が達成できる。この結果、半導体装置1は安定した動作をするようになる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、実施例では無線LAN用の増幅装置に適用した例について説明したが、本発明は他の電子機器に組み込む半導体装置に適用できる。例えば、ワイヤレス用としてはLNA(Low Noise Amplifier)や、MMIC−PA(Monolithic Microwave IC Power Amplifier)を組み込む半導体装置がある。2.4GHzコードレスフォン用としては、LNA、PAを組み込む半導体装置がある。また、VCO(Voltage controlled Oscillator)を組み込む半導体装置がある。さらには、動作周波数が2GHzを超えるデバイスを搭載する製品全般にも適用できる。
1…半導体装置、2…封止体、2a…上面、2b…下面、3…支持体、3a…端子面、4〜9…リード、4a〜9a…端子面、4b〜9b…切断面、10…吊りリード、15…第2メッキ膜、16…第1メッキ膜、17,18…連結部、19…接着剤、20…半導体チップ、21…電極パッド、22…ワイヤ、23…入力信号、24…出力信号、30…リードフレーム、50…半導体装置、51…封止体、52,52a〜52g…リード(外部電極端子:ピン)、53…半導体チップ、54…支持体、55,56…連結部、90…半導体装置、91…封止体、92…支持体、93…リード、94…入力信号、95…出力信号、96…ワイヤ。
Claims (5)
- 封止体と、
前記封止体内に位置する半導体チップと、
上面に前記半導体チップを搭載しグランド電位とされる支持体と、
前記支持体と並列に配置され、かつ前記半導体チップの所定の電極に接続手段を介して電気的に接続される複数のリードとを有し、
前記リードのうち入力信号が供給される入力リードの周囲を前記支持体及び複数の前記リード並びに前記支持体と前記リードに連なる連結部で囲むことを特徴とする半導体装置。 - 前記支持体及び前記リードの下面は前記封止体の下面に露出していることを特徴とする請求項1に記載の半導体装置。
- 前記連結部は前記支持体及び前記リードよりも薄くなり、前記封止体内に埋没していることを特徴とする請求項1に記載の半導体装置。
- 前記支持体、前記リード及び前記連結部の表面には、前記支持体及び前記リード並びに前記連結部の材質に比較して電気抵抗が小さい材質によるメッキ膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記支持体及び前記リードの厚さは0.2mm以下になっていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012815A JP2005209770A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012815A JP2005209770A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005209770A true JP2005209770A (ja) | 2005-08-04 |
Family
ID=34899082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012815A Pending JP2005209770A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005209770A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243145A (ja) * | 2006-02-07 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | 高放熱型電子部品収納用パッケージ及びその製造方法 |
JP2008016716A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | リードフレームおよびそれを用いた半導体装置の製造方法 |
JP2009003829A (ja) * | 2007-06-25 | 2009-01-08 | Nec Tokin Corp | 無線タグ |
JP2017147272A (ja) * | 2016-02-15 | 2017-08-24 | ローム株式会社 | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018157222A (ja) * | 2013-04-16 | 2018-10-04 | ローム株式会社 | 半導体装置 |
US10312171B2 (en) | 2013-04-16 | 2019-06-04 | Rohm Co., Ltd. | Semiconductor device |
US11728298B2 (en) | 2016-05-02 | 2023-08-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299423A (ja) * | 1999-04-16 | 2000-10-24 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
-
2004
- 2004-01-21 JP JP2004012815A patent/JP2005209770A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299423A (ja) * | 1999-04-16 | 2000-10-24 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243145A (ja) * | 2006-02-07 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | 高放熱型電子部品収納用パッケージ及びその製造方法 |
JP2008016716A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | リードフレームおよびそれを用いた半導体装置の製造方法 |
JP2009003829A (ja) * | 2007-06-25 | 2009-01-08 | Nec Tokin Corp | 無線タグ |
JP2018157222A (ja) * | 2013-04-16 | 2018-10-04 | ローム株式会社 | 半導体装置 |
US10312171B2 (en) | 2013-04-16 | 2019-06-04 | Rohm Co., Ltd. | Semiconductor device |
JP2017147272A (ja) * | 2016-02-15 | 2017-08-24 | ローム株式会社 | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 |
US11373935B2 (en) | 2016-02-15 | 2022-06-28 | Rohm Co., Ltd. | Semiconductor package with plurality of leads and sealing resin |
JP2023033351A (ja) * | 2016-02-15 | 2023-03-10 | ローム株式会社 | 半導体装置 |
US11908777B2 (en) | 2016-02-15 | 2024-02-20 | Rohm Co., Ltd. | Semiconductor package with plurality of leads and sealing resin |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10658317B2 (en) | 2016-05-02 | 2020-05-19 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11133276B2 (en) | 2016-05-02 | 2021-09-28 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11728298B2 (en) | 2016-05-02 | 2023-08-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5473026B2 (ja) | 半導体装置 | |
US6770955B1 (en) | Shielded antenna in a semiconductor package | |
KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
EP1652234B1 (en) | Ground arch for wirebonded ball grid arrays | |
US6882057B2 (en) | Quad flat no-lead chip carrier | |
US6879028B2 (en) | Multi-die semiconductor package | |
US7312511B2 (en) | Semiconductor device with electrically isolated ground structures | |
JP2008042063A (ja) | 半導体装置 | |
US20060276157A1 (en) | Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications | |
US20090230541A1 (en) | Semiconductor device and manufacturing method of the same | |
JPH08222657A (ja) | 半導体集積回路装置 | |
JP2005209770A (ja) | 半導体装置 | |
JP2022068837A (ja) | 頂面終端を備えるリードレス電力増幅器パッケージおよび該リードレス電力増幅器の作製のための方法 | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
US20040159929A1 (en) | Semiconductor die package having two die paddles | |
JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
GB2307596A (en) | Radio communications module | |
JPH10107200A (ja) | 半導体集積回路装置 | |
JP2000133765A (ja) | 高周波集積回路装置 | |
CN220569668U (zh) | 电子器件 | |
JPH05211274A (ja) | リードフレーム及び半導体装置 | |
WO2003094236A1 (en) | Semiconductor device and radio communication apparatus | |
JP2003209401A (ja) | 高周波回路 | |
JP2005026356A (ja) | 半導体装置およびその製造方法 | |
JPH09153577A (ja) | 半導体装置のフレーム構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |