JPH10107200A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10107200A JPH10107200A JP26171296A JP26171296A JPH10107200A JP H10107200 A JPH10107200 A JP H10107200A JP 26171296 A JP26171296 A JP 26171296A JP 26171296 A JP26171296 A JP 26171296A JP H10107200 A JPH10107200 A JP H10107200A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- ground
- lead
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】高周波・高速信号を低損失で伝送することがで
き、かつ、熱を効率的に放散する構造をもつ改良された
半導体集積回路装置を提供すること。 【解決手段】信号用リード１に隣接して接地用リード２
を配置し、信号用リード１と接地用リード２によって形
成される信号伝送路が所定の特性インピーダンスのコプ
レーナガイド構造を形成するように信号用リード１と接
地用リード２の間の間隙と信号用リード１の幅とを設定
し、かつ、所定の低い熱抵抗を持つように接地用リード
２の断面積を設定したリード構造を採用する。
き、かつ、熱を効率的に放散する構造をもつ改良された
半導体集積回路装置を提供すること。 【解決手段】信号用リード１に隣接して接地用リード２
を配置し、信号用リード１と接地用リード２によって形
成される信号伝送路が所定の特性インピーダンスのコプ
レーナガイド構造を形成するように信号用リード１と接
地用リード２の間の間隙と信号用リード１の幅とを設定
し、かつ、所定の低い熱抵抗を持つように接地用リード
２の断面積を設定したリード構造を採用する。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケージに実装
した半導体素子に係り、特に高周波・高速動作を行なう
半導体集積回路装置に関する。
した半導体素子に係り、特に高周波・高速動作を行なう
半導体集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置（以下「ＩＣ」とい
う）については、近年、携帯無線機器等を対象に、ＧＨ
z 帯に及ぶ高周波・高速動作を行なうものが出現してお
り、そのような高周波ＩＣを搭載するのに適したパッケ
ージの開発が進められている。
う）については、近年、携帯無線機器等を対象に、ＧＨ
z 帯に及ぶ高周波・高速動作を行なうものが出現してお
り、そのような高周波ＩＣを搭載するのに適したパッケ
ージの開発が進められている。
【０００３】従来、テープキャリアを用い、信号用リー
ドについて特性インピーダンスの整合を取るように接地
用リードを配置する構造を採用したパッケージの提案が
ある（例えば特開昭６４−８４６２５号公報参照）。し
かし、同提案においては接地用リードを熱伝導の経路と
して有効に活用せず、従って、放熱特性が不十分であ
り、搭載可能なＩＣは、消費電力が少ないものに限定さ
れる問題点がある。
ドについて特性インピーダンスの整合を取るように接地
用リードを配置する構造を採用したパッケージの提案が
ある（例えば特開昭６４−８４６２５号公報参照）。し
かし、同提案においては接地用リードを熱伝導の経路と
して有効に活用せず、従って、放熱特性が不十分であ
り、搭載可能なＩＣは、消費電力が少ないものに限定さ
れる問題点がある。
【０００４】一方、高周波ＩＣに限らず一般のＩＣを対
象に、民生用や一般用に広く用いられるパッケージとし
てスモール・アウトライン・パッケージ（ＳＯＰ）やデ
ュアル・インライン・パッケージ（ＤＩＰ）等があり、
多くの種類がある。これらのパッケージは、最近の傾向
として、ＩＣの高集積化に伴って多ピン化が進むと共
に、ピンの狭ピッチ化が進んでいる。その例として、多
ピン化したスモール・アウトライン・パッケージを図４
に示す。図４ａにＩＣチップを実装したリードフレーム
の平面形状を示し、図４ｂにその断面図を示す。
象に、民生用や一般用に広く用いられるパッケージとし
てスモール・アウトライン・パッケージ（ＳＯＰ）やデ
ュアル・インライン・パッケージ（ＤＩＰ）等があり、
多くの種類がある。これらのパッケージは、最近の傾向
として、ＩＣの高集積化に伴って多ピン化が進むと共
に、ピンの狭ピッチ化が進んでいる。その例として、多
ピン化したスモール・アウトライン・パッケージを図４
に示す。図４ａにＩＣチップを実装したリードフレーム
の平面形状を示し、図４ｂにその断面図を示す。
【０００５】図４ａにおいて、ＩＣチップ１２は、金属
基板からなるタブフレーム８に搭載され、ＩＣチップ１
２の外部への接続がボンディング・ワイヤ１３を介して
リード９によってなされる。タブフレーム８は、タブ釣
りリード１０によって支持され、全体がモールド樹脂１
１によって固定される。リード９は、モールド樹脂１１
の内側の内端部（インナーリード部）９ｘと、外側の外
端部（アウターリード部）９ｙとから構成される。そし
て、各リードの幅は狭く、間隔はほとんど同じである。
基板からなるタブフレーム８に搭載され、ＩＣチップ１
２の外部への接続がボンディング・ワイヤ１３を介して
リード９によってなされる。タブフレーム８は、タブ釣
りリード１０によって支持され、全体がモールド樹脂１
１によって固定される。リード９は、モールド樹脂１１
の内側の内端部（インナーリード部）９ｘと、外側の外
端部（アウターリード部）９ｙとから構成される。そし
て、各リードの幅は狭く、間隔はほとんど同じである。
【０００６】以上のパケージ構造は、信号伝送の特性イ
ンピーダンスについて考慮されておらず、そのため、高
周波エネルギーの漏洩、信号反射、波形歪等の発生が避
けられず、ＧＨz 帯で動作するＩＣのチップを搭載する
のに不適当という問題点があった。また、リード９の幅
が狭く細いことから、リード９を経ての熱放散性が劣化
し、チップ１２の発熱でＩＣの電気的特性の劣化や寿命
の低下を招くという問題点があった。
ンピーダンスについて考慮されておらず、そのため、高
周波エネルギーの漏洩、信号反射、波形歪等の発生が避
けられず、ＧＨz 帯で動作するＩＣのチップを搭載する
のに不適当という問題点があった。また、リード９の幅
が狭く細いことから、リード９を経ての熱放散性が劣化
し、チップ１２の発熱でＩＣの電気的特性の劣化や寿命
の低下を招くという問題点があった。
【０００７】更に、細いリード９は、インダクタンスを
持つため、高周波でその寄生インピーダンを無視するこ
とができなくなる。リード９に寄生インピーダンがある
と、リード９に流れる高周波電流によってリード９の両
端に雑音が発生する。リード９が接地用リードである場
合、ＩＣの接地電位にこの雑音が重畳するため、ＩＣの
接地電位をパッケージの外部のシステムの接地と同じ電
位に保つことが困難になり、ＩＣの高周波特性が劣化す
る。
持つため、高周波でその寄生インピーダンを無視するこ
とができなくなる。リード９に寄生インピーダンがある
と、リード９に流れる高周波電流によってリード９の両
端に雑音が発生する。リード９が接地用リードである場
合、ＩＣの接地電位にこの雑音が重畳するため、ＩＣの
接地電位をパッケージの外部のシステムの接地と同じ電
位に保つことが困難になり、ＩＣの高周波特性が劣化す
る。
【０００８】
【発明が解決しようとする課題】本発明の目的は、従来
技術の前記問題点を解決し、高周波・高速信号を低損失
で伝送することができ、かつ、熱を効率的に放散する構
造をもつ改良された半導体集積回路装置を提供すること
にある。
技術の前記問題点を解決し、高周波・高速信号を低損失
で伝送することができ、かつ、熱を効率的に放散する構
造をもつ改良された半導体集積回路装置を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の前記課題は、信
号用リードに隣接して少なくともその一方の側に接地用
リードを配置し、によって形成される信号伝送路が所定
の特性インピーダンスのコプレーナガイド構造を形成す
るように信号用リードと接地用リードの間の間隙と信号
用リードの幅とを設定し、かつ、接地用リードが所定の
低い熱抵抗を持つように同リードの断面積を設定したリ
ード構造によって効果的に解決することができる。この
ような手段を採用することによって、信号用リードに対
して外部回路とのインピーダンス整合を保ち、従って、
反射や波形歪を伴わずに低損失で信号を伝送することが
可能となり、同時に、ＩＣで発生した熱を効率良く外部
に放射することが可能となるからである。
号用リードに隣接して少なくともその一方の側に接地用
リードを配置し、によって形成される信号伝送路が所定
の特性インピーダンスのコプレーナガイド構造を形成す
るように信号用リードと接地用リードの間の間隙と信号
用リードの幅とを設定し、かつ、接地用リードが所定の
低い熱抵抗を持つように同リードの断面積を設定したリ
ード構造によって効果的に解決することができる。この
ような手段を採用することによって、信号用リードに対
して外部回路とのインピーダンス整合を保ち、従って、
反射や波形歪を伴わずに低損失で信号を伝送することが
可能となり、同時に、ＩＣで発生した熱を効率良く外部
に放射することが可能となるからである。
【００１０】また、高周波でコプレーナガイド構造を保
つために、同構造を形成する接地用リードは、必然的に
低いインピーダンスを呈するようになる。更に、同接地
用リードは、熱抵抗を下げるために断面積を広くしてお
り、従って一層低インピーダンス化される。そのような
効果によって、同接地用リードで生じる高周波雑音を低
く抑えることが可能となり、ＩＣの接地電位を外部の接
地電位とほぼ一致させることが可能となる。
つために、同構造を形成する接地用リードは、必然的に
低いインピーダンスを呈するようになる。更に、同接地
用リードは、熱抵抗を下げるために断面積を広くしてお
り、従って一層低インピーダンス化される。そのような
効果によって、同接地用リードで生じる高周波雑音を低
く抑えることが可能となり、ＩＣの接地電位を外部の接
地電位とほぼ一致させることが可能となる。
【００１１】
【発明の実施の形態】以下、本発明に係る半導体集積回
路装置の発明の実施の形態を図面に示した幾つかの実施
例を参照して更に詳細に説明する。
路装置の発明の実施の形態を図面に示した幾つかの実施
例を参照して更に詳細に説明する。
【００１２】
＜実施例１＞図１において、１は信号用リード、２ａ，
２ｂは接地用リード、３ａ，３ｂは電源用リード、４は
金属タブフレーム（金属基板）、５は、タブフレーム４
上に搭載したＩＣチップ、６ａ〜６ｆはチップ５の電極
パッド、７は、パッド６ａ〜６ｆと各リード及びタブフ
レーム４とをそれぞれ個別に接続した配線（ボンディン
グ・ワイヤ）、１５は、接地用リード２ａ，２ｂとタブ
フレーム４との結合部を示す。これらの全体をレジンモ
ールドにより封入し、面実装の薄型スモール・アウトラ
イン・パッケージとした。破線で示したレジンモールド
の側面を境界として、各リードは、外端部と内端部とに
分かれる。ＩＣチップ５は、電界効果トランジスタ（Ｆ
ＥＴ）を用いて構成した高周波高出力アンプとした。ま
た、電極パッド６ｅ，６ｆは接地用であるが、同パッド
とタブフレーム４との間を複数のボンディング・ワイヤ
７で接続した。これによって、その間のインダクタンス
成分を減少させ、寄生インピーダンスを抑えた。
２ｂは接地用リード、３ａ，３ｂは電源用リード、４は
金属タブフレーム（金属基板）、５は、タブフレーム４
上に搭載したＩＣチップ、６ａ〜６ｆはチップ５の電極
パッド、７は、パッド６ａ〜６ｆと各リード及びタブフ
レーム４とをそれぞれ個別に接続した配線（ボンディン
グ・ワイヤ）、１５は、接地用リード２ａ，２ｂとタブ
フレーム４との結合部を示す。これらの全体をレジンモ
ールドにより封入し、面実装の薄型スモール・アウトラ
イン・パッケージとした。破線で示したレジンモールド
の側面を境界として、各リードは、外端部と内端部とに
分かれる。ＩＣチップ５は、電界効果トランジスタ（Ｆ
ＥＴ）を用いて構成した高周波高出力アンプとした。ま
た、電極パッド６ｅ，６ｆは接地用であるが、同パッド
とタブフレーム４との間を複数のボンディング・ワイヤ
７で接続した。これによって、その間のインダクタンス
成分を減少させ、寄生インピーダンスを抑えた。
【００１３】信号用リード１の両側に接地用リード２
ａ，２ｂを配置した。このような配置により、高周波に
おいて望ましい特性インピーダンスを有するコプレーナ
ガイド構造を形成することができた。特性インピーダン
スは、信号用リード１と接地用リード２ａ，２ｂの間の
間隙と信号用リード１の幅とを調整することにより、任
意の値に設定することができる。特性インピーダンスを
外部回路の入出力インピーダンスに一致せしめ、整合を
取った。
ａ，２ｂを配置した。このような配置により、高周波に
おいて望ましい特性インピーダンスを有するコプレーナ
ガイド構造を形成することができた。特性インピーダン
スは、信号用リード１と接地用リード２ａ，２ｂの間の
間隙と信号用リード１の幅とを調整することにより、任
意の値に設定することができる。特性インピーダンスを
外部回路の入出力インピーダンスに一致せしめ、整合を
取った。
【００１４】なお、接地用リード２ａ，２ｂと結合部１
５とタブフレーム４とを一体の構造にして切れ目のない
構造とした。これによって結合部１５の寄生インピーダ
ンスを下げることができた。本発明は、この構造に限ら
ず、接地用リード２ａ，２ｂを他のリードと同じように
タブフレーム４から切離し、その間を、ボンディング・
ワイヤよりも太いワイヤ又は帯状金属箔で接続して結合
部１５を形成することが可能である。
５とタブフレーム４とを一体の構造にして切れ目のない
構造とした。これによって結合部１５の寄生インピーダ
ンスを下げることができた。本発明は、この構造に限ら
ず、接地用リード２ａ，２ｂを他のリードと同じように
タブフレーム４から切離し、その間を、ボンディング・
ワイヤよりも太いワイヤ又は帯状金属箔で接続して結合
部１５を形成することが可能である。
【００１５】次に、接地用リード２ａ，２ｂは、他のリ
ードよりも幅を広くした。これによって、接地用２ａ，
２ｂリード自体の寄生インピーダンスを下げて接地を強
化するほか、接地用リード２ａ，２ｂを熱を伝達するた
めのリードとして利用可能にした。リード２ａ，２ｂを
幅広とすることにより、熱抵抗が下がり、放熱を向上さ
せることができる。また、前記した接地用リード２ａ，
２ｂと結合部１５とタブフレーム４との一体構造と合わ
せて、ＩＣチップ５の裏面よりタブフレーム４へ伝達す
る熱を外部へ効率良く放散することができる。このよう
な熱伝達の経路となる接地用リード２ａ，２ｂの熱抵抗
から接地用リード２ａ，２ｂの幅を設定することができ
る。
ードよりも幅を広くした。これによって、接地用２ａ，
２ｂリード自体の寄生インピーダンスを下げて接地を強
化するほか、接地用リード２ａ，２ｂを熱を伝達するた
めのリードとして利用可能にした。リード２ａ，２ｂを
幅広とすることにより、熱抵抗が下がり、放熱を向上さ
せることができる。また、前記した接地用リード２ａ，
２ｂと結合部１５とタブフレーム４との一体構造と合わ
せて、ＩＣチップ５の裏面よりタブフレーム４へ伝達す
る熱を外部へ効率良く放散することができる。このよう
な熱伝達の経路となる接地用リード２ａ，２ｂの熱抵抗
から接地用リード２ａ，２ｂの幅を設定することができ
る。
【００１６】以上、熱抵抗を幅によって設定する説明を
したが、これに限らず、厚さと幅の積である断面積によ
って設定することが可能であることは云うまでもない。
したが、これに限らず、厚さと幅の積である断面積によ
って設定することが可能であることは云うまでもない。
【００１７】本発明では、所定のインピーダンスに保っ
た状態で、接地用リード２ａ，２ｂの幅を広くして、ま
た必要に応じて太くして熱抵抗を低減するため、小型の
機器において熱の主要な経路として利用されているフレ
ーム、シャーシ、ボディなどの匡体機構部品そのものへ
の熱の伝達がスムーズになり、効果的な放熱が可能とな
った。この結果、ＩＣチップの温度上昇を小さくするこ
とができ、消費電力が大きくなる傾向がある高周波用Ｉ
Ｃを、長期的に信頼性高く使用することが可能となっ
た。また、接地用リードのインダクタンス成分が低減さ
れ、金属基板を有効な接地面として使用することがで
き、ＩＣチップの特性劣化を低減することができる。ま
た、接地系で発生する雑音が低減されるため、信号への
雑音の重畳が抑えられ、信号間のアイソレーションが向
上する。
た状態で、接地用リード２ａ，２ｂの幅を広くして、ま
た必要に応じて太くして熱抵抗を低減するため、小型の
機器において熱の主要な経路として利用されているフレ
ーム、シャーシ、ボディなどの匡体機構部品そのものへ
の熱の伝達がスムーズになり、効果的な放熱が可能とな
った。この結果、ＩＣチップの温度上昇を小さくするこ
とができ、消費電力が大きくなる傾向がある高周波用Ｉ
Ｃを、長期的に信頼性高く使用することが可能となっ
た。また、接地用リードのインダクタンス成分が低減さ
れ、金属基板を有効な接地面として使用することがで
き、ＩＣチップの特性劣化を低減することができる。ま
た、接地系で発生する雑音が低減されるため、信号への
雑音の重畳が抑えられ、信号間のアイソレーションが向
上する。
【００１８】＜実施例２＞接地用リード２を信号用リー
ド１の一方の側にのみ配置してコプレーナガイド構造を
形成することが可能である。本実施例において、同構造
を面実装形プラスチックパッケージであるスモール・ア
ウトライン・パッケージに適用した。その主要部を図２
に示す。本実施例においても実施例１の場合と同じよう
に、リードフレーム４と接合部１５と接地用リード２と
を一体とする構造を採用した。
ド１の一方の側にのみ配置してコプレーナガイド構造を
形成することが可能である。本実施例において、同構造
を面実装形プラスチックパッケージであるスモール・ア
ウトライン・パッケージに適用した。その主要部を図２
に示す。本実施例においても実施例１の場合と同じよう
に、リードフレーム４と接合部１５と接地用リード２と
を一体とする構造を採用した。
【００１９】図２において、１１は、レジンモールドの
端面を表わす破線であるが、本実施例では、端面１１の
外側の各リードの外端部を同タイプのパッケージの標準
寸法に合わせた。そして、信号用リード１と接地用リー
ド２の内端部の幅を広げてそれぞれ図２に示すＷ１，Ｗ
２とするとともに、両内端部の間の間隙を狭くしてＳと
し、標準寸法のリード外端部との合成で所望の特性イン
ピーダンスが得られるように幅Ｗ１と間隙Ｓを設定し
た。
端面を表わす破線であるが、本実施例では、端面１１の
外側の各リードの外端部を同タイプのパッケージの標準
寸法に合わせた。そして、信号用リード１と接地用リー
ド２の内端部の幅を広げてそれぞれ図２に示すＷ１，Ｗ
２とするとともに、両内端部の間の間隙を狭くしてＳと
し、標準寸法のリード外端部との合成で所望の特性イン
ピーダンスが得られるように幅Ｗ１と間隙Ｓを設定し
た。
【００２０】なお、標準寸法に沿い、概略、外端部長さ
を０．９ｍｍ、内端部長さを１．０６ｍｍ、リード厚さ
を０．１７ｍｍ、各リードの間隔を０．６５ｍｍとし
た。
を０．９ｍｍ、内端部長さを１．０６ｍｍ、リード厚さ
を０．１７ｍｍ、各リードの間隔を０．６５ｍｍとし
た。
【００２１】次に、接地用リード２の幅Ｗ２について
は、伝達される熱量に応じて同リードの熱抵抗を決め、
同熱抵抗を実現するよう設定した。なお、幅Ｗ２を設定
するために幅Ｗ１を変更する必要を生じる場合がある。
この場合には、インピーダンス整合と熱抵抗の両面を所
定の値にするよう幅Ｗ１、幅Ｗ２、間隔Ｓの三者を調整
してその値を設定した。
は、伝達される熱量に応じて同リードの熱抵抗を決め、
同熱抵抗を実現するよう設定した。なお、幅Ｗ２を設定
するために幅Ｗ１を変更する必要を生じる場合がある。
この場合には、インピーダンス整合と熱抵抗の両面を所
定の値にするよう幅Ｗ１、幅Ｗ２、間隔Ｓの三者を調整
してその値を設定した。
【００２２】このように本実施例により、外端部を標準
寸法としたまま、所望のインピーダンス整合と熱放射を
満たすことができる。本実施例のパッケージは、従来よ
りある表面実装形プラスチックパッケージのリードフレ
ームに形状的な変更を加えた構成であり、そのため、自
動化による量産が容易であり、安価な製造コストで半導
体集積回路装置を提供することができる。
寸法としたまま、所望のインピーダンス整合と熱放射を
満たすことができる。本実施例のパッケージは、従来よ
りある表面実装形プラスチックパッケージのリードフレ
ームに形状的な変更を加えた構成であり、そのため、自
動化による量産が容易であり、安価な製造コストで半導
体集積回路装置を提供することができる。
【００２３】＜実施例３＞リードレス・チップ・キャリ
ア（ＬＣＣ）タイプのパッケージに本発明を適用した。
図３において、１４は絶縁基板であり、２１ａ，２１ｂ
は、絶縁基板１４の側面に配置した信号用側面線、２２
ａ〜２２ｃは、同じく絶縁基板１４の側面に配置した接
地用側面線、２３は、同じく絶縁基板１４の側面に配置
した電源用側面線、２４は、絶縁基板１４上面に形成し
た接地電位が与えられる金属層、３１は、絶縁基板１４
の上面から裏面に貫通して形成した信号用貫通線、３２
ａ，３２ｂは、同じく絶縁基板１４の上面から裏面に貫
通して形成した接地用貫通線を示す。
ア（ＬＣＣ）タイプのパッケージに本発明を適用した。
図３において、１４は絶縁基板であり、２１ａ，２１ｂ
は、絶縁基板１４の側面に配置した信号用側面線、２２
ａ〜２２ｃは、同じく絶縁基板１４の側面に配置した接
地用側面線、２３は、同じく絶縁基板１４の側面に配置
した電源用側面線、２４は、絶縁基板１４上面に形成し
た接地電位が与えられる金属層、３１は、絶縁基板１４
の上面から裏面に貫通して形成した信号用貫通線、３２
ａ，３２ｂは、同じく絶縁基板１４の上面から裏面に貫
通して形成した接地用貫通線を示す。
【００２４】ＩＣチップ(図示せず)は、金属層２４上に
ＩＣ形成面を下にして搭載され、ＩＣチップに形成され
ている複数の電極パッドが配線部材(図示せず)を介し
て、対応する各側面線、各貫通線及び金属層２４に接続
される。また、接地用側面線２２ａ〜２２ｃは、金属層
２４の一部を基板１４の側面に延在させた形状とした。
更に、絶縁基板１４上に金属層２４から独立した島状小
領域を形成し、同小領域を信号用貫通線３１の電極とし
た。接地用貫通線３２ａ，３２ｂは、信号用貫通線３１
を挟んでほぼ直線上に並べて配置し、かつ表面の金属層
２４に直接接続した。信号用貫通線３１と接地用貫通線
３２ａ，３２ｂとでコプレーナガイド構造が形成され
る。
ＩＣ形成面を下にして搭載され、ＩＣチップに形成され
ている複数の電極パッドが配線部材(図示せず)を介し
て、対応する各側面線、各貫通線及び金属層２４に接続
される。また、接地用側面線２２ａ〜２２ｃは、金属層
２４の一部を基板１４の側面に延在させた形状とした。
更に、絶縁基板１４上に金属層２４から独立した島状小
領域を形成し、同小領域を信号用貫通線３１の電極とし
た。接地用貫通線３２ａ，３２ｂは、信号用貫通線３１
を挟んでほぼ直線上に並べて配置し、かつ表面の金属層
２４に直接接続した。信号用貫通線３１と接地用貫通線
３２ａ，３２ｂとでコプレーナガイド構造が形成され
る。
【００２５】なお、信号用貫通線３１、接地用貫通線３
２ａ，３２ｂは、それぞれ基板を貫通する孔を導電体で
充填して形成したが、これに限らず貫通孔壁面を導電体
で覆うことにより形成することができる。孔の断面形状
は、円とした。同形状は、その他に正方形又は長方形を
採用することができる。また、接地用貫通線３２ａ，３
２ｂは、いずれか一方のみを用いて信号用貫通線３１の
一方の側に配置することが可能であり、そのような配置
によりコプレーナガイド構造を形成することができる。
２ａ，３２ｂは、それぞれ基板を貫通する孔を導電体で
充填して形成したが、これに限らず貫通孔壁面を導電体
で覆うことにより形成することができる。孔の断面形状
は、円とした。同形状は、その他に正方形又は長方形を
採用することができる。また、接地用貫通線３２ａ，３
２ｂは、いずれか一方のみを用いて信号用貫通線３１の
一方の側に配置することが可能であり、そのような配置
によりコプレーナガイド構造を形成することができる。
【００２６】本実施例において、信号用貫通線３１と接
地用貫通線３２ａ，３２ｂとが所定の特性インピーダン
スを呈するように信号用貫通線３１と接地用貫通線３２
ａ，３２ｂの間の間隙と信号用貫通線３１の断面積とを
設定し、更に、接地用貫通線３２ａ，３２ｂが所定の熱
抵抗を有するようにその断面積を設定した。なお、断面
形状に正方形又は長方形を採用する場合にも、所定の特
性インピーダンスと熱抵抗に基づく同様の設定を行な
う。
地用貫通線３２ａ，３２ｂとが所定の特性インピーダン
スを呈するように信号用貫通線３１と接地用貫通線３２
ａ，３２ｂの間の間隙と信号用貫通線３１の断面積とを
設定し、更に、接地用貫通線３２ａ，３２ｂが所定の熱
抵抗を有するようにその断面積を設定した。なお、断面
形状に正方形又は長方形を採用する場合にも、所定の特
性インピーダンスと熱抵抗に基づく同様の設定を行な
う。
【００２７】また、絶縁基板１４の信号用側面線２１ａ
については、その両側に接地用側面線２２ａ，２２ｂを
配置し、信号用側面線２１ｂについては、接地用側面線
２２ｃをその片側に配置し、それぞれコプレーナガイド
構造を形成するようにした。このような構造において、
信号用側面線２１ａと接地用側面線２２ａ，２２ｂとが
所定の特性インピーダンスを呈するように信号用側面線
２１ａと接地用側面線２２ａ，２２ｂの間の間隙と信号
用側面線２１ａの幅とを設定し、接地用側面線２２ａ，
２２ｂが所定の熱抵抗を有するようにその断面積を設定
した。また、信号用側面線２１ｂと接地用側面線２２ｃ
とが所定の特性インピーダンスを呈するように信号用側
面線２１ｂと接地用側面線２２ｃの間の間隙と信号用側
面線２１ｂの幅とを設定し、接地用側面線２２ｃが所定
の熱抵抗を有するようにその断面積を設定した。
については、その両側に接地用側面線２２ａ，２２ｂを
配置し、信号用側面線２１ｂについては、接地用側面線
２２ｃをその片側に配置し、それぞれコプレーナガイド
構造を形成するようにした。このような構造において、
信号用側面線２１ａと接地用側面線２２ａ，２２ｂとが
所定の特性インピーダンスを呈するように信号用側面線
２１ａと接地用側面線２２ａ，２２ｂの間の間隙と信号
用側面線２１ａの幅とを設定し、接地用側面線２２ａ，
２２ｂが所定の熱抵抗を有するようにその断面積を設定
した。また、信号用側面線２１ｂと接地用側面線２２ｃ
とが所定の特性インピーダンスを呈するように信号用側
面線２１ｂと接地用側面線２２ｃの間の間隙と信号用側
面線２１ｂの幅とを設定し、接地用側面線２２ｃが所定
の熱抵抗を有するようにその断面積を設定した。
【００２８】なお、上記の所定の特性インピーダンスと
熱抵抗に基づく設定は、本実施例の様に側面線と貫通線
の双方を対象にすることに限定せずに、側面線又は貫通
線のいずれか一方のみを対象とすることが可能である。
また、絶縁基板に側面線又は貫通線のいずれか一方のみ
が形成されている場合にも本発明を適用可能であり、同
じ効果が得られることは云うまでもない。
熱抵抗に基づく設定は、本実施例の様に側面線と貫通線
の双方を対象にすることに限定せずに、側面線又は貫通
線のいずれか一方のみを対象とすることが可能である。
また、絶縁基板に側面線又は貫通線のいずれか一方のみ
が形成されている場合にも本発明を適用可能であり、同
じ効果が得られることは云うまでもない。
【００２９】以上の実施例１〜３では、２種のパッケー
ジについて説明したが、本発明は、デュアル・インライ
ン・パッケージ（ＤＩＰ）、プラスチック・リード付き
・チップ・キャリア（ＰＬＣＣ）、クワッド・フラット
・パッケージ（ＱＦＰ）、ピン・グリッド・アレイ（Ｐ
ＧＡ）等、他のＩＣパッケージに適用することが可能で
ある。
ジについて説明したが、本発明は、デュアル・インライ
ン・パッケージ（ＤＩＰ）、プラスチック・リード付き
・チップ・キャリア（ＰＬＣＣ）、クワッド・フラット
・パッケージ（ＱＦＰ）、ピン・グリッド・アレイ（Ｐ
ＧＡ）等、他のＩＣパッケージに適用することが可能で
ある。
【００３０】
【発明の効果】本発明によれば、信号用リード（信号用
側面線、貫通線）及び接地用リード（接地用側面線、貫
通線）について、外部回路とのインピーダンス整合を取
り、かつ、所定の低い熱抵抗を実現する構造を採用した
ので、インピーダンス不整合に伴う伝送損失が回避され
て、高周波・高速信号の高効率伝送が可能になるととも
に、ＩＣチップの発熱を抑えることができる。その結
果、発熱が大きくなる傾向がある高周波・高速ＩＣを搭
載可能な実用性の高いパッケージを実現し、高信頼長寿
命の半導体集積回路装置を実現することができる。
側面線、貫通線）及び接地用リード（接地用側面線、貫
通線）について、外部回路とのインピーダンス整合を取
り、かつ、所定の低い熱抵抗を実現する構造を採用した
ので、インピーダンス不整合に伴う伝送損失が回避され
て、高周波・高速信号の高効率伝送が可能になるととも
に、ＩＣチップの発熱を抑えることができる。その結
果、発熱が大きくなる傾向がある高周波・高速ＩＣを搭
載可能な実用性の高いパッケージを実現し、高信頼長寿
命の半導体集積回路装置を実現することができる。
【図１】本発明に係る半導体集積回路装置の第１の実施
例を説明するための斜視図。
例を説明するための斜視図。
【図２】本発明の第２の実施例を説明するためのリード
部の平面図。
部の平面図。
【図３】本発明の第３の実施例を説明するための斜視
図。
図。
【図４】従来の半導体集積回路装置の一例を説明するた
めの平面図。
めの平面図。
１…信号用リード ２…接地用リード ４…金属基板 ５…高周波ＩＣチップ ６…電極パッド ７…配線（ボンディング・ワイヤ） １４…絶縁基板 １５…結合部 ２１…信号用側面線 ２２…接地用側面線 ３１…信号用貫通線 ３２…接地用貫通線 ２４…金属層
Claims (8)
- 【請求項１】接地電位が与えられている金属基板と、金
属基板の周辺に配置した信号用及び接地用等の各リード
と、金属基板上に搭載した半導体集積回路チップと、各
リードの内端部及び金属基板と半導体集積回路チップと
の間を接続する配線と、金属基板と接地用リードの内端
部との間を接続する結合部と、前記の金属基板、半導体
集積回路チップ、各リードの内端部、配線及び結合部を
覆うモールド部材からなる半導体集積回路装置におい
て、 前記信号用リードに隣接して少なくともその一方の側に
前記接地用リードが配置され、信号用リードと接地用リ
ードとで所定の特性インピーダンスを呈するように信号
用リードと接地用リードの間の間隙と信号用リードの幅
とが設定されており、かつ、接地用リードが所定の熱抵
抗を有するようにその断面積が設定されていることを特
徴とする半導体集積回路装置。 - 【請求項２】前記結合部は、前記金属基板と前記接地用
リードとの一体構造で形成されていることを特徴とする
請求項１に記載の半導体集積回路装置。 - 【請求項３】前記信号用及び接地用のリードは、外端部
と内端部とで幅が異なることを特徴とする請求項１又は
請求項２に記載の半導体集積回路装置。 - 【請求項４】接地電位が与えられている金属層を表面に
有する絶縁基板と、当該絶縁基板の側面に形成した信号
用及び接地用等の側面線と、前記絶縁基板の表面と裏面
の間に形成された貫通孔に形成した導電性部材からなる
信号用及び接地用等の貫通線と、前記金属層の上に搭載
した半導体集積回路チップと、側面線と貫通線の端部及
び金属層と当該チップとの間を接続する配線部材とから
なり、接地用側面線が金属層から延在して形成され、更
に、接地用貫通線が金属層に接続されている半導体集積
回路装置において、 前記信号用側面線に隣接して少なくともその一方の側に
前記接地用側面線が配置され、信号用側面線と接地用側
面線とで所定の特性インピーダンスを呈するように信号
用側面線と接地用側面線の間の間隙と信号用側面線の幅
とが設定されており、かつ、接地用側面線が所定の熱抵
抗を有するようにその断面積が設定されていることを特
徴とする半導体集積回路装置。 - 【請求項５】前記信号用貫通線に隣接して少なくともそ
の一方の側に前記接地用貫通線が配置され、信号用貫通
線と接地用貫通線とで所定の特性インピーダンスを呈す
るように信号用貫通線と接地用貫通線の間の間隙と信号
用貫通線の断面積とが設定されており、かつ、接地用貫
通線が所定の熱抵抗を有するようにその断面積が設定さ
れていることを特徴とする請求項４に記載の半導体集積
回路装置。 - 【請求項６】接地電位が与えられている金属層を表面に
有する絶縁基板と、当該絶縁基板の側面に形成した信号
用及び接地用等の側面線と、前記絶縁基板の表面と裏面
の間に形成された貫通孔に形成した導電性部材からなる
信号用及び接地用等の貫通線と、前記金属層の上に搭載
した半導体集積回路チップと、側面線と貫通線の端部及
び金属層と当該チップとの間を接続する配線部材とから
なり、接地用側面線が金属層から延在して形成され、更
に、接地用貫通線が金属層に接続されている半導体集積
回路装置において、 前記信号用貫通線に隣接して少なくともその一方の側に
前記接地用貫通線が配置され、信号用貫通線と接地用貫
通線とで所定の特性インピーダンスを呈するように信号
用貫通線と接地用貫通線の間の間隙と信号用貫通線の断
面積とが設定されており、かつ、接地用貫通線が所定の
熱抵抗を有するようにその断面積が設定されていること
を特徴とする半導体集積回路装置。 - 【請求項７】接地電位が与えられている金属層を表面に
有する絶縁基板と、当該絶縁基板の側面に形成した信号
用及び接地用等の側面線と、前記金属層の上に搭載した
半導体集積回路チップと、側面線の端部及び金属層と当
該チップとの間を接続する配線部材とからなり、接地用
側面線が金属層から延在して形成されている半導体集積
回路装置において、 前記信号用側面線に隣接して少なくともその一方の側に
前記接地用側面線が配置され、信号用側面線と接地用側
面線とで所定の特性インピーダンスを呈するように信号
用側面線と接地用側面線の間の間隙と信号用側面線の幅
とが設定されており、かつ、接地用側面線が所定の熱抵
抗を有するようにその断面積が設定されていることを特
徴とする半導体集積回路装置。 - 【請求項８】接地電位が与えられている金属層を表面に
有する絶縁基板と、前記絶縁基板の表面と裏面の間に形
成された貫通孔に形成した導電性部材からなる信号用及
び接地用等の貫通線と、前記金属層の上に搭載した半導
体集積回路チップと、貫通線の端部及び金属層と当該チ
ップとの間を接続する配線部材とからなり、接地用貫通
線が金属層に接続されている半導体集積回路装置におい
て、 前記信号用貫通線に隣接して少なくともその一方の側に
前記接地用貫通線が配置され、信号用貫通線と接地用貫
通線とで所定の特性インピーダンスを呈するように信号
用貫通線と接地用貫通線の間の間隙と信号用貫通線の断
面積とが設定されており、かつ、接地用貫通線が所定の
熱抵抗を有するようにその断面積が設定されていること
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171296A JPH10107200A (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171296A JPH10107200A (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107200A true JPH10107200A (ja) | 1998-04-24 |
Family
ID=17365666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26171296A Pending JPH10107200A (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107200A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168238A (ja) * | 1999-12-07 | 2001-06-22 | Sumitomo Metal Electronics Devices Inc | 高周波回路用パッケージ |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
| JP2003152137A (ja) * | 2001-11-12 | 2003-05-23 | Hitachi Ltd | 半導体モジュール |
| JP2010026880A (ja) * | 2008-07-22 | 2010-02-04 | Fujitsu Ltd | リードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラム |
| CN106876352A (zh) * | 2017-03-27 | 2017-06-20 | 广东美的制冷设备有限公司 | 智能功率模块、智能功率模块的制备方法和电力电子设备 |
| JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
-
1996
- 1996-10-02 JP JP26171296A patent/JPH10107200A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168238A (ja) * | 1999-12-07 | 2001-06-22 | Sumitomo Metal Electronics Devices Inc | 高周波回路用パッケージ |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
| JP2003152137A (ja) * | 2001-11-12 | 2003-05-23 | Hitachi Ltd | 半導体モジュール |
| JP2010026880A (ja) * | 2008-07-22 | 2010-02-04 | Fujitsu Ltd | リードフレーム設計支援装置、リードフレーム設計支援方法およびリードフレーム設計支援プログラム |
| CN106876352A (zh) * | 2017-03-27 | 2017-06-20 | 广东美的制冷设备有限公司 | 智能功率模块、智能功率模块的制备方法和电力电子设备 |
| JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378511B1 (ko) | 집적회로용볼그리드어레이패키지 | |
| US6218731B1 (en) | Tiny ball grid array package | |
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| TWI594380B (zh) | 封裝結構及三維封裝結構 | |
| US5939781A (en) | Thermally enhanced integrated circuit packaging system | |
| EP0912997B1 (en) | Rf power package with a dual ground | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JPH10107200A (ja) | 半導体集積回路装置 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| KR20040063784A (ko) | 반도체장치 | |
| JP2005209770A (ja) | 半導体装置 | |
| JP3998562B2 (ja) | 半導体装置 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| US7091608B2 (en) | Chip package | |
| JPH10125721A (ja) | 半導体装置 | |
| JP2003007914A (ja) | 半導体装置 | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH0627956Y2 (ja) | 電子回路モジュール | |
| JPS61184852A (ja) | 集積回路パツケ−ジ | |
| JP2933793B2 (ja) | マルチチップモジュール | |
| JPH09153577A (ja) | 半導体装置のフレーム構造体 | |
| JP2003209401A (ja) | 高周波回路 |