CN106876352A - 智能功率模块、智能功率模块的制备方法和电力电子设备 - Google Patents

智能功率模块、智能功率模块的制备方法和电力电子设备 Download PDF

Info

Publication number
CN106876352A
CN106876352A CN201710188150.3A CN201710188150A CN106876352A CN 106876352 A CN106876352 A CN 106876352A CN 201710188150 A CN201710188150 A CN 201710188150A CN 106876352 A CN106876352 A CN 106876352A
Authority
CN
China
Prior art keywords
spm
metal substrate
wiring layer
circuit
specified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710188150.3A
Other languages
English (en)
Inventor
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GD Midea Air Conditioning Equipment Co Ltd
Original Assignee
Guangdong Midea Refrigeration Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Midea Refrigeration Equipment Co Ltd filed Critical Guangdong Midea Refrigeration Equipment Co Ltd
Priority to CN201710188150.3A priority Critical patent/CN106876352A/zh
Publication of CN106876352A publication Critical patent/CN106876352A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种智能功率模块、智能功率模块的制备方法和电力电子设备，其中，智能功率模块包括：金属基板，金属基板的正侧的指定区域设有绝缘层，电路布线层的底侧面粘附于绝缘层，以电隔离于金属基板；多条金属连线，分别设于电路布线层的地线端和金属基板的指定接地端之间。通过本发明技术方案，提高了智能功率模块的抗电磁干扰特性和散热效率，提升了器件可靠性。

Description

智能功率模块、智能功率模块的制备方法和电力电子设备
技术领域
本发明涉及智能功率模块技术领域，具体而言，涉及一种智能功率模块、一种智能功率模块的制备方法和一种电力电子设备。
背景技术
智能功率模块，即IPM(Intelligent Power Module)，是一种将电力电子和集成电路技术结合的功率驱动器件(Deriver Integrated Circuit，即Driver IC)。由于具有高集成度、高可靠性等优势，智能功率模块赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动和变频家电常用的电力电子器件。
以碳化硅和氮化镓为代表的宽禁带材料应用到半导体器件中，尤其是电力电子设备的驱动芯片(Deriver Integrated Circuit，即Driver IC)中，由于其禁带宽度和击穿场强远高于硅材料半导体器件。
相关技术中，为了屏蔽电磁信号对智能功率模块(或简称为控制芯片)的干扰，在衬底两侧通常设置有电气连通到所述一个或者多个控制芯片的各种电气元件和互连线，并且为了进一步有效屏蔽EMI(Electro-Magnetic Interference，电磁干扰)，已经提出在控制芯片周围延伸并且置于散热结构与衬底之间的结构，由于提供了适合的连接和布线，从而实现了对半导体器件或者电子封装的EMI屏蔽。
在上述相关技术中，提出了用于电子封装或半导体器件的各种类型的EMI屏蔽或相似类型的EMI保护结构，能够有效地保护或屏蔽器件免受电磁干扰影响。但是，上述控制芯片通常为单点接地，但是对于线宽极小的电路布线层而言，例如微米级别或纳米级别的铜箔层刻蚀形成的电路布线层，仅采用单点接地会产生较大的寄生电感，引入严重的EMI干扰。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明的一个目的在于提出了一种智能功率模块。
本发明的另一个目的在于提出了一种智能功率模块的制备方法。
本发明的另一个目的在于提出了一种电力电子设备。
为实现上述目的，根据本发明的第一方面的实施例，提出了一种智能功率模块，包括：金属基板，金属基板的正侧的指定区域设有绝缘层，电路布线层的底侧面粘附于绝缘层，以电隔离于金属基板；多条金属连线，分别设于电路布线层的地线端和金属基板的指定接地端之间。
根据本发明的实施例的智能功率模块，通过在电路布线层的地线端和金属基板的指定接地端之间设置多条金属连线，其中，金属基板不仅具备高的散热效率，并且具备较好的电磁屏蔽特性，而对于线宽小的电路布线层而言，通过设置多条金属连线实现了多点接地，进而减小寄生电感效应，继而减少引入EMI干扰，提升了智能功率模块的可靠性和抗干扰性。
根据本发明的上述实施例的智能功率模块，还可以具有以下技术特征：
优选地，多条金属连线还包括：第一类邦定线，连接在指定的功率器件和金属基板的指定接地端之间。
优选地，多条金属连线还包括：第二类邦定线，连接在指定的功率器件和电路布线层的地线端之间。
根据本发明的实施例的智能功率模块，通过设置第二类邦定线，连接在指定的功率器件和电路布线层的地线端之间，也即功率器件先连接至电路布线层的地线端，再由电路布线层与金属基板之间的金属连线接地，减小了功率器件接地的邦线难度和工艺复杂度。
优选地，第二类邦定线为一根或多根金属连线。
根据本发明的实施例的智能功率模块，通过设置第二类邦定线为多根金属连线，实现了功率器件的多点接地，降低了引入的EMI干扰。
优选地，还包括：封装外壳，包覆于金属基板的正侧，以对功率器件和电路布线层进行封装。
根据本发明的实施例的智能功率模块，通过设置封装外壳包覆于金属基板的正侧，对功率器件和电路布线层实现了隔离封装，一般封装外壳选用树脂材料。
优选地，封装外壳中设有角型和/或球型的散热颗粒。
根据本发明的实施例的智能功率模块，通过在封装外壳中设置角型和/或球型的散热颗粒，提高了封装壳体的散热效率，尤其是对于金属基板正侧的功率器件而言，可以通过封装壳体散热，以及通过金属基板散热，降低了功率器件热击穿的概率。
优选地，封装外壳完全包覆金属基板。
根据本发明的实施例的智能功率模块，通过设置封装外壳完全包覆金属基板，提升了智能功率模块的抗干扰特性，也即进行电信号处理和传输的部件完全包覆于封装外壳的内部。
优选地，封装外壳半包覆金属基板，以暴露出金属基板的背侧。
根据本发明的实施例的智能功率模块，通过将金属基板的背侧暴露出封装外壳外，可以提高智能功率模块的散热效率，其中，由于金属基板本身具备电磁屏蔽特性，因此，即使将金属基板暴露于封装外壳外侧，也不会引入EMI干扰。
优选地，还包括：金属基板为指定厚度的铝基板或铜基板。
根据本发明的实施例的智能功率模块，通过设置金属基板为指定厚度的铝基板或铜基板，一方面，铝基板或铜基板的制备兼容于标准CMOS工艺或其他先进的集成电路加工工艺，适用于上述智能功率模块的批量生产，另一方面，铜基板和铝基板均具备高的散热特性，有助于提高智能功率模块的散热效率。
优选地，还包括：电路布线层为图形化的铜箔层。
根据本发明的第二方面的实施例，提出了一种电力电子设备，包括如上述第一方面中的任一项的智能功率模块。
优选地，电力电子设备为空调器。
根据本发明的第三方面的实施例，提出了一种智能功率模块的制备方法，包括：在金属基板上依次形成绝缘层、电路布线层和功率器件；对绝缘层进行图形化刻蚀，以暴露出金属基板上的指定接地端；在电路布线层的地线端和金属基板的指定接地端之间形成多条金属连线。
根据本发明的实施例的智能功率模块的制备方法，通过在电路布线层的地线端和金属基板的指定接地端之间设置多条金属连线，其中，金属基板不仅具备高的散热效率，并且具备较好的电磁屏蔽特性，而对于线宽小的电路布线层而言，通过设置多条金属连线实现了多点接地，进而减小寄生电感效应，继而减少引入EMI干扰，提升了智能功率模块的可靠性和抗干扰性。
优选地，还包括：在指定的功率器件和金属基板的指定接地端之间形成至少一条金属连线。
优选地，还包括：在电路布线层的地线端和指定的功率器件之间形成至少一条金属连线。
根据本发明的实施例的智能功率模块的制备方法，通过在电路布线层的地线端和指定的功率器件之间形成至少一条金属连线，也即功率器件先连接至电路布线层的地线端，再由电路布线层与金属基板之间的金属连线接地，减小了功率器件接地的邦线难度和工艺复杂度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明的实施例的智能功率模块的实施例一的示意图；
图2示出了根据本发明的实施例的智能功率模块的实施例二的示意图；
图3示出了根据本发明的实施例的智能功率模块的实施例三的示意图；
图4示出了根据本发明的实施例的智能功率模块的实施例三的示意图；
图5示出了根据本发明的实施例的智能功率模块的制备方法的示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的智能功率模块的实施例一的示意图。
图2示出了根据本发明的实施例的智能功率模块的实施例二的示意图。
图3示出了根据本发明的实施例的智能功率模块的实施例三的示意图。
图4示出了根据本发明的实施例的智能功率模块的实施例三的示意图。
下面结合图1至图4对根据本发明的智能功率模块的多种实施例进行说明。
如图1至图4所示，根据本发明的实施例的智能功率模块，包括：金属基板106，金属基板106的正侧106A的指定区域设有绝缘层108，电路布线层102的底侧面粘附于绝缘层108，以电隔离于金属基板106；设于电路布线层102的地线端和金属基板106的指定接地端之间的多条金属连线110。
根据本发明的实施例的智能功率模块，通过在电路布线层102的地线端和金属基板106的指定接地端之间设置多条金属连线110，其中，金属基板106不仅具备高的散热效率，并且具备较好的电磁屏蔽特性，而对于线宽小的电路布线层102而言，通过设置多条金属连线110实现了多点接地，进而减小寄生电感效应，继而减少引入EMI干扰，提升了智能功率模块的可靠性和抗干扰性。
其中，功率器件104通过焊接层116粘附至电路布线层，以实现电连接。
根据本发明的上述实施例的智能功率模块的金属连线还包括以下实施方式：
实施例一：
如图1所示，多条金属连线还包括：第二类邦定线114，连接在指定的功率器件104和电路布线层102的地线端之间。
根据本发明的实施例的智能功率模块，通过设置第二类邦定线114，连接在指定的功率器件104和电路布线层102的地线端之间，也即功率器件104先连接至电路布线层102的地线端，再由电路布线层102与金属基板106之间的金属连线接地，减小了功率器件104接地的邦线难度和工艺复杂度。
实施例二：
如图2所示，在图1所示的实施例一的结构基础上，多条金属连线还包括：第一类邦定线112，连接在指定的功率器件104和金属基板106的指定接地端之间。
优选地，第二类邦定线114为一根或多根金属连线。
根据本发明的实施例的智能功率模块，通过设置第二类邦定线114为多根金属连线，实现了功率器件104的多点接地，降低了引入的EMI干扰。
优选地，还包括：封装外壳118，包覆于金属基板106的正侧106A，以对功率器件104和电路布线层102进行封装。
根据本发明的实施例的智能功率模块，通过设置封装外壳118包覆于金属基板106的正侧106A，对功率器件104和电路布线层102实现了隔离封装，一般封装外壳118选用树脂材料。
优选地，封装外壳118中设有角型和/或球型的散热颗粒。
根据本发明的实施例的智能功率模块，通过在封装外壳118中设置角型和/或球型的散热颗粒，提高了封装壳体的散热效率，尤其是对于金属基板106正侧的功率器件104而言，可以通过封装壳体散热，以及通过金属基板106散热，降低了功率器件104热击穿的概率。
在上述实施例一和实施例二的结构基础上，根据本发明的实施例的智能功率模块至少包括以下封装方式：
实施例三：
如图3所示，封装外壳118完全包覆金属基板106。
根据本发明的实施例的智能功率模块，通过设置封装外壳118完全包覆金属基板106，提升了智能功率模块的抗干扰特性，也即进行电信号处理和传输的部件完全包覆于封装外壳118的内部。
实施例四：
如图4所示，封装外壳118半包覆金属基板106，以暴露出金属基板106的背侧106B。
根据本发明的实施例的智能功率模块，通过将金属基板106的背侧106B暴露出封装外壳118外，可以提高智能功率模块的散热效率，其中，由于金属基板106本身具备电磁屏蔽特性，因此，即使将金属基板106暴露于封装外壳118外侧，也不会引入EMI干扰。
优选地，还包括：金属基板106为指定厚度的铝基板或铜基板。
根据本发明的实施例的智能功率模块，通过设置金属基板106为指定厚度的铝基板或铜基板，一方面，铝基板或铜基板的制备兼容于标准CMOS工艺或其他先进的集成电路加工工艺，适用于上述智能功率模块的批量生产，另一方面，铜基板和铝基板均具备高的散热特性，有助于提高智能功率模块的散热效率。
优选地，还包括：电路布线层102为图形化的铜箔层。
图5示出了根据本发明的实施例的智能功率模块的制备方法的示意图。
如图5所示，根据本发明的实施例的智能功率模块的制备方法，包括：步骤502，在金属基板上依次形成绝缘层、电路布线层和功率器件；步骤504，对绝缘层进行图形化刻蚀，以暴露出金属基板上的指定接地端；步骤506，在电路布线层的地线端和金属基板的指定接地端之间形成多条金属连线。
根据本发明的实施例的智能功率模块的制备方法，通过在电路布线层的地线端和金属基板的指定接地端之间设置多条金属连线，其中，金属基板不仅具备高的散热效率，并且具备较好的电磁屏蔽特性，而对于线宽小的电路布线层而言，通过设置多条金属连线实现了多点接地，进而减小寄生电感效应，继而减少引入EMI干扰，提升了智能功率模块的可靠性和抗干扰性。
优选地，还包括：在指定的功率器件和金属基板的指定接地端之间形成至少一条金属连线。
优选地，还包括：在电路布线层的地线端和指定的功率器件之间形成至少一条金属连线。
根据本发明的实施例的智能功率模块的制备方法，通过在电路布线层的地线端和指定的功率器件之间形成至少一条金属连线，也即功率器件先连接至电路布线层的地线端，再由电路布线层与金属基板之间的金属连线接地，减小了功率器件接地的邦线难度和工艺复杂度。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何提高智能功率模块的抗干扰能力和散热效率的技术问题，本发明提出了一种智能功率模块、电力电子设备和智能功率模块的制备方法，通过在电路布线层的地线端和金属基板的指定接地端之间设置多条金属连线，其中，金属基板不仅具备高的散热效率，并且具备较好的电磁屏蔽特性，而对于线宽小的电路布线层而言，通过设置多条金属连线实现了多点接地，进而减小寄生电感效应，继而减少引入EMI干扰，提升了智能功率模块的可靠性和抗干扰性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种智能功率模块，所述智能功率模块包括：电路布线层；功率器件，焊接至所述电路布线层的顶侧面，其特征在于，所述智能功率模块还包括：
金属基板，所述金属基板的正侧的指定区域设有绝缘层，所述电路布线层的底侧面粘附于所述绝缘层，以电隔离于所述金属基板；
多条金属连线，分别设于所述电路布线层的地线端和所述金属基板的指定接地端之间。
2.根据权利要求1所述的智能功率模块，其特征在于，所述多条金属连线还包括：
第一类邦定线，连接在指定的所述功率器件和所述金属基板的指定接地端之间。
3.根据权利要求2所述的智能功率模块，其特征在于，所述多条金属连线还包括：
第二类邦定线，连接在指定的所述功率器件和所述电路布线层的地线端之间。
4.根据权利要求3所述的智能功率模块，其特征在于，
所述第二类邦定线为一根或多根金属连线。
5.根据权利要求1至4中任一项所述的智能功率模块，其特征在于，还包括：
封装外壳，包覆于所述金属基板的正侧，以对所述功率器件和电路布线层进行封装。
6.根据权利要求5所述的智能功率模块，其特征在于，
所述封装外壳中设有角型和/或球型的散热颗粒。
7.根据权利要求5所述的智能功率模块，其特征在于，
所述封装外壳完全包覆所述金属基板。
8.根据权利要求5所述的智能功率模块，其特征在于，
所述封装外壳半包覆所述金属基板，以暴露出所述金属基板的背侧。
9.根据权利要求1至4中所述的智能功率模块，其特征在于，还包括：
所述金属基板为指定厚度的铝基板或铜基板。
10.根据权利要求1至4中所述的智能功率模块，其特征在于，还包括：
所述电路布线层为图形化的铜箔层。
11.一种电力电子设备，其特征在于，所述电力电子设备包括如权利要求1至10中任一项所述的智能功率模块。
12.根据权利要求10所述的电力电子设备，其特征在于，
所述电力电子设备为空调器。
13.一种智能功率模块的制备方法，其特征在于，包括：
在金属基板上依次形成绝缘层、电路布线层和功率器件；
对所述绝缘层进行图形化刻蚀，以暴露出所述金属基板上的指定接地端；
在所述电路布线层的地线端和所述金属基板的指定接地端之间形成多条金属连线。
14.根据权利要求13所述的智能功率模块的制备方法，其特征在于，还包括：
在指定的所述功率器件和所述金属基板的指定接地端之间形成至少一条金属连线。
15.根据权利要求13或14所述的智能功率模块的制备方法，其特征在于，还包括：
在所述电路布线层的地线端和指定的所述功率器件之间形成至少一条金属连线。
CN201710188150.3A 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和电力电子设备 Pending CN106876352A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710188150.3A CN106876352A (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和电力电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710188150.3A CN106876352A (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和电力电子设备

Publications (1)

Publication Number Publication Date
CN106876352A true CN106876352A (zh) 2017-06-20

Family

ID=59173061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710188150.3A Pending CN106876352A (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和电力电子设备

Country Status (1)

Country Link
CN (1) CN106876352A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980955A (zh) * 2019-04-26 2019-07-05 广东美的制冷设备有限公司 智能功率模块及空调器
CN112490232A (zh) * 2020-12-11 2021-03-12 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555413A (ja) * 1991-08-28 1993-03-05 Toshiba Corp 高熱伝導性樹脂構造体およびそれを用いた半導体パツケージ
JPH05347369A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 電子部品の樹脂封止
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置
US6373705B1 (en) * 1999-01-11 2002-04-16 Robert Bosch Gmbh Electronic semiconductor module
CN1575090A (zh) * 2003-06-11 2005-02-02 三洋电机株式会社 混合集成电路装置
US20060003494A1 (en) * 2004-06-30 2006-01-05 Delin Li Stacked package electronic device
CN206742229U (zh) * 2017-03-27 2017-12-12 广东美的制冷设备有限公司 智能功率模块和电力电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555413A (ja) * 1991-08-28 1993-03-05 Toshiba Corp 高熱伝導性樹脂構造体およびそれを用いた半導体パツケージ
JPH05347369A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 電子部品の樹脂封止
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置
US6373705B1 (en) * 1999-01-11 2002-04-16 Robert Bosch Gmbh Electronic semiconductor module
CN1575090A (zh) * 2003-06-11 2005-02-02 三洋电机株式会社 混合集成电路装置
US20060003494A1 (en) * 2004-06-30 2006-01-05 Delin Li Stacked package electronic device
CN206742229U (zh) * 2017-03-27 2017-12-12 广东美的制冷设备有限公司 智能功率模块和电力电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980955A (zh) * 2019-04-26 2019-07-05 广东美的制冷设备有限公司 智能功率模块及空调器
CN112490232A (zh) * 2020-12-11 2021-03-12 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法

Similar Documents

Publication Publication Date Title
US5285017A (en) Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
CN107452720B (zh) 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
TWI520231B (zh) 半導體元件以及在膠封之後形成通過互連結構而接地的遮蔽層之方法
US7411278B2 (en) Package device with electromagnetic interference shield
JP3908146B2 (ja) 半導体装置及び積層型半導体装置
EP2195839B1 (en) Redistribution structures for microfeature workpieces
US20020074670A1 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
GB2395601A (en) Noise eliminating system on chip and method of manufacture
CN105190992A (zh) 电磁共振耦合器以及高频传输装置
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
CN106356350B (zh) 一种基于硅通孔互连的系统级封装的电磁耦合抑制方法
CN107680912A (zh) Emi防护的芯片封装结构及封装方法
CN102709275B (zh) 同轴型非接触式3d-mcm垂直互连方法
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
CN103515302B (zh) 半导体元件与制作方法
CN106876352A (zh) 智能功率模块、智能功率模块的制备方法和电力电子设备
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
CN207489847U (zh) Emi防护的芯片封装结构
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN206742229U (zh) 智能功率模块和电力电子设备
TW200805615A (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
KR20110029541A (ko) 전자파 차폐수단을 갖는 반도체 패키지
CN110364490A (zh) 一种芯片封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination