JP2002334965A - 高周波デバイス用パッケージ - Google Patents

高周波デバイス用パッケージ

Info

Publication number
JP2002334965A
JP2002334965A JP2001137829A JP2001137829A JP2002334965A JP 2002334965 A JP2002334965 A JP 2002334965A JP 2001137829 A JP2001137829 A JP 2001137829A JP 2001137829 A JP2001137829 A JP 2001137829A JP 2002334965 A JP2002334965 A JP 2002334965A
Authority
JP
Japan
Prior art keywords
frequency
die
mounting portion
lead terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001137829A
Other languages
English (en)
Inventor
Kunifumi Komiya
邦文 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2001137829A priority Critical patent/JP2002334965A/ja
Publication of JP2002334965A publication Critical patent/JP2002334965A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージ内部に収容されるデバイスの実装
部を接地電極に接続できる高周波デバイス用パッケージ
を提供すること。 【解決手段】 素子７を実装可能とされた島状の実装部
５と、基板への実装において接続端子となるリード端子
４とを前記実装部５の外周に有するリードフレーム１０
の前記実装部５に、少なくとも高周波素子７が実装され
る高周波素子基盤６をダイボンディングし、該ダイボン
ディングされた高周波素子基盤６並びに前記実装部５を
内在するとともに前記リード端子４の先端部分が露出す
るように封止樹脂２にて前記リードフレーム１０を封止
した後に、該リード端子４の露出部を所定形状に成形し
て成る高周波デバイス用パッケージ１において、前記実
装部５から導出され、実装時において基板の接地電極と
前記実装部５とを導通可能とするダイリード端子３を具
備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術の分野】本発明は、携帯電話等の無
線通信機器用アンテナスイッチやアッテネータ等の比較
的高い周波数にて使用される高周波ハイブリッドＩＣや
ＭＭＩＣに好適な高周波デバイス用パッケージの改良に
関する。
【０００２】
【従来の技術】近年の無線通信機器、特には携帯電話等
の目覚ましい普及に伴い、周波数資源の更なる需要に対
応するために、ＶＨＦやＵＨＦ等のＭＨｚ帯域よりも高
い３ＧＨｚ以上のマイクロ波帯域が、携帯電話や無線Ｌ
ＡＮ端末等の無線通信機器に使用されるようになってき
ている。
【０００３】これら３ＧＨｚ以上のマイクロ波帯域より
高い周波数を無線通信に利用する場合においては、無線
通信に使用する搬送波の送信や受信のためにアンテナと
の接続を適宜に切り替える電子スイッチや、送信する高
周波信号の制御を行う電子アッテネータ等の高周波デバ
イスの役割が非常に重要になってきている。
【０００４】しかしながら、これら３ＧＨｚ以上の帯域
においては、従来のＶＨＦやＵＨＦ等のＭＨｚ帯にて主
にアンテナスイッチやアッテネータ等に使用されていた
安価な樹脂モールドパッケージでは、使用される高周波
信号が封止樹脂を通じてデバイスを乗り越えてしまい、
高いアイソレーション（遮断性）を得ることができず、
良好なアンテナスイッチやアッテネータ等が得られない
ことから、これらマイクロ波帯域より高い周波数用のア
ンテナスイッチやアッテネータとしては、高絶縁性のセ
ラミックパッケージが通常において用いられている。
【０００５】しかしながら、これらセラミックパッケー
ジは、パッケージ自体が高価であるとともに、それらの
中に高周波素子を実装するコストも高く、得られるデバ
イス自体が非常に高価なものとなってしまうという問題
があった。
【０００６】
【発明が解決しようとする課題】このため、これら問題
を解決するために、従来の安価な樹脂モールドパッケー
ジにて高いアイソレーション（遮断性）を得ることがで
きる手法として、本発明者らは、従来の樹脂モールドパ
ッケージを高周波信号が乗り越える主な要因が、これら
封止樹脂によりパッケージ内部のリード端子と高周波回
路が実装される実装部との間に形成される静電容量
（Ｃ）によるものであることを逆利用し、これら静電容
量（Ｃ）を含むパッケージの寄生静電容量とともにその
動作周波数に共振するＬＣ共振回路となるインダクタを
高周波回路に設けてパッケージ自体を共振器化するとと
もに、前記ＬＣ共振回路の接地（グランド）を強化して
前記高周波信号をグランドに吸い込むように励起させる
ことにより、樹脂パッケージ自体を高周波信号が乗り越
えて出力されてしまうことを効果的に抑えることが可能
であることを見いだした。
【０００７】しかしながら、これらＬＣ共振器を形成し
て高周波信号をグランドに安定して吸い込むようにする
には、前記リード端子は電子装置回路基板上の回路に接
続されることを目的として形成されていることから接地
電極として活用することが困難であるばかりか、前記Ｌ
Ｃ共振回路による高周波信号の吸い込みを安定して得る
ためには、前記実装部を接地（グランド）させてその容
量の大きなものとする必要があるが、通常において使用
されているリードフレームにおいてこれら実装部には、
パッケージ外部に導出された端子を有しておらず、これ
ら実装部をパッケージ外部の接地電極に接続することが
できないという問題があった。
【０００８】よって、本発明は上記した問題点に着目し
てなされたもので、前記実装部を接地電極に接続できる
高周波デバイス用パッケージを提供することを目的とし
ている。
【０００９】
【課題を解決するための手段】前記した問題を解決する
ために、本発明の高周波デバイス用パッケージは、素子
を実装可能とされた島状の実装部と、基板への実装にお
いて接続端子となるリード端子とを前記実装部の外周に
有するリードフレームの前記実装部に、少なくとも高周
波素子が実装される高周波素子基盤をダイボンディング
し、該ダイボンディングされた高周波素子基盤並びに前
記実装部を内在するとともに前記リード端子の先端部分
が露出するように封止樹脂にて前記リードフレームを封
止した後に、該リード端子の露出部を所定形状に成形し
て成る高周波デバイス用パッケージにおいて、前記実装
部から導出され、実装時において基板の接地電極と前記
実装部とを導通可能とするダイリード端子を具備するこ
とを特徴としている。この特徴によれば、前記実装部か
ら導出されて前記封止樹脂外部に露出するダイリード端
子を設けることで、いままでの樹脂封止工程を変えるこ
となく、該ダイリード端子を本発明のパッケージが実装
される実装基板のグランド（接地）電極と実装時に接続
でき、比較的大きなグランド容量を確保できるようにな
る。
【００１０】本発明の高周波デバイス用パッケージは、
前記ダイリード端子を、前記樹脂封止されて得られるパ
ッケージのほぼ中央位置に位置するように備えることが
好ましい。このようにすれば、前記ダイリード端子の総
長を極力短いものとでき、該ダイリード端子の導通抵抗
による共振器への影響を極力小さなものとすることがで
きる。
【００１１】本発明の高周波デバイス用パッケージは、
前記ダイリード端子を、前記リード端子の非導出外周辺
に備えることが好ましい。このようにすれば、該ダイリ
ード端子の幅や該ダイリード端子が接続される基板側の
電極幅等を、他のリード端子や基板側電極に制約される
ことなく幅広とすることができ、該ダイリード端子の導
通抵抗をより少ないものとすることができる。
【００１２】本発明の高周波デバイス用パッケージは、
前記ダイリード端子の先端が前記封止樹脂の外面に沿っ
て折り曲げ加工されていることが好ましい。このように
すれば、実装において基板上に必要となる実装面積をよ
り少ないものとすることができる。
【００１３】本発明の高周波デバイス用パッケージは、
前記封止樹脂により前記実装部と前記リード端子との間
の静電容量を少なくとも含む寄生の静電容量（Ｃ）を用
いることで、その動作周波数帯域において該動作周波数
に共振する共振回路を前記島状実装部の高周波回路上に
含むことが好ましい。このようにすれば、高周波デバイ
スのパッケージとして従来の樹脂パッケージを用いても
高いアイソレーションを得ることができ、高周波デバイ
スのパッケージコストを大幅に低減できる。
【００１４】本発明の高周波デバイス用パッケージは、
前記高周波素子の少なくとも１つがＰＩＮダイオードで
あることが好ましい。このようにすれば、シリコンウエ
ハ上に多量に作れる安価なＰＩＮダイオードを用いてマ
イクロ波帯においても高いアイソレーションを得られる
高周波デバイスを、安価に得ることができる。
【００１５】本発明の高周波デバイス用パッケージは、
前記高周波素子の少なくとも１つが電界効果トランジス
タ（ＦＥＴ）またはトランジスタであることが好まし
い。このようにすれば、電界効果トランジスタ（ＦＥ
Ｔ）またはトランジスタを用いて高周波においても高い
アイソレーションを得られる高周波デバイスを、安価に
得ることができる。
【００１６】本発明の高周波デバイス用パッケージは、
前記高周波素子基盤が、ＬＣＲ内蔵薄膜基板であること
が好ましい。このようにすれば、抵抗やコンデンサやイ
ンダクタが薄膜にて形成された薄膜ＬＣＲ内蔵基盤を用
いることで、これら抵抗やコンデンサやインダクタの容
量のばらつきが少ないばかりか、基盤上の配線等の寸法
精度も厚膜基盤等に比較して高くできることから、これ
ら配線等により生じる寄生抵抗や寄生静電容量等の大き
さを安定したものとすることができ、結果として安定し
た前記共振器を形成することができる。
【００１７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 （実施例）まず、図１は、本実施例における高周波デバ
イス用パッケージを示す一部破断斜視図であり、図２
は、本実施例において用いたリードフレームの形状を示
す平面図であり、図３は、本実施例における高周波デバ
イス用パッケージの加工工程を示す図であり、図４は、
本実施例における高周波デバイス用パッケージの内部構
成を示す断面図であり、図５は、本実施例において用い
た薄膜ＬＣＲ基盤上の高周波回路を示す回路図である。
【００１８】本実施例の高周波デバイスであるアンテナ
スイッチ用パッケージ１は、図１に示すように、通常の
樹脂モールドＩＣパッケージとほぼ同様の構成とされて
おり、封止樹脂２からは図２に示すリードフレーム１０
の複数のリード端子４が露出し、該露出部が、リード端
子４の下面と封止樹脂２の下面位置がほぼ同一平面とな
るようにパッケージ１の下方へ折曲げ加工されている。
【００１９】また、前記複数のリード端子４が露出して
いない側面には、封止樹脂２内部に収容されている図２
に示すリードフレーム１０の実装部５より導出された比
較的幅広の２本のダイリード端子３が露出して設けられ
ており、該ダイリード端子３が露出部は、封止樹脂２の
側面並びに底面に沿って折り曲げ加工されている。
【００２０】本実施例の高周波デバイス用パッケージ１
の内部には、前記実装部５上に薄膜ＬＣＲ基盤６が、図
４に示すように、導電性接着剤９にて導通可能に接着、
実装されているとともに、該ＬＣＲ基盤６上に高周波素
子としてのＰＩＮダイオード７が導電性接着剤９にて導
通可能に接着、実装されていて、これらＰＩＮダイオー
ドとＬＣＲ基盤６上の電極或いは前記リード端子４の内
方端とは、ボンデングワイヤ８にて接続されている。
【００２１】本実施例に用いたリードフレーム１０は、
その材質としては通常の樹脂パッケージＩＣのリードフ
レームに多く使用されている４２アロイとされていて、
その形状は、図２に示すような形状とされており、８本
のリード端子が中央部に島状に形成されている実装部５
を挟んで対向する側に設けられている実装単位が繰返し
形成された短冊状とされた８ピンのＳＳＯＰ用リードフ
レームとされており、その特徴としては、前記島状に形
成されている実装部５より前記リード端子に比較して幅
広のダイリード端子３が導出されており、該ダイリード
端子３が前記島状に形成されている実装部５の保持部を
兼ねるようになっている。
【００２２】これら図２に示すように、本実施例では前
記ダイリード端子３を８本のリード端子が形成されてい
ない側に設けており、このようにすることは、これらダ
イリード端子３を設けることで、通常のリード端子に制
約されることなく、これらダイリード端子３の幅を比較
的大きなものとすることができるようになるとともに、
これらダイリード端子３と接続される実装基板の端子の
幅や引き回し等の自由度も高くなることから好ましい
が、本発明はこれに限定されるものではなく、前記リー
ド端子のいずれか１本或いは複数本を、前記実装部５よ
り導出したダイリード端子としても良い。
【００２３】次いで、図３に基づき、本実施例のアンテ
ナスイッチ用パッケージ１の加工工程について説明す
る。
【００２４】まず、図３（ａ）に示すように、前記リー
ドフレーム１０の実装部５に薄膜により抵抗やコンデン
サやインダクタ並びに導通パターンが形成された薄膜Ｌ
ＣＲ基盤６を導電性接着剤９にて実装する。
【００２５】この薄膜ＬＣＲ基盤６の実装後において、
該薄膜ＬＣＲ基盤６上に高周波素子としてのＰＩＮダイ
オード７を、導電性接着剤９にて図３（ｂ）に示すよう
に実装する。
【００２６】これら導電性接着剤９としては、通常のダ
イボンディング用の導電性接着剤を好適に使用すること
ができ、本実施例においては銀系の導電性接着剤を使用
している。尚、本実施例では前述のように、薄膜ＬＣＲ
基盤６を導電性接着剤９にて前記実装部５上に接着、実
装しているが、本発明はこれに限定されるものではな
く、これら薄膜ＬＣＲ基盤６をハンダや共晶等にて接
着、実装するようにしても良い。
【００２７】また、本実施例では前述のように薄膜ＬＣ
Ｒ基盤６を使用しており、このように薄膜ＬＣＲ基盤６
を使用することは、基盤上に形成される抵抗やコンデン
サやインダクタの容量精度を高くできるとともに、基盤
上の配線パターン等の寸法精度も厚膜基盤等に比較して
高く、これら配線パターンにより生じる寄生抵抗や該配
線パターンと封止樹脂とにより形成される疑似コンデン
サの寄生静電容量値を安定したものにでき、これら薄膜
ＬＣＲ基盤６上に形成されるＬＣ共振器の動作周波数を
安定したもとすることができるようになることから好ま
しいが、本発明はこれに限定されるものではない。
【００２８】前記ＰＩＮダイオード７の実装後におい
て、図３（ｃ）に示すように、ＰＩＮダイオード７と薄
膜ＬＣＲ基盤６と前記リードフレーム１０のリード端子
４とをボンデングワイヤ８にて接続する。これらボンデ
ングワイヤ８としては通常のＩＣ用のボンデングワイヤ
を好適に使用することができ、本実施例では所定線径の
金ワイヤを使用している。
【００２９】これらワイヤボンディングの後、図３
（ｄ）に示すように、前記薄膜ＬＣＲ基盤６が実装され
た実装部５を含む所定範囲を封止樹脂２にて封止する。
これら封止樹脂２としては、通常においてＩＣパッケー
ジ用に使用されている封止樹脂を好適に使用することが
でき、その形成方法としては該使用する封止樹脂に適し
た形成方法を用いれば良いが、本実施例においては金型
内に前記薄膜ＬＣＲ基盤６が実装されたリードフレーム
１０を装填した後、加熱して溶融させた封止樹脂２を金
型内部に流し込んで成形するトランスファーモールドに
より成形している。
【００３０】この樹脂封止の終了後において、該樹脂封
止されたリードフレーム１０が切断金型内に導入されて
図２に示す破線部が切断され、補強部４’が取り除かれ
て、パッケージ部分がリードフレーム１０より取り外さ
れるとともに、前記リード端子はパッケージの外方に広
がるようにＬ字状に折曲げ加工され、前記ダイリード端
子３は、図３（ｅ）に示すように、封止樹脂の外周側面
並びに底面に沿って折曲げ加工される。
【００３１】次いで、前記薄膜ＬＣＲ基盤６上に形成さ
れる本実施例のアンテナスイッチ用の高周波回路として
は種々の回路構成が考えられるが、前記ＰＩＮダイオー
ド７を用いた回路例を図５に示す。
【００３２】この図５の回路には、送信側であるＴＸ側
とアンテナ（ＡＮＴ）端子との間に、前記ダイリード端
子３により大容量とされた実装部５によるグランドへの
シャント回路が設けられていて、該シャント回路にはコ
ントロール端子を挟んで、一方側には前記薄膜ＬＣＲ基
盤６上に実装されたＰＩＮダイオードＳ１と、前記ダイ
リード端子３によるＬ成分を含むとともに該Ｌ成分に適
宜に付加されたインダクタンスＬ１と、他方側には該Ｌ
１と所定の動作周波数Ｆ０にて直列共振するような容量
とされたコンデンサＣ１とが設けられている。
【００３３】また、アンテナ端子を挟んだ送信側（ＴＸ
側）と受信側（ＲＸ側）の双方にも前記薄膜ＬＣＲ基盤
６上に形成されたＰＩＮダイオード７によるＳ２，Ｓ３
とが設けられている。
【００３４】この送信側（ＴＸ側）にはＰＩＮダイオー
ドＳ２と並列にコンデンサＣ２が設けられているととも
に該ＰＩＮダイオードＳ２と直列にインダクタンスＬ２
が、他方のＬ３が前記並列配置されたコンデンサＣ２と
の並列内に、他方が該並列外に設けられている。
【００３５】また、受信側（ＲＸ側）にはＰＩＮダイオ
ードＳ３と並列にとインダクタンスＬ４を配置し、イン
ダクタンスへの直流成分をカットするためにこれと直列
にＣ３を配置してある。
【００３６】以下、この本実施例のアンテナスイッチ回
路のスイッチ動作について説明すると、前記回路中の各
ＰＩＮダイオードＳ１，Ｓ２，Ｓ３は、等価的な回路と
しては図６に示すように、内部抵抗Ｒｓと内部静電容量
Ｃｐとが並列配置された回路と見なすことが可能である
ことから、前記図５に示す本実施例の回路は、前記シャ
ント回路のコントロール端子にコントロール電圧を印加
して各ＰＩＮダイオードＳ１，Ｓ２，Ｓ３に十分な電流
ｉを流すと、前記各ＰＩＮダイオードＳ１，Ｓ２，Ｓ３
の内部抵抗Ｒｓの大きさは理想的にはほぼ０に近づくこ
とから、図７（ａ）に示すように、見かけ上ＰＩＮダイ
オードＳ１，Ｓ２，Ｓ３が存在しない回路となる。
【００３７】また、逆に前記コントロール端子にコント
ロール電圧を印加しない場合には、各ＰＩＮダイオード
Ｓ１，Ｓ２，Ｓ３の内部抵抗Ｒｓの大きさが理想的には
無限大に近づくことから、図７（ｂ）並びに図１０
（ａ）に示すように、回路上には前記ＰＩＮダイオード
Ｓ１，Ｓ２，Ｓ３がコンデンサＣｐとなる回路と見なす
ことができる。
【００３８】このコントロール端子にコントロール電圧
を印加しない場合には、図１０（ｃ）に示すように、前
記送信側（ＴＸ側）よりの高周波信号Ｆ０がコンデンサ
Ｃを通過してアンテナ端子へ伝達されるが、この際、前
記ＰＩＮダイオードＳ３はコンデンサＣｐと等価とな
り、これら送信側（ＴＸ側）よりの高周波信号が受信側
（ＲＸ側）に漏れてしまうことから、前記高周波信号Ｆ
０に共振可能な大きさのインダクタンスＬ４を、図１０
（ｃ）に示すように前記コンデンサＣｐに対して並列に
設けておくことで、図８（ａ）に示すように、該共振に
より理想的には無限大まで高周波信号Ｆ０が減衰されて
該高周波信号Ｆ０が受信側（ＲＸ側）に通過できなくな
り、図１０（ｄ）に示すように、前記送信側（ＴＸ側）
よりの送信信号がアンテナ端子に通過できる一方、該送
信信号が受信側（ＲＸ側）に漏れることを防止できるよ
うになっている。但し、前記共振における減衰において
は、実際には図８（ｂ）に示すように、非通電時の内部
抵抗Ｒｓが無限大ではないことから、内部抵抗Ｒｓによ
り止まるところまでしか高周波信号Ｆ０を減衰できな
い。
【００３９】一方、前記したコントロール電圧を印加し
た場合には、図９（ａ），（ｂ）に示すように、アンテ
ナにて受信されてアンテナ端子から入力した高周波信号
が直接受信側（ＲＸ側）に容易に通過できるが、前記送
信側（ＴＸ側）からの高周波信号Ｆ０は、前述の図８
（ａ）に示す共振回路と同様に、前記ＰＩＮダイオード
Ｓ２に並列に設けられているコンデンサＣとＬとで構成
される共振回路による減衰により、前記アンテナ端子並
びに受信側（ＲＸ側）への通過が阻止されるとともに、
前記シャント回路に前記高周波信号Ｆ０と共振可能とな
るように設けられたインダクタンスＬ１とコンデンサＣ
１とによる共振にて、前記コンデンサＣとＬとで構成さ
れる共振回路に到達する高周波信号Ｆ０を積極的に前記
グランドへ落とし込むことで、該高周波信号Ｆ０の強度
を大幅に低下させて、これら送信側（ＴＸ側）からの高
周波信号Ｆ０が通過しないようになっており、図９
（ｂ）に示すように、送信信号はアンテナ端子に通過さ
れることなく、受信信号のみが受信側（ＲＸ側）へ到達
するようになり、高いアイソレーションを有したアンテ
ナ端子のスイッチングが可能とされている。
【００４０】尚、前記したシャント回路に前記高周波信
号Ｆ０と共振可能となるように設けられたインダクタン
スＬ１とコンデンサＣ１とは、これらコンデンサＣ１が
理想的なコンデンサであってその周囲の配線等によるイ
ンダクタンスＬが皆無の場合には、図１１に示すよう
に、共振により出力信号をグランドに落とすことが可能
となるが、実際には寄生インダクタンスＬ０が必ず生じ
てしまうことから、これら寄生インダクタンスＬ０と前
記高周波信号Ｆ０の周波数帯域にて共振する容量のコン
デンサＣ０を設ければ良いが、実際の前記Ｌ１は、前記
寄生インダクタンスＬ０の適宜な大きさのＬを加えたも
のとしている。
【００４１】この理由としては、前記寄生インダクタン
スＬ０のみである場合は、前記コントロール端子に電圧
を印加した状態においては、前記Ｃｐが見えないことか
ら、周波数特性として図１２（ａ）に示すように、高い
周波数に向かってだらだらと共振による減衰利得が大き
くなるように見えることから、より高周波域にて共振を
生じる適宜な大きさのＬを加えた前記Ｌ１とすること
で、図１２（ｂ）に示すように、周波数特性をフラット
なものとしている。
【００４２】これら前記実施例の回路のように、高周波
信号を制御するアンテナスイッチ回路、特には前記送信
側（ＴＸ側）からの強い強度の高周波信号Ｆ０を共振に
て積極的にグランドに落とすようにするようにした回路
においては、これらグランドの容量（強さ）が小さい
（弱い）と、十分な高周波信号Ｆ０の減衰が得られない
ばかりか、前記シャント回路における寄生インダクタン
スＬ０等の容量のばらつきが大きくなって、所望のアイ
ソレーション性能が得られなくなる場合があることか
ら、本実施例のパッケージのように、ダイリード端子３
を設けて実装部５全体を大容量のグランドとすること
で、これらの問題を低減できて非常に有用性が高い。
【００４３】このようにして得られた本実施例のアンテ
ナスイッチの高周波特性を図１３に示す。比較例とし
て、高周波素子としてＰＩＮダイオードを用いたが前記
シャント回路におけるグランドへの共振回路を用いない
ものと、現在主に使用されているセラミックパッケージ
によるＧａＡｓＦＥＴによるアンテナスイッチの高周波
特性表を示す。
【００４４】本実施例のものは、樹脂パッケージを用
い、且つ安価なＰＩＮダイオードを用いても、図１３
（ａ）に示すように、現行において多用されているＧａ
ＡｓＦＥＴによるアンテナスイッチよりも減衰量（値）
が非常に高いアイソレーションに優れたアンテナスイッ
チが得られることが判るとともに、前記シャント回路に
おけるグランドへの共振回路を用いることにより、Ｇａ
ＡｓＦＥＴよりも挿入損失が低く且つ減衰量（値）も高
い非常に良好な特性を有するアンテナスイッチであるこ
とが判る。
【００４５】また、これら高周波特性は、、図１３
（ｂ）に示すように、３.０ＧＨｚから５.８ＧＨｚまで
の非常に高い周波数においても、現行において多用され
ているＧａＡｓＦＥＴよりも優れた特性が得られたこと
が判り、本実施例のようなパッケージ構成並びに回路と
することで、これらの良好な周波数特性を有するるアン
テナスイッチを、安価なＰＩＮダイオードと安価な樹脂
パッケージにて得ることができ、よってこれらアンテナ
スイッチを非常に安価にて提供することができる。
【００４６】以上、本発明の実施例を図面により説明し
てきたが、本発明はこれら実施例に限られるものではな
く、本発明の要旨を逸脱しない範囲における変更や追加
があっても本発明に含まれる。
【００４７】例えば、前記実施例においては、高周波デ
バイスとしてアンテナスイッチを例示しているが、本発
明はこれに限定されるものではなく、これら高周波デバ
イスをアッテネータとしたりその他のデバイスとしても
良い。
【００４８】また、前記実施例では、高周波素子として
安価なＰＩＮダイオードを用いた例を示したが、本発明
はこれに限定されるものではなく、図１５に示すよう
に、これら高周波素子として現行において多用されてい
るＧａＡｓＦＥＴやＧａＡｓ以外のシリコントランジス
タを用いたものとしても良い。
【００４９】また、前記実施例では、ダイリード端子３
をパッケージの両側面から導出しているが、本発明はこ
れに限定されるものではなく、これらダイリード端子３
を一方の側面から１本のみ導出するようにしても良い。
【００５０】また、前記実施例では、ダイリード端子３
がパッケージの側面より露出するようにしているが、本
発明はこれに限定されるものではなく、これらダイリー
ド端子３の容量（強さ）を増大（強化）させるととも
に、デバイスの放熱等を考慮して、図１４に示すよう
に、前記実装部５の厚みを厚くして、パッケージの底面
に該実装部の底面が露出するように導出しても良い。
【００５１】
【発明の効果】本発明は次の効果を奏する。 （ａ）請求項１の発明によれば、前記実装部から導出さ
れて前記封止樹脂外部に露出するダイリード端子を設け
ることで、いままでの樹脂封止工程を変えることなく、
該ダイリード端子を本発明のパッケージが実装される実
装基板のグランド（接地）電極と実装時に接続でき、比
較的大きなグランド容量を確保できるようになる。
【００５２】（ｂ）請求項２の発明によれば、前記ダイ
リード端子の総長を極力短いものとでき、該ダイリード
端子の導通抵抗による共振器への影響を極力小さなもの
とすることができる。
【００５３】（ｃ）請求項３の発明によれば、該ダイリ
ード端子の幅や該ダイリード端子が接続される基板側の
電極幅等を、他のリード端子や基板側電極に制約される
ことなく幅広とすることができ、該ダイリード端子の導
通抵抗をより少ないものとすることができる。
【００５４】（ｄ）請求項４の発明によれば、実装にお
いて基板上に必要となる実装面積をより少ないものとす
ることができる。
【００５５】（ｅ）請求項５の発明によれば、高周波デ
バイスのパッケージとして従来の樹脂パッケージを用い
ても高いアイソレーションを得ることができ、高周波デ
バイスのパッケージコストを大幅に低減できる。
【００５６】（ｆ）請求項６の発明によれば、シリコン
ウエハ上に多量に作れる安価なＰＩＮダイオードを用い
てマイクロ波帯においても高いアイソレーションを得ら
れる高周波デバイスを、安価に得ることができる。
【００５７】（ｇ）請求項７の発明によれば、電界効果
トランジスタ（ＦＥＴ）またはトランジスタを用いて高
周波においても高いアイソレーションを得られる高周波
デバイスを、安価に得ることができる。
【００５８】（ｈ）請求項８の発明によれば、抵抗やコ
ンデンサやインダクタが薄膜にて形成された薄膜ＬＣＲ
内蔵基盤を用いることで、これら抵抗やコンデンサやイ
ンダクタの容量のばらつきが少ないばかりか、基盤上の
配線等の寸法精度も厚膜基盤等に比較して高くできるこ
とから、これら配線等により生じる寄生抵抗や寄生静電
容量等の大きさを安定したものとすることができ、結果
として安定した前記共振器を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施例における高周波デバイス用パッ
ケージを示す一部破断斜視図である。
【図２】本発明の実施例において用いたリードフレーム
の形状を示す平面図である。
【図３】本発明の実施例における高周波デバイス用パッ
ケージの加工工程を示す図である。
【図４】本発明の実施例における高周波デバイス用パッ
ケージの内部構成を示す断面図である。
【図５】本発明の実施例において用いたＰＩＮダイオー
ドによるアンテナスイッチ回路を示す回路図である。
【図６】ＰＩＮダイオードの等価回路を示す図である。
【図７】（ａ），（ｂ）は、本発明の実施例において用
いたアンテナスイッチ回路の各動作時における等価回路
を示す図である。
【図８】共振回路による減衰利得を示す説明図である。
【図９】（ａ），（ｂ）は、コントロール電圧印加時の
回路動作を示す説明図である。
【図１０】（ａ）〜（ｄ）は、コントロール電圧非印加
時の回路動作を示す説明図である。
【図１１】本実施例のシャント回路における共振回路に
関する説明図である。
【図１２】（ａ），（ｂ）は、本実施例のシャント回路
における共振回路の周波数特性を示す図である。
【図１３】（ａ），（ｂ）は、本実施例のアンテナスイ
ッチと他のアンテナスイッチとの高周波特性の比較を示
す図である。
【図１４】その他の実施形態を示す図である。
【図１５】高周波素子としてトランジスタを用いた回路
例を示す図である。
【符号の説明】
１ アンテナスイッチ用パッケージ ２ 封止樹脂 ３ ダイリード端子 ３’ ダイリード端子 ４ リード端子 ４’ 補強部 ５ 実装部 ６ 薄膜ＬＣＲ基盤 ７ ＰＩＮダイオード ８ ボンデングワイヤ ９ 導電性接着剤 １０ リードフレーム

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 素子を実装可能とされた島状の実装部
    と、基板への実装において接続端子となるリード端子と
    を前記実装部の外周に有するリードフレームの前記実装
    部に、少なくとも高周波素子が実装される高周波素子基
    盤をダイボンディングし、該ダイボンディングされた高
    周波素子基盤並びに前記実装部を内在するとともに前記
    リード端子の先端部分が露出するように封止樹脂にて前
    記リードフレームを封止した後に、該リード端子の露出
    部を所定形状に成形して成る高周波デバイス用パッケー
    ジにおいて、前記実装部から導出され、実装時において
    基板の接地電極と前記実装部とを導通可能とするダイリ
    ード端子を具備することを特徴とする高周波デバイス用
    パッケージ。
  2. 【請求項２】 前記ダイリード端子を、前記樹脂封止さ
    れて得られるパッケージのほぼ中央位置に位置するよう
    に備える請求項１に記載の高周波デバイス用パッケー
    ジ。
  3. 【請求項３】 前記ダイリード端子を、前記リード端子
    の非導出外周辺に備える請求項１または２に記載の高周
    波デバイス用パッケージ。
  4. 【請求項４】 前記ダイリード端子の先端が前記封止樹
    脂の外面に沿って折り曲げ加工されている請求項３に記
    載の高周波デバイス用パッケージ。
  5. 【請求項５】 前記封止樹脂により前記実装部と前記リ
    ード端子との間の静電容量を少なくとも含む寄生の静電
    容量（Ｃ）を用いることで、その動作周波数帯域におい
    て該動作周波数に共振する共振回路を前記島状実装部の
    高周波回路上に含む請求項１〜４のいずれかに記載の高
    周波デバイス用パッケージ。
  6. 【請求項６】 前記高周波素子の少なくとも１つがＰＩ
    Ｎダイオードである請求項５に記載の高周波デバイス用
    パッケージ。
  7. 【請求項７】 前記高周波素子の少なくとも１つが電界
    効果トランジスタ（ＦＥＴ）またはトランジスタである
    請求項５に記載の高周波デバイス用パッケージ。
  8. 【請求項８】 前記高周波素子基盤が、ＬＣＲ内蔵薄膜
    基板である請求項１〜６のいずれかに記載の高周波デバ
    イス用パッケージ。
JP2001137829A 2001-05-08 2001-05-08 高周波デバイス用パッケージ Pending JP2002334965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001137829A JP2002334965A (ja) 2001-05-08 2001-05-08 高周波デバイス用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001137829A JP2002334965A (ja) 2001-05-08 2001-05-08 高周波デバイス用パッケージ

Publications (1)

Publication Number Publication Date
JP2002334965A true JP2002334965A (ja) 2002-11-22

Family

ID=18984867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137829A Pending JP2002334965A (ja) 2001-05-08 2001-05-08 高周波デバイス用パッケージ

Country Status (1)

Country Link
JP (1) JP2002334965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130654A (ja) * 1990-09-20 1992-05-01 Hitachi Ltd 樹脂封止型半導体装置
JPH0669409A (ja) * 1992-04-18 1994-03-11 Temic Telefunken Microelectron Gmbh 半導体構成部材群
JPH06252326A (ja) * 1993-02-25 1994-09-09 Fujitsu Ten Ltd 多端子部品、配線基板、多端子部品の実装構造
JPH0745778A (ja) * 1993-07-29 1995-02-14 Sumitomo Electric Ind Ltd リードフレーム及び半導体装置
JPH08237001A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体集積回路およびその製造方法
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130654A (ja) * 1990-09-20 1992-05-01 Hitachi Ltd 樹脂封止型半導体装置
JPH0669409A (ja) * 1992-04-18 1994-03-11 Temic Telefunken Microelectron Gmbh 半導体構成部材群
JPH06252326A (ja) * 1993-02-25 1994-09-09 Fujitsu Ten Ltd 多端子部品、配線基板、多端子部品の実装構造
JPH0745778A (ja) * 1993-07-29 1995-02-14 Sumitomo Electric Ind Ltd リードフレーム及び半導体装置
JPH08237001A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体集積回路およびその製造方法
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
CN111355513B (zh) 高频模块和通信装置
US6456172B1 (en) Multilayered ceramic RF device
JP5473026B2 (ja) 半導体装置
US6847275B2 (en) High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit
US6838956B2 (en) Packaging methodology for duplexers using FBARs
EP1094538A2 (en) Multilayered ceramic RF device
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
US8682403B2 (en) Filter having impedance matching circuits
JP2005198051A (ja) 高周波モジュール
CN102355223B (zh) 一种单芯片gsm射频天线开关模块及gsm射频前端
US20220021126A1 (en) Radio frequency module and communication apparatus
US20210135693A1 (en) Radio frequency module and communication device
US7453703B2 (en) Electronic component module having electronic component with piezoelectric device
US6778038B2 (en) Piezoelectric resonant filter, duplexer, and method of manufacturing same
KR100993579B1 (ko) 반도체장치 및 전자 장치
US20060214271A1 (en) Device and applications for passive RF components in leadframes
CN108987379B (zh) 具有集成谐波终止特征的半导体封装件
JPH0832402A (ja) 弾性表面波装置、移動無線機用分波器および移動無線装置
JP3851184B2 (ja) フロントエンドモジュール
US5917233A (en) Integrated circuit having a parasitic resonance filter
JP4137059B2 (ja) 電子装置および半導体装置
JP2002334965A (ja) 高周波デバイス用パッケージ
US6642617B2 (en) Semiconductor device
KR20040043055A (ko) 듀플렉서 제조방법
JP4134788B2 (ja) 無線通信用フロントエンドモジュール、無線通信端末装置、および、リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914