JPH08237001A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JPH08237001A JPH08237001A JP7040171A JP4017195A JPH08237001A JP H08237001 A JPH08237001 A JP H08237001A JP 7040171 A JP7040171 A JP 7040171A JP 4017195 A JP4017195 A JP 4017195A JP H08237001 A JPH08237001 A JP H08237001A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal plate
- lead
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Waveguide Connection Structure (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路において、高周波帯信号処理時
の接地性向上を図る。 【構成】モールド外装樹脂８内の、チップ搭載用アイラ
ンド１１下方の距離ｄ離れた位置に、金属板３を設け
る。製造時に金属板３をフレーム側帯に連結させていた
吊りピン６を、完成後には外部接続用グランドリードと
して用いることによって、チップ１側のグランド電極
と、実装用プリント配線基板のグランド用導体層など外
部の真の接地体との間で、アイランド１１と金属板３と
の間の容量Ｃと吊りピン６のインダダクタンス成分Ｌ1
とが直列共振を起し、共振周波数ｆ1 ＝１／｛２π（Ｌ
1 ・Ｃ）1/2 ｝でのインピーダンスが０になるようにす
る。
の接地性向上を図る。 【構成】モールド外装樹脂８内の、チップ搭載用アイラ
ンド１１下方の距離ｄ離れた位置に、金属板３を設け
る。製造時に金属板３をフレーム側帯に連結させていた
吊りピン６を、完成後には外部接続用グランドリードと
して用いることによって、チップ１側のグランド電極
と、実装用プリント配線基板のグランド用導体層など外
部の真の接地体との間で、アイランド１１と金属板３と
の間の容量Ｃと吊りピン６のインダダクタンス成分Ｌ1
とが直列共振を起し、共振周波数ｆ1 ＝１／｛２π（Ｌ
1 ・Ｃ）1/2 ｝でのインピーダンスが０になるようにす
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路および
その製造方法に関し、特に、マイクロ波帯のような高周
波信号処理用チップを実装するときのパッケージの構造
および、その構造を容易に実現するための製造方法に関
する。
その製造方法に関し、特に、マイクロ波帯のような高周
波信号処理用チップを実装するときのパッケージの構造
および、その構造を容易に実現するための製造方法に関
する。
【０００２】
【従来の技術】例えばマイクロ波帯のような高周波信号
を取り扱うときは、ＩＣに限らず一般に、回路の入力端
あるいは出力端で信号の反射や損失あるいは周波数特性
の悪化などが起り易く、そのため、回路設計のみならず
各回路素子や配線の配置のような実装設計にも十分配慮
する必要があることは、良く知られている。このような
事情は半導体ＩＣにおいても同様であって、従来、チッ
プ上の回路に対しては勿論のこと、回路が形成されてい
るチップの入・出力端の電極（ボンディングパッドな
ど）からＩＣ外部の回路迄の間に介在するリード端子に
対しても、高周波信号を取り扱うための工夫がなされて
きている。そのような高周波ＩＣの一例として、従来、
特開平３ー２７５６０号公報に開示されたマイクロ波Ｉ
Ｃが知られている。図４（ａ），（ｂ）は、上記公報に
記載された一実施例のＩＣの平面図および断面図を示す
図である。
を取り扱うときは、ＩＣに限らず一般に、回路の入力端
あるいは出力端で信号の反射や損失あるいは周波数特性
の悪化などが起り易く、そのため、回路設計のみならず
各回路素子や配線の配置のような実装設計にも十分配慮
する必要があることは、良く知られている。このような
事情は半導体ＩＣにおいても同様であって、従来、チッ
プ上の回路に対しては勿論のこと、回路が形成されてい
るチップの入・出力端の電極（ボンディングパッドな
ど）からＩＣ外部の回路迄の間に介在するリード端子に
対しても、高周波信号を取り扱うための工夫がなされて
きている。そのような高周波ＩＣの一例として、従来、
特開平３ー２７５６０号公報に開示されたマイクロ波Ｉ
Ｃが知られている。図４（ａ），（ｂ）は、上記公報に
記載された一実施例のＩＣの平面図および断面図を示す
図である。
【０００３】図４（ａ），（ｂ）を参照すると、このマ
イクロ波ＩＣはチップ１が外装樹脂８によりモールドさ
れた、樹脂外装型のＩＣである。チップ１からは、外部
の回路（図示せず）との接続用に、薄板状のグランド用
導体層（以後、グランドリードと記す）２と信号用導体
層（以後、信号リードと記す）５とが、外装樹脂８の外
部にまで伸びている。チップ１そのもののグランド用導
体層（以後、グランド電極と記す）は、チップ１裏面の
全面に設けられており（図示せず）、一方、チップ１に
形成された回路の信号入出力用電極（以後、信号電極と
記す）は、チップ１上面に設けられている。チップ１は
外部接続用グランドリード２上に、チップ裏面のグラン
ド電極とグランドリード２とが直接接続するように、導
電的に固着されている。チップ１上面の信号電極と外部
接続用信号リード５とは、ボンディングワイヤ４によ
り、電気的に接続されている。
イクロ波ＩＣはチップ１が外装樹脂８によりモールドさ
れた、樹脂外装型のＩＣである。チップ１からは、外部
の回路（図示せず）との接続用に、薄板状のグランド用
導体層（以後、グランドリードと記す）２と信号用導体
層（以後、信号リードと記す）５とが、外装樹脂８の外
部にまで伸びている。チップ１そのもののグランド用導
体層（以後、グランド電極と記す）は、チップ１裏面の
全面に設けられており（図示せず）、一方、チップ１に
形成された回路の信号入出力用電極（以後、信号電極と
記す）は、チップ１上面に設けられている。チップ１は
外部接続用グランドリード２上に、チップ裏面のグラン
ド電極とグランドリード２とが直接接続するように、導
電的に固着されている。チップ１上面の信号電極と外部
接続用信号リード５とは、ボンディングワイヤ４によ
り、電気的に接続されている。
【０００４】図４に示されるＩＣにおいては、外部接続
用グランドリード２と信号リード５とは共に薄板状で、
同一平面内に、長手方向が互いに平行になるように配置
されている。グランドリード２は平面形状がアルファベ
ットのＨ字型（但し、Ｈ字の横棒に相当するチップ搭載
部は、ほぼ正方形）である。この正方形のチップ搭載部
に、チップ１が固定されている。一方、外部接続用信号
リード５は、Ｈ字型のそれぞれの二本脚（図４（ａ）に
おいて、チップ搭載部の左右に一組ずつある）の間に一
本づつ、それぞれＨ字の脚に平行に配置されている。
用グランドリード２と信号リード５とは共に薄板状で、
同一平面内に、長手方向が互いに平行になるように配置
されている。グランドリード２は平面形状がアルファベ
ットのＨ字型（但し、Ｈ字の横棒に相当するチップ搭載
部は、ほぼ正方形）である。この正方形のチップ搭載部
に、チップ１が固定されている。一方、外部接続用信号
リード５は、Ｈ字型のそれぞれの二本脚（図４（ａ）に
おいて、チップ搭載部の左右に一組ずつある）の間に一
本づつ、それぞれＨ字の脚に平行に配置されている。
【０００５】このように構成すると、Ｈ字型グランドリ
ード２の脚の部分と、これに挟まれる信号リード５とで
コプレナ形マイクロ波分布線路が形成される。マイクロ
波分布線路は、それまでのマイクロ波ＩＣに用いられて
いた同軸線路に比べて特性インピーダンスを高精度で実
現できることから、上記公報の技術によれば、チップ１
への外部からのマイクロ波帯信号またはチップ１からの
外部へのマイクロ波帯信号の伝送における反射、損失の
発生あるいは、周波数特性悪化を回避することができ
る。
ード２の脚の部分と、これに挟まれる信号リード５とで
コプレナ形マイクロ波分布線路が形成される。マイクロ
波分布線路は、それまでのマイクロ波ＩＣに用いられて
いた同軸線路に比べて特性インピーダンスを高精度で実
現できることから、上記公報の技術によれば、チップ１
への外部からのマイクロ波帯信号またはチップ１からの
外部へのマイクロ波帯信号の伝送における反射、損失の
発生あるいは、周波数特性悪化を回避することができ
る。
【０００６】上記公報にはこの外にも、外部接続用グラ
ンドリードの平面形状を、Ｈ字の脚の一方を取り外した
Ｔ字型にして、スロット形分布線路を成すようにしたも
のや或いは、チップ１面にもチップ側グランド電極を設
けたものなど、いくつかの実施例が記載されているが、
いずれも、薄板状の外部接続用グランドリード２と外部
接続用信号リード５とを、同一平面内に、長手方向が平
行になるように配置している。
ンドリードの平面形状を、Ｈ字の脚の一方を取り外した
Ｔ字型にして、スロット形分布線路を成すようにしたも
のや或いは、チップ１面にもチップ側グランド電極を設
けたものなど、いくつかの実施例が記載されているが、
いずれも、薄板状の外部接続用グランドリード２と外部
接続用信号リード５とを、同一平面内に、長手方向が平
行になるように配置している。
【０００７】
【発明が解決しようとする課題】上記公報記載のマイク
ロ波ＩＣでは、プリント配線基板などこの高周波ＩＣが
実装される基板側のグランド用導体層つまりＩＣ外部の
真の接地体と、チップ１側のグランド電極との間に、外
部接続用グランドリード２が介在している。従って、Ｉ
Ｃの外部接続用信号リード５はチップ１のグランドを、
真の接地体から外部接続用グランドリード２を経由して
得ることになる。
ロ波ＩＣでは、プリント配線基板などこの高周波ＩＣが
実装される基板側のグランド用導体層つまりＩＣ外部の
真の接地体と、チップ１側のグランド電極との間に、外
部接続用グランドリード２が介在している。従って、Ｉ
Ｃの外部接続用信号リード５はチップ１のグランドを、
真の接地体から外部接続用グランドリード２を経由して
得ることになる。
【０００８】その場合、高周波動作をするチップにとっ
て、外部接続用信号リード５それ自身がインダクタンス
となるばかりではなく、外部接続用グランドリード２を
包んでいる高誘電率の樹脂（誘電率≒４〜９程度）８の
ために、外部接続用信号リード５とチップ１上面の信号
電極とを結ぶボンディングワイヤ４と、チップ１裏面の
グランド電極（及び、チップ１上面に形成されたグラン
ド電極）との間に寄生容量が発生する。更に、外部接続
用グランドリード２それ自身も、外部接続用信号リード
５と同様に、インダクタンス或いは寄生容量を持つ。そ
の結果、チップ全体としてのグランド導体層（チップ裏
面、上面のグランド電極）は、真の接地体に対し、十分
低いインピーダンスで接続できなくなる。つまり、高周
波動作時の接地性が悪化する。特に、高周波用で入出力
信号数の多いチップを小型のパッケージに搭載したＩＣ
では、外部接続用グランドリード２は真の接地体に対
し、全表面積（リード長さ×リード幅×リード本数）を
小さくせざるを得ないので、外部接続用グランドリード
２が持つインダクタンス量が大きくなり、チップの接地
性性が極めて悪化する。一方、このグランドリード２の
表面積減少による接地性悪化を避けるためにグランドリ
ード２の表面積を増大させると、グランドリード２に寄
生する容量が増え、やはり接地性が低下する。
て、外部接続用信号リード５それ自身がインダクタンス
となるばかりではなく、外部接続用グランドリード２を
包んでいる高誘電率の樹脂（誘電率≒４〜９程度）８の
ために、外部接続用信号リード５とチップ１上面の信号
電極とを結ぶボンディングワイヤ４と、チップ１裏面の
グランド電極（及び、チップ１上面に形成されたグラン
ド電極）との間に寄生容量が発生する。更に、外部接続
用グランドリード２それ自身も、外部接続用信号リード
５と同様に、インダクタンス或いは寄生容量を持つ。そ
の結果、チップ全体としてのグランド導体層（チップ裏
面、上面のグランド電極）は、真の接地体に対し、十分
低いインピーダンスで接続できなくなる。つまり、高周
波動作時の接地性が悪化する。特に、高周波用で入出力
信号数の多いチップを小型のパッケージに搭載したＩＣ
では、外部接続用グランドリード２は真の接地体に対
し、全表面積（リード長さ×リード幅×リード本数）を
小さくせざるを得ないので、外部接続用グランドリード
２が持つインダクタンス量が大きくなり、チップの接地
性性が極めて悪化する。一方、このグランドリード２の
表面積減少による接地性悪化を避けるためにグランドリ
ード２の表面積を増大させると、グランドリード２に寄
生する容量が増え、やはり接地性が低下する。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
は、信号処理回路が形成されその信号処理回路の接地用
電極が外部接続用リード端子を介して外部の接地体に接
続可能にされたチップに対し、前記チップ側の接地用電
極との間にキャパシタを形成する金属板と、前記金属板
をインダクタンス成分をもって前記外部の接地体に接続
するためのリード端子とを設け、前記キャパシタと前記
インダクタンス成分とが、前記チップ側の接地用電極と
前記外部の接地体との間で直列共振回路を形成し、その
共振周波数において前記チップ側の接地用電極と前記外
部の接地体との間のインピーダンスが実質的に０になる
ように構成したことを特徴とする。
は、信号処理回路が形成されその信号処理回路の接地用
電極が外部接続用リード端子を介して外部の接地体に接
続可能にされたチップに対し、前記チップ側の接地用電
極との間にキャパシタを形成する金属板と、前記金属板
をインダクタンス成分をもって前記外部の接地体に接続
するためのリード端子とを設け、前記キャパシタと前記
インダクタンス成分とが、前記チップ側の接地用電極と
前記外部の接地体との間で直列共振回路を形成し、その
共振周波数において前記チップ側の接地用電極と前記外
部の接地体との間のインピーダンスが実質的に０になる
ように構成したことを特徴とする。
【００１０】上記の半導体集積回路は、チップ搭載用の
アイランドと外部接続用のリード端子とを備える第１の
リードフレームの前記アイランドにチップを固着させ、
チップ上面に設けられた電極と前記外部接続用のリード
端子とをワイヤボンディングにより接続する工程と、前
記金属板を前記アイランドの下方に配設する工程とを含
む半導体集積回路の製造方法であって、前記金属板配設
工程では、金属板が、断面クランク状の吊りピンによっ
てフレーム又は側帯枠に連結された構造の第２のリード
フレームを用い、製造後においては、前記第２のリード
フレームの吊りピンを、前記インダクタンス成分を持つ
外部接続用リード端子として用いることを特徴とする製
造方法により製造される。
アイランドと外部接続用のリード端子とを備える第１の
リードフレームの前記アイランドにチップを固着させ、
チップ上面に設けられた電極と前記外部接続用のリード
端子とをワイヤボンディングにより接続する工程と、前
記金属板を前記アイランドの下方に配設する工程とを含
む半導体集積回路の製造方法であって、前記金属板配設
工程では、金属板が、断面クランク状の吊りピンによっ
てフレーム又は側帯枠に連結された構造の第２のリード
フレームを用い、製造後においては、前記第２のリード
フレームの吊りピンを、前記インダクタンス成分を持つ
外部接続用リード端子として用いることを特徴とする製
造方法により製造される。
【００１１】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例による
高周波ＩＣの、ボンディング終了後で樹脂封止前の平面
図およびＡーａ切断線における断面図である。従って、
リードフレームはまだ、リード切断前の状態にある。図
１を参照して、本実施例は、通常のリードフレーム１０
の下方に、更にもう一つの金属製リードフレーム１２を
備えている。チップ１自体のグランド電極は、チップ裏
面全面とチップ上面に設けられている。チップ１上面に
はまた、チップに形成された回路に対する信号入出力用
の電極が設けられている。チップ１は上方リードフレー
ム１０のアイランド１１上に、その裏面のグランド電極
とアイランド１１とが導通するように導電的に固着さ
れ、そのチップ１上面のグランド電極とアイランド１１
とがボンディングワイヤ４で接続されている。アイラン
ド１１は上方リードフレーム１０の外部接続用グランド
リード２及び吊りピン７と、一体的に形成されている。
又、チップ１上面の信号電極と上方リードフレーム１０
の外部接続用信号リード５とが、同様に、ボンディング
ワイヤ４で結ばれている。
を参照して説明する。図１は、本発明の一実施例による
高周波ＩＣの、ボンディング終了後で樹脂封止前の平面
図およびＡーａ切断線における断面図である。従って、
リードフレームはまだ、リード切断前の状態にある。図
１を参照して、本実施例は、通常のリードフレーム１０
の下方に、更にもう一つの金属製リードフレーム１２を
備えている。チップ１自体のグランド電極は、チップ裏
面全面とチップ上面に設けられている。チップ１上面に
はまた、チップに形成された回路に対する信号入出力用
の電極が設けられている。チップ１は上方リードフレー
ム１０のアイランド１１上に、その裏面のグランド電極
とアイランド１１とが導通するように導電的に固着さ
れ、そのチップ１上面のグランド電極とアイランド１１
とがボンディングワイヤ４で接続されている。アイラン
ド１１は上方リードフレーム１０の外部接続用グランド
リード２及び吊りピン７と、一体的に形成されている。
又、チップ１上面の信号電極と上方リードフレーム１０
の外部接続用信号リード５とが、同様に、ボンディング
ワイヤ４で結ばれている。
【００１２】一方、下方のリードフレーム１２は、上方
リードフレームのアイランド１１より一回り大きい金属
板３と、その金属板３をフレーム側帯に連結する吊りピ
ン６とを備えている。金属板３は、上方リードフレーム
のアイランド１１から距離ｄだけ離れた位置に、アイラ
ンド１１に平行に配置されている。吊りピン６は、その
金属板３の位置を確保するべく、側面から見たときの形
状がクランク状になるように上方および水平方向に折れ
曲り、折れ曲がった先でフレーム側帯に連結している。
そして、上方リードフレーム１０のフレーム枠と、下方
リードフレームと１２のフレーム側帯とが固着されてい
る。ここで、下方リードフレームの吊りピン６は、製造
工程中では金属板３をフレーム側帯に連結させるための
ものとして用いられるが、ＩＣ完成後には、外部接続用
グランドリードとして用いられるものである。尚、リー
ドフレーム１０及びリードフレーム１２それぞれは、フ
レーム枠で囲まれた部分のパターンが複数個一方向（こ
の場合は、紙面上下方向）に連続した構造の金属製リボ
ンであるが、説明を簡潔にするため、図１にはそれらの
内の１パターン分だけを示す。
リードフレームのアイランド１１より一回り大きい金属
板３と、その金属板３をフレーム側帯に連結する吊りピ
ン６とを備えている。金属板３は、上方リードフレーム
のアイランド１１から距離ｄだけ離れた位置に、アイラ
ンド１１に平行に配置されている。吊りピン６は、その
金属板３の位置を確保するべく、側面から見たときの形
状がクランク状になるように上方および水平方向に折れ
曲り、折れ曲がった先でフレーム側帯に連結している。
そして、上方リードフレーム１０のフレーム枠と、下方
リードフレームと１２のフレーム側帯とが固着されてい
る。ここで、下方リードフレームの吊りピン６は、製造
工程中では金属板３をフレーム側帯に連結させるための
ものとして用いられるが、ＩＣ完成後には、外部接続用
グランドリードとして用いられるものである。尚、リー
ドフレーム１０及びリードフレーム１２それぞれは、フ
レーム枠で囲まれた部分のパターンが複数個一方向（こ
の場合は、紙面上下方向）に連続した構造の金属製リボ
ンであるが、説明を簡潔にするため、図１にはそれらの
内の１パターン分だけを示す。
【００１３】本実施例のＩＣはこの後、トランスファモ
ールドなどにより樹脂封止され、リード切断、リード成
形されて完成する。完成後のＩＣでは、外部接続用信号
リード５は勿論のこと、上方リードフレームからの外部
接続用グランドリード２及びび下方リードフレームの吊
りピン６がそれぞれ独立で、プリント配線基板などこの
ＩＣを実装する基板の電極やグランド用導体層（真の接
地体）に接続可能である。
ールドなどにより樹脂封止され、リード切断、リード成
形されて完成する。完成後のＩＣでは、外部接続用信号
リード５は勿論のこと、上方リードフレームからの外部
接続用グランドリード２及びび下方リードフレームの吊
りピン６がそれぞれ独立で、プリント配線基板などこの
ＩＣを実装する基板の電極やグランド用導体層（真の接
地体）に接続可能である。
【００１４】次に、本実施例をプリント配線基板に実装
したときの、グランド接続に関係する模式的構造図を図
２（ａ）に、その等価回路図を図２（ｂ）に、又、チッ
プ１側のグランド電極と真の接地体（プリント配線基板
のグランド導体層）との間のインピーダンスの周波数依
存性を図２（ｄ）に示す。図２（ａ）を参照して、チッ
プ１のグランド電極（裏面および上面に形成されてい
る）１３は、上方リードフレームの外部接続用グランド
リード２を介して、真の接地体１４に接続している。こ
のグランドリード２は、インダクタンス成分Ｌ2 を持っ
ている。一方、チップ裏面のグランド電極１３の下方に
は、アイランドから距離ｄを隔てて平行に金属板３が配
置されている。この距離ｄの空間は外装用モールド樹脂
８（誘電率εr ＝４〜９程度）で埋められているので、
チップ側グランド電極１３と金属板３との間には容量成
分Ｃが介在している。更に、金属板３は下方リードフレ
ームの吊りピン６を介して、真の接地体１４に接続して
いる。この吊りピン６は、インダクタンス成分Ｌ1 を持
つ。従って、チップ側グランド電極１３と真の接地体１
４との間の等価回路は、図２（ｂ）に示すように、グラ
ンド電極１３からインダダクタンスＬ2 を通って真の接
地体１４に通じる回路と、グランド電極１３から容量Ｃ
とインダクタンスＬ1 との直列接続を通って真の接地体
１４に通じる回路との、並列接続回路となる。この図２
（ｂ）に示される等価回路は、容量とインダクタンスと
の直並列共振回路であって、端子１３，１４間のインピ
ーダンスの周波数依存性は良く知られているように、図
２（ｃ）に示されるような、インピーダンスＺが周波数
ｆ1 で０となり、周波数ｆ2 で上昇する特性を示す。従
って、チップ１が取り扱う信号の周波数をｆ1 にすれ
ば、チップ１のグランド電極はプリント配線基板のグラ
ンド導体層に、インピーダンス０で接続することにな
り、非常に良好な接地性を得ることができる。
したときの、グランド接続に関係する模式的構造図を図
２（ａ）に、その等価回路図を図２（ｂ）に、又、チッ
プ１側のグランド電極と真の接地体（プリント配線基板
のグランド導体層）との間のインピーダンスの周波数依
存性を図２（ｄ）に示す。図２（ａ）を参照して、チッ
プ１のグランド電極（裏面および上面に形成されてい
る）１３は、上方リードフレームの外部接続用グランド
リード２を介して、真の接地体１４に接続している。こ
のグランドリード２は、インダクタンス成分Ｌ2 を持っ
ている。一方、チップ裏面のグランド電極１３の下方に
は、アイランドから距離ｄを隔てて平行に金属板３が配
置されている。この距離ｄの空間は外装用モールド樹脂
８（誘電率εr ＝４〜９程度）で埋められているので、
チップ側グランド電極１３と金属板３との間には容量成
分Ｃが介在している。更に、金属板３は下方リードフレ
ームの吊りピン６を介して、真の接地体１４に接続して
いる。この吊りピン６は、インダクタンス成分Ｌ1 を持
つ。従って、チップ側グランド電極１３と真の接地体１
４との間の等価回路は、図２（ｂ）に示すように、グラ
ンド電極１３からインダダクタンスＬ2 を通って真の接
地体１４に通じる回路と、グランド電極１３から容量Ｃ
とインダクタンスＬ1 との直列接続を通って真の接地体
１４に通じる回路との、並列接続回路となる。この図２
（ｂ）に示される等価回路は、容量とインダクタンスと
の直並列共振回路であって、端子１３，１４間のインピ
ーダンスの周波数依存性は良く知られているように、図
２（ｃ）に示されるような、インピーダンスＺが周波数
ｆ1 で０となり、周波数ｆ2 で上昇する特性を示す。従
って、チップ１が取り扱う信号の周波数をｆ1 にすれ
ば、チップ１のグランド電極はプリント配線基板のグラ
ンド導体層に、インピーダンス０で接続することにな
り、非常に良好な接地性を得ることができる。
【００１５】周波数ｆ1 ，ｆ2 はそれぞれ、次の式で与
えられる。 ｆ1 ＝１／｛２π（Ｌ1 ・Ｃ）1/2 ｝ …… ｆ2 ＝１／〔２π｛（Ｌ1 ＋Ｌ2 ）・Ｃ｝1/2 〕 …… 本実施例において、いま、チップ１の平面外寸を１．０
ｍｍ×１．５ｍｍとすると、金属板３の大きさは１．５
ｍｍ×２．０ｍｍ程度となり、表面積Ｓ＝３．０ｍｍ2
である。又、モールド樹脂８の誘電率は一般的に、εr
＝４〜９程度であるので、上方リードフレームのアイラ
ンド１１と下方リードフレームの金属板３との間の距離
ｄをｄ＝０．３ｍｍとすれば、その間の容量ＣはＣ＝ε
r ・ε0／ｄ＝０．３〜０．８ｐｆとなる。又、下方リ
ードフレームの吊りピン６は幅を１ｍｍ程度とすると、
金属板３からプリント配線基板のグランド導体層までの
間に、ほぼＬ1 ＝０．６ｎＨ程度のインダクタンス成分
を持つ。従って、共振周波数ｆ1 は上述の式に各数値
を代入して、ｆ1 ＝７〜１２ＧＨｚとなり、本実施例は
この周波数において、チップ１のグランド電極１３とプ
リント配線基板のグランド導体層１４とが高周波的にシ
ョート状態となる。
えられる。 ｆ1 ＝１／｛２π（Ｌ1 ・Ｃ）1/2 ｝ …… ｆ2 ＝１／〔２π｛（Ｌ1 ＋Ｌ2 ）・Ｃ｝1/2 〕 …… 本実施例において、いま、チップ１の平面外寸を１．０
ｍｍ×１．５ｍｍとすると、金属板３の大きさは１．５
ｍｍ×２．０ｍｍ程度となり、表面積Ｓ＝３．０ｍｍ2
である。又、モールド樹脂８の誘電率は一般的に、εr
＝４〜９程度であるので、上方リードフレームのアイラ
ンド１１と下方リードフレームの金属板３との間の距離
ｄをｄ＝０．３ｍｍとすれば、その間の容量ＣはＣ＝ε
r ・ε0／ｄ＝０．３〜０．８ｐｆとなる。又、下方リ
ードフレームの吊りピン６は幅を１ｍｍ程度とすると、
金属板３からプリント配線基板のグランド導体層までの
間に、ほぼＬ1 ＝０．６ｎＨ程度のインダクタンス成分
を持つ。従って、共振周波数ｆ1 は上述の式に各数値
を代入して、ｆ1 ＝７〜１２ＧＨｚとなり、本実施例は
この周波数において、チップ１のグランド電極１３とプ
リント配線基板のグランド導体層１４とが高周波的にシ
ョート状態となる。
【００１６】本実施例は、以下のようにして製造され
る。先ず、図１に示すような上方リードフレーム１０と
下方フレーム１２とを、それぞれ準備する。上方フレー
ム１０は、外部接続用グランドリード２と外部接続用信
号リード５とがフレーム枠に連結された平面構造を持
つ。フレーム枠内の中央部にはチップ搭載用アイランド
１１が配置され、吊りピン７によってフレーム枠に連結
されている。一方、下方リードフレーム１２は、上方リ
ードフレーム１０のフレーム枠内中央部に相当する部分
に金属板３が配置された平面構造を持つ。その金属板３
は、外部接続用グランドリードを兼る吊りピン６によ
り、フレーム側帯に固定されている。この吊りピン６
は、前述したように、金属板３とチップ１裏面との間の
距離ｄを決めるために、断面クランク状に成形されてい
る。
る。先ず、図１に示すような上方リードフレーム１０と
下方フレーム１２とを、それぞれ準備する。上方フレー
ム１０は、外部接続用グランドリード２と外部接続用信
号リード５とがフレーム枠に連結された平面構造を持
つ。フレーム枠内の中央部にはチップ搭載用アイランド
１１が配置され、吊りピン７によってフレーム枠に連結
されている。一方、下方リードフレーム１２は、上方リ
ードフレーム１０のフレーム枠内中央部に相当する部分
に金属板３が配置された平面構造を持つ。その金属板３
は、外部接続用グランドリードを兼る吊りピン６によ
り、フレーム側帯に固定されている。この吊りピン６
は、前述したように、金属板３とチップ１裏面との間の
距離ｄを決めるために、断面クランク状に成形されてい
る。
【００１７】次に、本実施例の断面を製造工程順に示す
図３を参照して、図３（ａ）に示すように、上方リード
フレーム１０のアイランドに、チップ１を固着する。
図３を参照して、図３（ａ）に示すように、上方リード
フレーム１０のアイランドに、チップ１を固着する。
【００１８】次いで、図３（ｂ）に示すように、チップ
１上面の信号電極と上方リードフレーム１０の外部接続
用信号リードとを、ワイヤ４を用いてワイヤボンディン
グする。又、チップ１上面のグランド電極とリードフレ
ーム１０の外部接続用グランドリードとをボンディング
接続する。その後、下方リードフレーム１２のフレーム
側帯を上方リードフレーム１０のフレーム枠に、下方か
ら重ね合せる。
１上面の信号電極と上方リードフレーム１０の外部接続
用信号リードとを、ワイヤ４を用いてワイヤボンディン
グする。又、チップ１上面のグランド電極とリードフレ
ーム１０の外部接続用グランドリードとをボンディング
接続する。その後、下方リードフレーム１２のフレーム
側帯を上方リードフレーム１０のフレーム枠に、下方か
ら重ね合せる。
【００１９】次に、図３（ｃ）に示すように、トランス
ファモールドにより外装樹脂８で樹脂封止する。
ファモールドにより外装樹脂８で樹脂封止する。
【００２０】最後に、上方リードフレーム及び下方リー
ドフレームに対して金型を用いてリード切断を行い、外
部接続用グランドリード２（図１参照。以下、同じ）、
外部接続用信号リード５、吊りピン７、吊りピン６（こ
の吊りピン６はＩＣの完成後には、外部接続用グランド
リードとして用いられる）を独立させ、図３（ｄ）に示
すようにリード成形を行って本実施例のＩＣを得る。
ドフレームに対して金型を用いてリード切断を行い、外
部接続用グランドリード２（図１参照。以下、同じ）、
外部接続用信号リード５、吊りピン７、吊りピン６（こ
の吊りピン６はＩＣの完成後には、外部接続用グランド
リードとして用いられる）を独立させ、図３（ｄ）に示
すようにリード成形を行って本実施例のＩＣを得る。
【００２１】尚、これまでの説明は、外部接続用信号リ
ード５（図１参照。以下、同じ）が外部接続用グランド
リード２に挟まれていない構造の、通常のモールド樹脂
外装の高周波ＩＣに本発明を適用した例に関するもので
あるが、本発明は、実施例に限られるものではない。本
発明の作用効果は、チップ１裏面のグランド電極と真の
接地体（プリント配線基板などのグランド導体層）との
間で容量成分Ｃとインダクタンス成分Ｌ1 とが直列共振
回路を成すように、リードフレームのアイランド下方に
そのアイランドと協働して容量を形成する金属板３を設
けると共に、その金属板３に対してインダクタンスとな
る吊りピン６（外部接続用グランドリード）を取り付け
たことにより、得られるものである。すなわち、本発明
の作用効果は、新たに設けた金属板３及び吊りピン６の
持つ容量およびインダクタンスによって得られるもので
ある。従って、本来の外部接続用グランドリードおよび
外部接続用信号リードの構造には拘りなく、例えば上記
公報記載のマイクロ波ＩＣのような分布線路構造のＩＣ
であっても、本発明における作用効果は何ら損われず、
実施例と同様の効果を得ることができる。
ード５（図１参照。以下、同じ）が外部接続用グランド
リード２に挟まれていない構造の、通常のモールド樹脂
外装の高周波ＩＣに本発明を適用した例に関するもので
あるが、本発明は、実施例に限られるものではない。本
発明の作用効果は、チップ１裏面のグランド電極と真の
接地体（プリント配線基板などのグランド導体層）との
間で容量成分Ｃとインダクタンス成分Ｌ1 とが直列共振
回路を成すように、リードフレームのアイランド下方に
そのアイランドと協働して容量を形成する金属板３を設
けると共に、その金属板３に対してインダクタンスとな
る吊りピン６（外部接続用グランドリード）を取り付け
たことにより、得られるものである。すなわち、本発明
の作用効果は、新たに設けた金属板３及び吊りピン６の
持つ容量およびインダクタンスによって得られるもので
ある。従って、本来の外部接続用グランドリードおよび
外部接続用信号リードの構造には拘りなく、例えば上記
公報記載のマイクロ波ＩＣのような分布線路構造のＩＣ
であっても、本発明における作用効果は何ら損われず、
実施例と同様の効果を得ることができる。
【００２２】
【発明の効果】以上説明したように本発明は、チップに
対して、チップ側のグランド電極と協働して容量を形成
する金属板を設け、更にその金属板に対してインダクタ
ンスとなる吊りピン（外部接続用グランドリード）を取
り付けている。この構成によれば、パッケージ内の接地
体（アイランド）と真の接地体（プリント配線基板など
のグランド導体層）との間で、直列接続の容量成分Ｃと
インダクタンス成分Ｌ1とが共振を起し、共振点ｆ1 ＝
１／｛２π（Ｌ1 ・Ｃ）1/2 ｝でパッケージ内接地体と
真の接地体間のインピーダンスが０になる。
対して、チップ側のグランド電極と協働して容量を形成
する金属板を設け、更にその金属板に対してインダクタ
ンスとなる吊りピン（外部接続用グランドリード）を取
り付けている。この構成によれば、パッケージ内の接地
体（アイランド）と真の接地体（プリント配線基板など
のグランド導体層）との間で、直列接続の容量成分Ｃと
インダクタンス成分Ｌ1とが共振を起し、共振点ｆ1 ＝
１／｛２π（Ｌ1 ・Ｃ）1/2 ｝でパッケージ内接地体と
真の接地体間のインピーダンスが０になる。
【００２３】このことにより本発明によれば、チップが
高周波信号を処理するとき、パッケージ内の接地体と、
実装用プリント配線基板のグランド導体層などＩＣ外部
の真の接地体との間を高周波的にショートした状態とさ
せ、良好な接地性を得ることができる。
高周波信号を処理するとき、パッケージ内の接地体と、
実装用プリント配線基板のグランド導体層などＩＣ外部
の真の接地体との間を高周波的にショートした状態とさ
せ、良好な接地性を得ることができる。
【図１】本発明の一実施例による高周波ＩＣにおける、
樹脂封止前の平面図および断面図である。
樹脂封止前の平面図および断面図である。
【図２】本発明の一実施例による高周波ＩＣをプリント
配線基板に実装したときの、チップのグランド電極とプ
リント配線基板のグランド導体層との間の、模式的構造
図、等価回路図およびインピーダンスの周波数依存性を
示す図である。
配線基板に実装したときの、チップのグランド電極とプ
リント配線基板のグランド導体層との間の、模式的構造
図、等価回路図およびインピーダンスの周波数依存性を
示す図である。
【図３】本発明の一実施例の断面を、製造工程に示す図
である。
である。
【図４】従来のマイクロ波ＩＣの一例の平面図および断
面図である。
面図である。
１ チップ ２ 外部接続用グランドリード ３ 金属板 ４ ワイヤ ５ 外部接続用信号リード ６ 吊りピン ７ 吊りピン ８ 外装樹脂 １０，１２ リードフレーム １１ アイランド １３ グランド電極 １４ 接地体
Claims (4)
- 【請求項１】 信号処理回路が形成されその信号処理回
路の接地用電極が外部接続用リード端子を介して外部の
接地体に接続可能にされたチップに対し、前記チップ側
の接地用電極との間にキャパシタを形成する金属板と、
前記金属板をインダクタンス成分をもって前記外部の接
地体に接続するためのリード端子とを設け、前記キャパ
シタと前記インダクタンス成分とが、前記チップ側の接
地用電極と前記外部の接地体との間で直列共振回路を形
成し、その共振周波数において前記チップ側の接地用電
極と前記外部の接地体との間のインピーダンスが実質的
に０になるように構成したことを特徴とする半導体集積
回路。 - 【請求項２】 信号処理を行うための回路が形成された
チップと、そのチップが搭載される部分であると同時に
外部の接地体と電気的に接続してパッケージ内の接地体
となる導体層とを少なくとも含む半導体集積回路におい
て、 前記チップ搭載用導体層のチップ搭載側とは反対の側
に、前記チップ搭載用導体層から所定距離を隔てて平行
に配置されて、前記チップ搭載用導体層との間で所定容
量値のキャパシタを形成するための金属板と、 前記金属板を、所定のインダクタンス成分をもって、パ
ッケージ外部の接地体に電気的に接続するためのリード
端子とを設け、 前記チップ搭載用導体層とチップの接地用電極とを電気
的に接続したことを特徴とする半導体集積回路。 - 【請求項３】 請求項２記載の半導体集積回路におい
て、 前記チップ、前記チップ搭載用導体層、前記金属板及び
前記リード端子を外装用樹脂で封止し、前記チップ搭載
用導体層と前記金属板との間に前記樹脂を介在させたこ
とを特徴とする半導体集積回路。 - 【請求項４】 請求項２又は請求項３記載の半導体集積
回路を製造する方法であって、チップ搭載用のアイラン
ドと外部接続用のリード端子とを備える第１のリードフ
レームの前記アイランドにチップを固着させ、チップ上
面に設けられた電極と前記外部接続用のリード端子とを
ワイヤボンディングにより接続する工程と、前記金属板
を前記アイランドの下方に配設する工程とを含む半導体
集積回路の製造方法において、 前記金属板の配設工程では、金属板が、断面クランク状
の吊りピンによってフレーム枠又は側帯に連結された構
造の第２のリードフレームを用い、製造後においては、
前記第２のリードフレームの吊りピンを、前記インダク
タンス成分を持つ外部接続用リード端子として用いるこ
とを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040171A JP2907050B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040171A JP2907050B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237001A true JPH08237001A (ja) | 1996-09-13 |
| JP2907050B2 JP2907050B2 (ja) | 1999-06-21 |
Family
ID=12573329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040171A Expired - Fee Related JP2907050B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907050B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060951A (en) * | 1998-06-02 | 2000-05-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
-
1995
- 1995-02-28 JP JP7040171A patent/JP2907050B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060951A (en) * | 1998-06-02 | 2000-05-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2907050B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382829A (en) | Packaged microwave semiconductor device | |
| US7145511B2 (en) | Apparatus of antenna with heat slug and its fabricating process | |
| CN205944066U (zh) | 具有整合的天线的经封装的电子装置和电子装置结构 | |
| EP0272187A2 (en) | Plastic package for high frequency semiconductor devices | |
| EP1096566A2 (en) | Electronic part and method of assembling the same | |
| US5521431A (en) | Semiconductor device with lead frame of molded container | |
| US9653421B2 (en) | Semiconductor device | |
| EP1104026B1 (en) | Ground plane for a semiconductor chip | |
| JPH07297609A (ja) | 半導体装置 | |
| US20030151113A1 (en) | Semiconductor device | |
| JPH08237001A (ja) | 半導体集積回路およびその製造方法 | |
| US6605871B2 (en) | RF circuit chip and RF circuit device including the RF circuit chip | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH0720920Y2 (ja) | Ｉｃパツケ−ジ | |
| JPS6255721B2 (ja) | ||
| US20230402356A1 (en) | Interdigital capacitor | |
| KR100483332B1 (ko) | 고주파 통신 모듈의 패키징 장치 및 그 제조 방법 | |
| KR100543411B1 (ko) | 고주파 통신 모듈의 패키징 장치 및 그 제조 방법 | |
| JPH06244056A (ja) | 半導体素子収納用パッケージ | |
| JPS634662A (ja) | 電子回路装置 | |
| JP2002057266A (ja) | プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法 | |
| KR20240086087A (ko) | 반도체 패키지 | |
| JP2001185654A (ja) | インテグレーテッドフィルタを備えた電子パッケージ | |
| JP2775678B2 (ja) | 高周波半導体集積回路装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |