JPS6255721B2 - - Google Patents
Info
- Publication number
- JPS6255721B2 JPS6255721B2 JP16905881A JP16905881A JPS6255721B2 JP S6255721 B2 JPS6255721 B2 JP S6255721B2 JP 16905881 A JP16905881 A JP 16905881A JP 16905881 A JP16905881 A JP 16905881A JP S6255721 B2 JPS6255721 B2 JP S6255721B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- electrode
- metal
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はヒ化ガリウム電界効果トランジスタ
（GaAs FET）などの高周波トランジスタのパツ
ケージの改良に係り、特に高出力形の高周波
FETのフリツプチツプボンデイング用パツケー
ジの改良に関するものである。
（GaAs FET）などの高周波トランジスタのパツ
ケージの改良に係り、特に高出力形の高周波
FETのフリツプチツプボンデイング用パツケー
ジの改良に関するものである。
以下、フリツプチツプ形高出力GaAsFET用パ
ツケージを例にとつて説明する。
ツケージを例にとつて説明する。
第１図ａは一般的な高出力GaAsFETの電極配
置を示す平面図、第１図ｂは第１図ａのＢ―
Ｂ線での断面図で、１はGaAsFETのチツプ、２
はそのドレイン電極部、３はソース電極部、４は
ゲート電極部、クロスハツチングを施して示した
２１はドレイン電極部２の上に厚く金属をメツキ
して形成されたドレイン電極、同様に３１はソー
ス電極、４１はゲート電極である。第１図ａの破
線で囲んだ部分が１つの単位FETであり、この
例では高出力にするため８個の単位FETが並列
に接続して構成されている。このように複数個の
単位FETからなる素子では単位FET毎に弧立し
た電極、この例ではソース電極３が発生する。
置を示す平面図、第１図ｂは第１図ａのＢ―
Ｂ線での断面図で、１はGaAsFETのチツプ、２
はそのドレイン電極部、３はソース電極部、４は
ゲート電極部、クロスハツチングを施して示した
２１はドレイン電極部２の上に厚く金属をメツキ
して形成されたドレイン電極、同様に３１はソー
ス電極、４１はゲート電極である。第１図ａの破
線で囲んだ部分が１つの単位FETであり、この
例では高出力にするため８個の単位FETが並列
に接続して構成されている。このように複数個の
単位FETからなる素子では単位FET毎に弧立し
た電極、この例ではソース電極３が発生する。
このように多数の弧立した電極を有する素子を
パツケージに装着する方法としては、通常の半導
体素子で用いられているワイヤボンデイング方式
よりも、多数の電極を同時に接着できるフリツプ
チツプボンデイング方式の方が有利である。そし
て、このフリツプチツプボンデイングを行なうた
めに、各電極部に第１図に示すように厚く金属メ
ツキを施して電極２１，３１および４１を形成す
る。
パツケージに装着する方法としては、通常の半導
体素子で用いられているワイヤボンデイング方式
よりも、多数の電極を同時に接着できるフリツプ
チツプボンデイング方式の方が有利である。そし
て、このフリツプチツプボンデイングを行なうた
めに、各電極部に第１図に示すように厚く金属メ
ツキを施して電極２１，３１および４１を形成す
る。
第２図ａは上記GaAsFETチツプをパツケージ
に装着した状況を示す平面図、第２図ｂは第２図
ａのＢ―Ｂ線での断面図で、５は金属ベー
ス、５１はその表面に形成された凸部、６および
７は金属ベース５の上記凸部５１以外の部位に設
けられた例えばアルミナ等の絶縁物、８および９
はそれぞれ絶縁物６および７の表面に形成された
メタライズ層である。ソース電極３１はベース５
の凸部５１の上に、ドレイン電極２１はメタライ
ズ層８の上に、ゲート電極４１はメタライズ層９
の上に熱圧着または半田付けで接着されている。
に装着した状況を示す平面図、第２図ｂは第２図
ａのＢ―Ｂ線での断面図で、５は金属ベー
ス、５１はその表面に形成された凸部、６および
７は金属ベース５の上記凸部５１以外の部位に設
けられた例えばアルミナ等の絶縁物、８および９
はそれぞれ絶縁物６および７の表面に形成された
メタライズ層である。ソース電極３１はベース５
の凸部５１の上に、ドレイン電極２１はメタライ
ズ層８の上に、ゲート電極４１はメタライズ層９
の上に熱圧着または半田付けで接着されている。
このように、フリツプチツプボンデイング方式
は金属線で電極を結ぶ必要がなく、特に
GaAsFETなどの高周波トランジスタではソース
のインダクタンスを極めて小さくでき、高周波特
性の改善ができることが最大の利点である。
は金属線で電極を結ぶ必要がなく、特に
GaAsFETなどの高周波トランジスタではソース
のインダクタンスを極めて小さくでき、高周波特
性の改善ができることが最大の利点である。
ところで、高出力GaAsFETのように多数の単
位FETを並列接続した素子では、入出力インピ
ーダンスが極端に低くなり、外部回路との整合が
とりにくく、素子の性能を十分出せない場合が多
い。このような不都合を避けるために、素子の入
出力部、すなわち、ゲート電極やドレイン電極の
近傍に容量やインダクタンスを接続して入出力イ
ンピーダンスを上げる方法がしばしば用いられ
る。この方法は通常パツケージの内部で行なわれ
るので、内部整合と呼ばれている。
位FETを並列接続した素子では、入出力インピ
ーダンスが極端に低くなり、外部回路との整合が
とりにくく、素子の性能を十分出せない場合が多
い。このような不都合を避けるために、素子の入
出力部、すなわち、ゲート電極やドレイン電極の
近傍に容量やインダクタンスを接続して入出力イ
ンピーダンスを上げる方法がしばしば用いられ
る。この方法は通常パツケージの内部で行なわれ
るので、内部整合と呼ばれている。
第３図ａはフリツプチツプボンデイングに内部
整合を組合わせた従来例の構成を示す断面図で、
ドレイン電極２１およびゲート電極４１のボンデ
イング部の下の絶縁物を、それぞれアルミナなど
からなる他の部分より誘電率の高い材料（例えば
チタン酸バリウムなど）からなる高誘電率誘電体
層１０および１１に替え、その上のボンデイング
用メタライズ層８ａ，９ａと金属ベース５との間
に大きい容量Ｃを形成させている。更に、ボンデ
イング用メタライズ８ａ，９ａとそれぞれアルミ
ナなどの絶縁物６ａ，７ａ上のメタライズ層１
２，１３との間をそれぞれ金属線１４，１５で結
び、この部分にインダクタンスＬを形成させてい
る。第３図ｂはこのパツケージ部を等価回路で示
した図である。
整合を組合わせた従来例の構成を示す断面図で、
ドレイン電極２１およびゲート電極４１のボンデ
イング部の下の絶縁物を、それぞれアルミナなど
からなる他の部分より誘電率の高い材料（例えば
チタン酸バリウムなど）からなる高誘電率誘電体
層１０および１１に替え、その上のボンデイング
用メタライズ層８ａ，９ａと金属ベース５との間
に大きい容量Ｃを形成させている。更に、ボンデ
イング用メタライズ８ａ，９ａとそれぞれアルミ
ナなどの絶縁物６ａ，７ａ上のメタライズ層１
２，１３との間をそれぞれ金属線１４，１５で結
び、この部分にインダクタンスＬを形成させてい
る。第３図ｂはこのパツケージ部を等価回路で示
した図である。
このようにすることによつて、多数の単位トラ
ンジスタを並列接続した素子をフリツプチツプボ
ンデイングした場合にも十分良好な入出力整合を
とることが可能になるのであるが、しかし、従来
の構造では第３図ａに示すように異なる種類の誘
電体板を用意し、しかも、フリツプチツプボンデ
イングのためには高誘電率誘電体板１０，１１の
表面と金属ベース５の凸部５１の表面とが高精度
で平坦である必要があり、また、高誘電率誘電体
板１０，１１の厚さはかなり厚くする必要があ
り、大きな容量Ｃを得ることが困難であつた。
ンジスタを並列接続した素子をフリツプチツプボ
ンデイングした場合にも十分良好な入出力整合を
とることが可能になるのであるが、しかし、従来
の構造では第３図ａに示すように異なる種類の誘
電体板を用意し、しかも、フリツプチツプボンデ
イングのためには高誘電率誘電体板１０，１１の
表面と金属ベース５の凸部５１の表面とが高精度
で平坦である必要があり、また、高誘電率誘電体
板１０，１１の厚さはかなり厚くする必要があ
り、大きな容量Ｃを得ることが困難であつた。
この発明は以上のような点に鑑みてなされたも
ので、フリツプチツプボンデイング部位の平坦度
の確保も容易で、かつ大きい容量Ｃの容易に得ら
れるパツケージの構造を提供することを目的とし
ている。
ので、フリツプチツプボンデイング部位の平坦度
の確保も容易で、かつ大きい容量Ｃの容易に得ら
れるパツケージの構造を提供することを目的とし
ている。
第４図はこの発明の一実施例の構成を示す断面
図で、金属ベース５ａの凸部５１ａの幅を大きく
し、ドレイン電極２１およびゲート電極４１の下
まで拡がつているようにし、その両電極２１およ
び４１のボンデイング部位にそれぞれ誘電体薄膜
１６および１７を形成し、更にそれぞれの上にメ
タライズ層８ｂおよび９ｂを上記凸部５１ａ以外
の部分を埋めた絶縁物６ｂおよび７ｂの上にわた
つて形成し、図示のようにチツプ１をボンデイン
グする。
図で、金属ベース５ａの凸部５１ａの幅を大きく
し、ドレイン電極２１およびゲート電極４１の下
まで拡がつているようにし、その両電極２１およ
び４１のボンデイング部位にそれぞれ誘電体薄膜
１６および１７を形成し、更にそれぞれの上にメ
タライズ層８ｂおよび９ｂを上記凸部５１ａ以外
の部分を埋めた絶縁物６ｂおよび７ｂの上にわた
つて形成し、図示のようにチツプ１をボンデイン
グする。
このようにすることによつて、ドレイン電極２
１およびゲート電極４１の下にはそれぞれ誘電体
薄膜１６および１７を挾んでメタライズ層８ｂお
よび９ｂと金属ベース５との間に大きい容量Ｃが
形成される。なお、第３図に示したインダクタン
スＬの値も大きくしたいときには、上記メタライ
ズ層８ｂおよび９ｂの形成パターンを適当にすれ
ばよい。
１およびゲート電極４１の下にはそれぞれ誘電体
薄膜１６および１７を挾んでメタライズ層８ｂお
よび９ｂと金属ベース５との間に大きい容量Ｃが
形成される。なお、第３図に示したインダクタン
スＬの値も大きくしたいときには、上記メタライ
ズ層８ｂおよび９ｂの形成パターンを適当にすれ
ばよい。
上記実施例ではGaAsFETの場合について述べ
たが、一般に高周波用トランジスタのフリツプチ
ツプボンデイング形のパツケージに広くこの発明
は適用できる。
たが、一般に高周波用トランジスタのフリツプチ
ツプボンデイング形のパツケージに広くこの発明
は適用できる。
以上詳述したように、この発明になるパツケー
ジでは、高周波トランジスタの入出力電極を金属
ベース上に誘電体薄膜を介して形成された金属伝
送線路にボンデイングするようにしたので、構造
は簡単となり、且つインピーダンス整合用の大き
い容量が容易に得られ、その容量値は上記誘電体
薄膜の厚さを変えることによつて任意の値に制御
できる。また、従来構造に比して金属ベースの加
工は容易となり、ボンデイング部と入出力伝送路
との間のワイヤボンデイングの手数も省くことが
できる。
ジでは、高周波トランジスタの入出力電極を金属
ベース上に誘電体薄膜を介して形成された金属伝
送線路にボンデイングするようにしたので、構造
は簡単となり、且つインピーダンス整合用の大き
い容量が容易に得られ、その容量値は上記誘電体
薄膜の厚さを変えることによつて任意の値に制御
できる。また、従来構造に比して金属ベースの加
工は容易となり、ボンデイング部と入出力伝送路
との間のワイヤボンデイングの手数も省くことが
できる。
第１図ａは一般的な高出力GaAsFETの電極配
置を示す平面図、第１図ｂはそのＢ―Ｂ線で
の断面図、第２図ａはこのGaAsFETチツプをパ
ツケージに装着した状況を示す平面図、第２図ｂ
はそのＢ―Ｂ線での断面図、第３図ａはフリ
ツプチツプボンデイングに内部整合を組合わせた
従来例の構成を示す断面図、第３図ｂはそのパツ
ケージ部を等価回路で示した図、第４図はこの発
明の一実施例の構成を示す断面図である。 図において、１はトランジスタ、２１はドレイ
ン（出力側）電極、３１はソース（接地側）電
極、４１はゲート（入力側）電極、５ａは金属ベ
ース、８ｂ，９ｂはメタライズ層（導電層）、１
６，１７は誘電体薄膜である。なお、図中同一符
号は同一または相当部分を示す。
置を示す平面図、第１図ｂはそのＢ―Ｂ線で
の断面図、第２図ａはこのGaAsFETチツプをパ
ツケージに装着した状況を示す平面図、第２図ｂ
はそのＢ―Ｂ線での断面図、第３図ａはフリ
ツプチツプボンデイングに内部整合を組合わせた
従来例の構成を示す断面図、第３図ｂはそのパツ
ケージ部を等価回路で示した図、第４図はこの発
明の一実施例の構成を示す断面図である。 図において、１はトランジスタ、２１はドレイ
ン（出力側）電極、３１はソース（接地側）電
極、４１はゲート（入力側）電極、５ａは金属ベ
ース、８ｂ，９ｂはメタライズ層（導電層）、１
６，１７は誘電体薄膜である。なお、図中同一符
号は同一または相当部分を示す。
Claims (1)
- １ 金属ベースの平表面の所定部分に設けられト
ランジスタの接地側電極が直接ボンデイングされ
る金属露出部、並びにいずれも上記金属ベースの
平表面の上記所定部分以外の他の部分に設けられ
それぞれ金属面を覆う誘電体薄膜とその上に形成
され表面が上記金属露出部の表面と実質的に同一
平面にある導電層とからなり上記トランジスタの
入力側電極および出力側電極がそれぞれ直接ボン
デイングされる入力側ボンデイング部および出力
側ボンデイング部を有するとともに、上記入力側
ボンデイング部および出力側ボンデイング部の導
電層がそれぞれ入力側伝送線路および出力側伝送
線路に一体に接続されてなることを特徴とする高
周波トランジスタのパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16905881A JPS5868954A (ja) | 1981-10-20 | 1981-10-20 | 高周波トランジスタのパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16905881A JPS5868954A (ja) | 1981-10-20 | 1981-10-20 | 高周波トランジスタのパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868954A JPS5868954A (ja) | 1983-04-25 |
| JPS6255721B2 true JPS6255721B2 (ja) | 1987-11-20 |
Family
ID=15879556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16905881A Granted JPS5868954A (ja) | 1981-10-20 | 1981-10-20 | 高周波トランジスタのパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868954A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
| JP4760930B2 (ja) | 2009-02-27 | 2011-08-31 | 株式会社デンソー | Ｉｃ搭載基板、多層プリント配線板、及び製造方法 |
| CA2769940C (en) * | 2009-08-04 | 2016-04-26 | Gan Systems Inc. | Island matrixed gallium nitride microwave and power switching transistors |
| US9818857B2 (en) | 2009-08-04 | 2017-11-14 | Gan Systems Inc. | Fault tolerant design for large area nitride semiconductor devices |
| EP3855486B1 (en) | 2018-11-13 | 2023-08-30 | Mitsubishi Electric Corporation | High-frequency amplifier and high-frequency amplifier module |
-
1981
- 1981-10-20 JP JP16905881A patent/JPS5868954A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868954A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
| US4843440A (en) | Microwave field effect transistor | |
| US5371405A (en) | High-frequency high-power transistor | |
| US5446309A (en) | Semiconductor device including a first chip having an active element and a second chip having a passive element | |
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| JP2605502B2 (ja) | パッケージ | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| US3728589A (en) | Semiconductor assembly | |
| JPS6255721B2 (ja) | ||
| KR860000971B1 (ko) | 마이크로파 전계효과 트랜지스터 | |
| US7042053B2 (en) | Semiconductor device with polymer insulation of some electrodes | |
| JPS6129155B2 (ja) | ||
| JPH10321762A (ja) | 半導体装置 | |
| US11929317B2 (en) | Capacitor networks for harmonic control in power devices | |
| US20230291358A1 (en) | High-frequency device and docherty amplifier | |
| US20230260935A1 (en) | Transistor with integrated passive components | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JPH0427170Y2 (ja) | ||
| JP2773685B2 (ja) | 半導体装置 | |
| JPS6364081B2 (ja) | ||
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| KR100483332B1 (ko) | 고주파 통신 모듈의 패키징 장치 및 그 제조 방법 | |
| JPH0363315B2 (ja) |