JP2002057266A - プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法 - Google Patents

プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法

Info

Publication number
JP2002057266A
JP2002057266A JP2001189724A JP2001189724A JP2002057266A JP 2002057266 A JP2002057266 A JP 2002057266A JP 2001189724 A JP2001189724 A JP 2001189724A JP 2001189724 A JP2001189724 A JP 2001189724A JP 2002057266 A JP2002057266 A JP 2002057266A
Authority
JP
Japan
Prior art keywords
component
packaging
terminal
dielectric plate
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001189724A
Other languages
English (en)
Inventor
Dieter Ferling
デイーター・フエルリンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2002057266A publication Critical patent/JP2002057266A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Waveguides (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 端末リード線のインピーダンスを、構成部品
が集積されている回路構成および回路のインピーダンス
まで変更および低減することができる、電気構成部品ま
たは光電気構成部品を提供する。 【解決手段】 少なくとも１つの電気構成部品または光
電気構成部品３、１３が、パッケージング２、１２中に
構成され、端末リード線４、１４は、回路または各回路
３、１３の接続ために、パッケージング２、１２から突
出している。できる限り最も簡単な方式で端末リード線
４、１４のインピーダンスＺを低減するために、少なく
とも１つの誘電体プレート６、１６’、１６”を端末リ
ード線４、１４の少なくとも１つに取り付けることが提
案されている。誘電体プレート６、１６は、パッケージ
ング２、１２の内側で構成されていることが好ましく、
セラミック、特に酸化アルミニウムＡｌ２Ｏ３からなる
ことが好ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プラスチックのパ
ッケージングを有する電気構成部品または光電気構成部
品に関する。少なくとも１つの電気集積回路または光電
気集積回路が、パッケージング中に構成されている。回
路または各回路を接続するための端末リード線は、パッ
ケージから突出している。回路または各回路は、ベース
によって、または、例えばはんだ付けした接続によっ
て、端末リード線を利用して、プリント回路板に取り付
けることができ、回路板上に形成されている回路構成と
統合することができる。また、本発明は、そのような電
気構成部品または光電気構成部品の端末リード線のイン
ピーダンスを変更するための方法に関する。
【０００２】
【従来の技術】初めに述べたタイプの電気構成部品また
は光電気構成部品は、従来の技術から知られている。そ
のような構成部品のパッケージング中に構成された集積
回路は、記憶素子またはマイクロプロセッサなど広範な
用途のために構成することができる。構成部品の端末リ
ード線（いわゆるピン）の配置およびサイズは、概ね規
格化されている。この種の構成部品は、特に、比較的遅
くまたは比較的低周波数で動作する回路構成で使用され
る。処理速度が数Ｇｂ／ｓである高速応用例、および数
ＧＨｚの高周波数応用例では、動作中にインピーダンス
を制御しなければならない。すなわち、回路構成の構成
部品のインピーダンス、回路構成のプリント導体のイン
ピーダンス、端末リード線のインピーダンス、および回
路のインピーダンスは、ほぼ同じ大きさでなければなら
ない。インピーダンスが異なると、高速応用例および高
周波数応用例では、回路板上の回路または回路構成にお
いて、弱め合う信号反射を生じることがあり得る。
【０００３】回路板上のプリント導体、回路板上に構成
されている他の構成部品、および回路のインピーダンス
は、特に努力せずに、ほぼ同じ値に設定することができ
る。これらのインピーダンスは、通常、約２５オームま
たは５０オームである。回路と構成部品の端末リード線
との間の結合接続（結合ワイヤなど）と、端末リード線
自体のみが、この値とは異なるより大きなインピーダン
スを有する。
【０００４】
【発明が解決しようとする課題】弱め合う信号反射を低
減するために、端末リード線のインピーダンスを、構成
部品が統合されている回路構成のインピーダンス、およ
び回路のインピーダンスまで、低減する必要がある。し
かし、プラスチックのパッケージングを有する知られて
いる構成部品では、端末リード線の配置、サイズ、およ
び間隔を互いに対して設定する際に、端末リード線のイ
ンピーダンスを簡単に変更または低減することができ
る。さらに、端末リード線の配置、サイズ、または間隔
を変更することによって、知られている構成部品で、端
末リード線のインピーダンスを約２５オームまたは５０
オームまで低減することは、あったとしても、極めて強
い生産技術の要請がある場合のみに可能である。これら
の強い生産技術の要請は、例えば、互いに隣接して構成
されている２つの端末リード線間の距離は、インピーダ
ンスが２５オームまたは５０オームまで低減されると、
非常に小さいので、端末リード線は、従来のパンチング
ダイスを使用して製造することがほとんど不可能であ
る、ということに由来する。
【０００５】電気構成部品または光電気構成部品は、セ
ラミックまたは金属のパッケージングを有する従来の技
術から知られている。これらの構成部品では、端末リー
ド線のインピーダンスを、構成部品が集積されている回
路構成および回路のインピーダンスまで、変更および低
減することができる。しかし、セラミックまたは金属の
パッケージングを有する構成部品の製造は、非常に時間
がかかり、高価である。
【０００６】
【課題を解決するための手段】したがって、本発明の目
的は、プラスチックのパッケージングを有する電気構成
部品または光電気構成部品の端末リード線のインピーダ
ンスを変更、特に低減するために、可能な限り簡単で安
価である選択肢を提供することである。
【０００７】この目的を達成するために、本発明は、初
めに述べたタイプの構成部品から開始して、少なくとも
１つの誘電体プレートが、端末リード線の少なくとも１
つに取り付けられていることを提案する。
【０００８】互いに直接隣接して構成されている構成部
品の２つの端末リード線（いわゆるピン）に関する等価
回路図を検査する場合、これは、端末リード線の長手方
向に延びるインダクタンスと、互いに隣接して構成され
ている端末リード線間のキャパシタンスを有する。端末
リード線のインピーダンスは、インダクタンスとキャパ
シタンスの商の平方根に比例する。すなわち、端末リー
ド線のインピーダンスは、２つの端末リード線間で作用
しているキャパシタンスを増大することによって低減す
ることができる。本発明によれば、少なくとも１つの誘
電体プレートを端末リード線に取り付けることによっ
て、端末リード線間のキャパシタンスを増大することが
提案されている。キャパシタンスは、材料を選択し、し
たがって誘電体プレートの誘電率を選択し、誘電体プレ
ートの寸法を変更することによって、変更することがで
きる。端末リード線のインピーダンスは、材料と誘電体
プレートの寸法を適切に選択することによって、所望の
値に設定することができる。
【０００９】誘電体プレートをパッケージングの外部の
端末リード線に取り付けることは、考えられることであ
る。しかし、本発明の有利な展開によれば、誘電体プレ
ートまたは各誘電体プレートを、パッケージングの端末
リード線または各端末リード線に取り付けることが提案
されている。これにより、誘電体プレートが端末リード
線から不注意に外れることが防止され、本発明による構
成部品の取扱いは、より簡単になる。さらに、この展開
による構成部品は、構成部品のプラスチックパッケージ
ングを作成するための作成段階の状況において、端末リ
ード線に結合されている回路が、プラスチック内の端末
リード線上にはめ込まれている誘電体プレートと共に封
入されているという点で、特に簡単で安価に製造するこ
とができる。
【００１０】本発明の実施形態の好ましい形態によれ
ば、誘電体プレートまたは各誘電体プレートは、パッケ
ージングのプラスチックより大きい誘電率を有すること
が提案されている。誘電体プレートまたは各誘電体プレ
ートは、セラミック、好ましくは酸化アルミニウム（Ａ
ｌ２Ｏ３）からなることが有利である。
【００１１】本発明の他の有利な展開によれば、パッケ
ージングを端末リード線上で横方向に引き出すことが提
案されている。したがって、端末リード線は、回路から
離れた第１の例では、パッケージの内側で水平方向に延
び、次いで、垂直方向に下方に曲がり、最終的に構成部
品の下面でパッケージから出る。また、端末リード線
が、もう一度垂直方向から水平方向に分かれ、その後で
のみパッケージングから横方向に出るということが考え
られる。この展開では、端末リード線が、パッケージの
内側の最大限に可能な領域上で延び、プラスチックによ
って封入されていることが非常に重要である。ほぼ全長
にわたって端末リード線を封入するプラスチックの誘電
率は、従来の構成部品では端末リード線の大部分を取り
囲んでいる空気の誘電率より大きい。したがって、構成
部品の端末リードは、誘電体プレートが端末リード線に
取り付けられていない場合でも、この展開により低減さ
れたインピーダンスを有する。誘電体プレートは、端末
リード線の任意の点で、好ましくはパッケージの内側
で、端末リード線に取り付けることができる。
【００１２】端末リード線間のキャパシタンスをさらに
増大するために、本発明の実施形態に関する他の好まし
い形態によれば、端末リード線とは反対の方向を向いて
いる誘電体プレートまたは各誘電体プレートの表面を、
少なくとも部分的に金属層で被覆することが提案されて
いる。この展開によれば、端末リード線と金属層は、そ
の間に配置されている誘電体プレートと共に、ある程度
プレートコンデンサを形成する。
【００１３】２つの誘電体プレートが、端末リード線に
取り付けられていることが有利である。一方の誘電体プ
レートを、パッケージングの内側で水平方向に延びる端
末リード線の領域に取り付けることができ、他方の誘電
体プレートを、垂直方向に下方に延びる端末リード線の
領域に取り付けることができる。
【００１４】また、本発明によれば、電気構成部品また
は光電気構成部品の端末リード線のインピーダンスを変
更するために、誘電体プレートを使用することが提案さ
れている。構成部品は、プラスチックのパッケージング
と、パッケージング中に構成されている少なくとも１つ
の電気集積回路または光電気集積回路と、回路または各
回路を接続するためにパッケージングから突出している
いくつかの端末リード線とを有する。端末リード線のイ
ンピーダンスを変更するために、誘電体プレートが端末
リード線に取り付けられている。
【００１５】本発明の目的を達成する他の方法として、
少なくとも１つの誘電体プレートを端末リード線の少な
くとも１つに取り付ける、初めに述べたタイプの方法か
ら開始することが提案されている。
【００１６】本発明の他の特徴、応用例の選択肢、およ
び利点は、図面に示されている、本発明の実際の例に関
する以下の記述から得られる。この点については、記述
または図示したすべての特徴は、請求項の概要または参
照に関係なく、および記述または図面の説明または描写
に関係なく、それ自体または任意の組合わせで本発明の
目的を形成する。
【００１７】
【発明の実施の形態】図１および２では、本発明の実施
形態の第１形態による電気構成部品または光電気構成部
品の全体が、参照符号１によって記述されている。構成
部品１は、プラスチックのパッケージング２と、パッケ
ージング２中に構成されている電気集積回路または光電
気集積回路３を有する。端末リード線４は、一方が回路
３の端末に結合されており、パッケージング２から横方
向に突出している。この実際の例では、結合は、いわゆ
る結合ワイヤ５によって行われている。他方、端末リー
ド線４は、回路３の対応するコンタクトに結合されてい
る。端末リード線４は、回路３を、回路板上などに形成
され、構成部品１が統合されている回路構成に接続する
ことに役立つ。構成部品１は、適切なベースまたははん
だ付け接続などによって回路板に取り付けられ、回路構
成に結合されている。
【００１８】また、構成部品１は、端末リード線４の少
なくとも２つに取付けされている、２つの誘電体プレー
ト６を有する。誘電体プレート６’は、２つの端末リー
ド線４に取り付けられ、誘電体プレート６”は、４つの
端末リード線４に取り付けられている。誘電体プレート
６のために、誘電体プレート６が取り付けられている端
末リード線４のインピーダンスは、低減することができ
る。この実際の例では、インピーダンスは、通常数１０
０オームを超える値から、通常２５オームまたは５０オ
ームの値である、構成部品１が統合されている残りの回
路構成、および回路３のインピーダンスの値まで低減す
ることができる。
【００１９】端末リード線４のインピーダンスを低減す
るのは、特に、ビットレートが最高で数Ｇｂ／ｓである
高速応用例と、最高で数ＧＨｚの高周波数応用例とで構
成部品１を使用するときである。この種の応用例では、
動作中にインピーダンスを制御するべきである。すなわ
ち、端末リード線４のインピーダンスは、回路３と構成
部品１が統合されている全体の回路構成とのインピーダ
ンスに整合されるべきである。端末リード線４のインピ
ーダンスは、図３および４を参照して以下でより詳細に
説明するように、誘電体プレート６を利用することで低
減することができる。
【００２０】図３は、透視図で、図１および２からの本
発明による構成部品１のセクションを示す。プラスチッ
クのパッケージング２といくつかの端末リード線４を、
認識することができる。端末４のための等価回路図が、
構成部品１のこのセクションの上に重ね合わされてい
る。等価回路図は、互いに隣接して構成されている端末
リード線４の間のキャパシタンスＣと、端末リード線４
に沿うインダクタンスＬとを有する。端末リード線４の
インピーダンスＺは、インダクタンスＬとキャパシタン
スＣの商の平方根に比例する。キャパシタンスＣを増大
することによって、端末リード線４のインピーダンスＺ
を低減することができる。
【００２１】互いに隣接して延びる２つの端末リード線
４間のキャパシタンスＣは、２つの端末リード線４間に
存在する媒体の誘電率εｒに比例する。空気は、約１の
誘電率を有し、プラスチックは、約２．５から６の誘電
率を有する。ガラスの誘電率は約４である。セラミッ
ク、好ましくは酸化アルミニウム（Ａｌ２Ｏ３）からな
る誘電体プレート６では、誘電率εｒは、約５から１０
である。特別なセラミック材料では、誘電率は、最高で
１０００の値に達することがある。したがって、誘電体
プレート６を少なくとも１つの端末リード線４に取り付
けることによって、２つの端末リード線４間で等価回路
図により作られたキャパシタンスＣを、著しく増大する
ことができ、これにより端末リード線４のインピーダン
スＺを低減することになる。
【００２２】金属層７が、端末リード線４と反対側の誘
電体プレート６の表面に取り付けられている場合、キャ
パシタンスＣをもう一度著しく増大することができる。
この場合、端末リード線４と金属層７は、ある程度プレ
ートコンデンサとして作用する。プレートコンデンサの
キャパシタンスＣ’を、破線によって図４に示す。
【００２３】当然、構成部品１のすべての端末リード線
４は、すべての端末リード線４のインピーダンスＺを低
減するために、誘電体プレート６を備えることができ
る。しかし、誘電体プレート６を、信号が高いデータ送
信レート（数Ｇｂ／ｓ）または高周波数（数ＧＨｚ）で
送信されている構成部品１の端末リード線４にのみ取り
付けることは、意味のあることである。信号を送信する
ためのこれらの端末リード線４の場合では、動作中にイ
ンピーダンスを制御することが特に重要である。すなわ
ち、端末リード線４のインピーダンスＺを、回路３、構
成部品１が統合されている回路構成、および回路構成の
残りの構成部品のインピーダンスに調和させることが特
に重要である。
【００２４】図５は、実施形態の第２の好ましい形態に
より、本発明による構成部品１１を示す。構成部品１１
では、端末リード線１４が、構成部品１１の下面上でパ
ッケージング１２から出るように、プラスチックパッケ
ージング１２が、端末リード線１４を越えて横方向に引
き出されている。端末リード線１４が、パッケージング
１２のプラスチックによって、最初の実際の例（図２参
照）の場合より長い距離にわたって封入されているとい
うことにより、等価回路図の著しくより大きいキャパシ
タンスＣと、したがって、端末リード線１４の著しくよ
り小さいインピーダンスＺがもたらされる。また、いく
つかの誘電体プレートは、この実際の例では１６’と１
６”の２つであるが、端末リード線１４に沿って構成
し、それに取り付けることができる。このため、端末リ
ード線１４のインピーダンスＺは、端末リード線１４に
沿って、特に小さく均一な値まで低減することができ
る。
【００２５】誘電体プレート６、１６は、構成部品１、
１１のパッケージング２、１２の作成中に、単に端末リ
ード線４、１４の上に配置され、次いで、プラスチック
に封じ込めることによってこの位置に固定される。本発
明による構成部品１、１１の全体としての製造が、既存
の機械を使用して実施することができる。唯一追加され
るステップは、端末リード線４、１４上に誘電体プレー
ト６、１６を構成するために提供されなければならな
い。本発明による構成部品１、１１の端末リード線４、
１４の構成とサイズは、プラスチックのパッケージング
を有する従来の技術から知られている構成部品と同一で
ある。このため、本発明による構成部品１、１１は、こ
れまで通例であった構成部品に対して考えられた回路構
成に簡単に統合することができる。しかし、本発明によ
る構成部品１、１１で端末リード線４、１４のインピー
ダンスが低減されているために、特に高速および高周波
数の応用例で、構成部品１、１１が統合されている回路
板上の回路３、１３または回路構成において、弱め合う
信号反射の発生が著しく低減されることになる。
【図面の簡単な説明】
【図１】部分的セクションであり、上部から見た、実施
形態の第１の好ましい形態による、本発明による電気構
成部品または光電気構成部品の図である。
【図２】線ＩＩ−ＩＩに沿った断面における、図１から
の本発明による構成部品の図である。
【図３】図１からの構成部品の端末リード線のインピー
ダンスに関する等価回路図である。
【図４】線ＩＶ−ＩＶに沿った断面における、図１から
の本発明による構成部品の２つの端末リード線の図であ
る。
【図５】断面における実施形態の第２の好ましい形態に
よる、本発明による電気構成部品または光電気構成部品
の図である。
【符号の説明】
１１ 構成部品 １２ パッケージング １３ 電気集積回路または光電気集積回路 １４ 端末リード線 ５ 結合ワイヤ ６、６’、１６’、１６” 誘電体プレート ７ 金属層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 プラスチックのパッケージング（２、１
    ２）を有する電気構成部品または光電気構成部品（１、
    １１）であって、少なくとも１つの電気集積回路または
    光電気集積回路（３、１３）が、パッケージング（２、
    １２）中に構成され、回路または各回路（３、１３）を
    接続するために、端末リード線（４、１４）がパッケー
    ジング（２、１２）から突出しており、少なくとも１つ
    の誘電体プレート（６、１６’、１６”）が、端末リー
    ド線（４、１４）の少なくとも１つに取り付けられてい
    ることを特徴とする、電気構成部品または光電気構成部
    品（１、１１）。
  2. 【請求項２】 誘電体プレートまたは各誘電体プレート
    （６、１６’、１６”）が、パッケージング（２、１
    ２）中に構成されていることを特徴とする、請求項１に
    記載の構成部品（１、１１）。
  3. 【請求項３】 誘電体プレートまたは各誘電体プレート
    （６、１６’、１６”）が、パッケージング（２、１
    ２）のプラスチックより大きい誘電率（εｒ）を有する
    ことを特徴とする、請求項１または２に記載の構成部品
    （１、１１）。
  4. 【請求項４】 誘電体プレートまたは各誘電体プレート
    （６、１６’、１６”）が、セラミック、好ましくは酸
    化アルミニウム（Ａｌ２Ｏ３）からなることを特徴とす
    る、請求項３に記載の構成部品（１、１１）。
  5. 【請求項５】 パッケージング（２、１２）が、端末リ
    ード線（４、１４）を越えて横方向に引き出されている
    ことを特徴とする、請求項１から４のいずれか一項に記
    載の構成部品（１、１１）。
  6. 【請求項６】 端末リード線（４、１４）とは反対の方
    向を向いている誘電体プレートまたは各誘電体プレート
    （６、１６’、１６”）の表面が、少なくとも部分的に
    金属層（７）で被覆されていることを特徴とする、請求
    項１から５のいずれか一項に記載の構成部品（１、１
    １）。
  7. 【請求項７】 ２つの誘電体プレート（１６’、１
    ６”）が、端末リード線（１４）に取り付けられている
    ことを特徴とする、請求項１から６のいずれか一項に記
    載の構成部品（１１）。
  8. 【請求項８】 プラスチックのパッケージング（２、１
    ２）と、パッケージング中に構成されている少なくとも
    １つの電気集積回路または光電気集積回路（３、１３）
    と、回路または各回路（３、１３）を接続するために、
    パッケージング（２、１２）から突出しているいくつか
    の端末リード線（４、１４）とを有する、電気構成部品
    または光電気構成部品（１、１１）の端末リード線
    （４、１４）のインピーダンス（Ｚ）を変更するため
    の、端末リード線（４、１４）に取り付けられている誘
    電体プレート（６、１６’、１６”）の使用法。
  9. 【請求項９】 電気構成部品または光電気構成部品
    （１、１１）の端末リード線（４、１４）のインピーダ
    ンス（Ｚ）を変更するための方法であって、電気構成部
    品または光電気構成部品（１、１１）が、プラスチック
    のパッケージング（２、１２）と、パッケージング
    （２、１２）中に構成されている少なくとも１つの電気
    集積回路または光電気集積回路（３、１３）と、回路ま
    たは各回路（３、１３）を接続するために、パッケージ
    ング（２、１２）から突出している端末リード線（４、
    １４）とを有し、少なくとも１つの誘電体プレート
    （６、１６’、１６”）が、端末リード線（４、１４）
    の少なくとも１つに取り付けられていることを特徴とす
    る、電気構成部品または光電気構成部品の端末リード線
    のインピーダンスを変更するための方法。
JP2001189724A 2000-06-30 2001-06-22 プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法 Withdrawn JP2002057266A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10031843A DE10031843A1 (de) 2000-06-30 2000-06-30 Elektrisches oder opto-elektrisches Bauelement mit einer Verpackung aus Kunststoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Bauelements
DE10031843.6 2000-06-30

Publications (1)

Publication Number Publication Date
JP2002057266A true JP2002057266A (ja) 2002-02-22

Family

ID=7647314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001189724A Withdrawn JP2002057266A (ja) 2000-06-30 2001-06-22 プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法

Country Status (4)

Country Link
US (1) US6643418B2 (ja)
EP (1) EP1168444A3 (ja)
JP (1) JP2002057266A (ja)
DE (1) DE10031843A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042636A (ko) * 2009-10-19 2011-04-27 엘지전자 주식회사 휴대단말기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334384B4 (de) * 2003-07-28 2014-03-27 Infineon Technologies Ag Chipvorrichtung
US7489022B2 (en) * 2005-08-02 2009-02-10 Viasat, Inc. Radio frequency over-molded leadframe package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751513A (en) * 1986-05-02 1988-06-14 Rca Corporation Light controlled antennas
EP0580855A1 (en) * 1992-02-18 1994-02-02 Intel Corporation Advance multilayer molded plastic package using mesic technology
JPH06216309A (ja) * 1993-01-14 1994-08-05 Oki Electric Ind Co Ltd 半導体装置
US5482898A (en) * 1993-04-12 1996-01-09 Amkor Electronics, Inc. Method for forming a semiconductor device having a thermal dissipator and electromagnetic shielding
JP2541475B2 (ja) * 1993-09-16 1996-10-09 日本電気株式会社 樹脂モ―ルド型半導体装置
JPH0851179A (ja) * 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 集積回路装置およびリードフレーム
JPH10209365A (ja) * 1997-01-06 1998-08-07 Texas Instr Inc <Ti> 電子装置
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
WO1999034444A1 (fr) * 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP2000091491A (ja) * 1998-09-07 2000-03-31 Kankyo Denji Gijutsu Kenkyusho:Kk デカップリング回路内蔵半導体デバイス
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042636A (ko) * 2009-10-19 2011-04-27 엘지전자 주식회사 휴대단말기
KR101655805B1 (ko) * 2009-10-19 2016-09-08 엘지전자 주식회사 휴대단말기

Also Published As

Publication number Publication date
EP1168444A2 (de) 2002-01-02
EP1168444A3 (de) 2002-05-15
US20020014690A1 (en) 2002-02-07
DE10031843A1 (de) 2002-01-10
US6643418B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
US7443279B2 (en) Coil package and bias tee package
US20040238949A1 (en) Semiconductor package and method of production thereof
US5495125A (en) Molded semiconductor device
KR950010107B1 (ko) 유전 패키지 본체에 전기도선이 있는 ic 패키지
US7197818B2 (en) Method and structures for implementing customizable dielectric printed circuit card traces
JPH08222657A (ja) 半導体集積回路装置
US8890638B2 (en) Stub-tuned wirebond package
US20060082422A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
JP4054188B2 (ja) 半導体装置
US7332799B2 (en) Packaged chip having features for improved signal transmission on the package
US8829659B2 (en) Integrated circuit
JP2002057266A (ja) プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法
JP4616968B2 (ja) インターポーザを使用した高周波用半導体装置
JPS63318802A (ja) 集積回路パツケ−ジ
JP4108099B2 (ja) 電子部品のパッケージ
JPH0936617A (ja) 高周波モジュール
JPH10178306A (ja) 高周波用半導体装置
JP2004048617A (ja) 高周波用伝送線路基板
JP2846987B2 (ja) 高周波用半導体装置
JP2775678B2 (ja) 高周波半導体集積回路装置
JP2966613B2 (ja) 高周波用半導体パッケージ
JPH05166965A (ja) パッケージ構造体
JP4768292B2 (ja) パッケージ用基板
JP2004186606A (ja) 高周波用パッケージの実装構造
JPH05121585A (ja) 集積回路用パツケージ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902