JPH10209365A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH10209365A JPH10209365A JP9031019A JP3101997A JPH10209365A JP H10209365 A JPH10209365 A JP H10209365A JP 9031019 A JP9031019 A JP 9031019A JP 3101997 A JP3101997 A JP 3101997A JP H10209365 A JPH10209365 A JP H10209365A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- package
- electronic
- circuit
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 代表的にはプリント回路板上に形成される従
来の組立体より小形の電子回路組立体を構成し、更に複
雑な電子回路又はそのような回路の部分の標準化を行
う。 【解決手段】 第１の電気回路（５０）を構成する集積
回路構成素子（１０）と非集積回路構成素子（２０，３
０，４０）とは互いに接続され、次に被覆成形層（７
０）により被覆成形されることにより標準パッケージを
形成する。この標準パッケージは、単独に所望の電気機
能を果たすか、あるいは他の被覆パッケージ又は被覆成
形されない電子構成素子と互いに結合されて使用され
る。
来の組立体より小形の電子回路組立体を構成し、更に複
雑な電子回路又はそのような回路の部分の標準化を行
う。 【解決手段】 第１の電気回路（５０）を構成する集積
回路構成素子（１０）と非集積回路構成素子（２０，３
０，４０）とは互いに接続され、次に被覆成形層（７
０）により被覆成形されることにより標準パッケージを
形成する。この標準パッケージは、単独に所望の電気機
能を果たすか、あるいは他の被覆パッケージ又は被覆成
形されない電子構成素子と互いに結合されて使用され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に電子装置
に係り、特に複数の被覆成形された電子構成素子を有す
る統合化システムのパッケージに関する。
に係り、特に複数の被覆成形された電子構成素子を有す
る統合化システムのパッケージに関する。
【０００２】
【従来の技術】従来の電子回路は、所望の電気的機能を
具現するために、種々の個別の電子構成素子を特定の構
成に電気的に接続することにより形成される。上記の種
々の電子構成素子は、例えば抵抗器、誘導子、ゴンデン
サ、アンテナ、トランジスタ、ダイオード等を含むこと
ができる。代表的には、個別の電子構成素子は、所望の
電気的機能を具現するために必要な構成を形成するよう
に、プリント回路板（ＰＣＢ）上で互いに配線接続され
る。
具現するために、種々の個別の電子構成素子を特定の構
成に電気的に接続することにより形成される。上記の種
々の電子構成素子は、例えば抵抗器、誘導子、ゴンデン
サ、アンテナ、トランジスタ、ダイオード等を含むこと
ができる。代表的には、個別の電子構成素子は、所望の
電気的機能を具現するために必要な構成を形成するよう
に、プリント回路板（ＰＣＢ）上で互いに配線接続され
る。
【０００３】電子装置は、ますます小形化されるように
設計されつつある。従って、そのような電子装置のため
にますます小形の回路を提供する必要がある。しかしな
がら、上述の従来の回路技術によれば、結果として比較
的大きい電気回路が生じてしまう。現代の電子装置の設
計における小形化の要求に対する１つの対策は、集積回
路（ＩＣ）の導入とその継続的な改良であった。ＩＣ製
作技術は、基本的には、基板上及び基板内に形成された
回路素子を分離しないように接続する工程を含んでい
る。その結果得られる装置は、しばしばＩＣチップと呼
称される。
設計されつつある。従って、そのような電子装置のため
にますます小形の回路を提供する必要がある。しかしな
がら、上述の従来の回路技術によれば、結果として比較
的大きい電気回路が生じてしまう。現代の電子装置の設
計における小形化の要求に対する１つの対策は、集積回
路（ＩＣ）の導入とその継続的な改良であった。ＩＣ製
作技術は、基本的には、基板上及び基板内に形成された
回路素子を分離しないように接続する工程を含んでい
る。その結果得られる装置は、しばしばＩＣチップと呼
称される。
【０００４】ＩＣチップはある電子構成素子として機能
しうる。例えばＩＣは抵抗器又はコンデンサとして働く
ことができる。しかしながら、ＩＣは典型的に、ＩＣ自
体の中に組み込まれる電子構成素子の数について制限さ
れている。そのような制限は、形成される特定の回路の
複雑さを限りなく含んでいる電子回路の多くの面から生
じる。典型的には、１つ以上のＩＣがプリント回路板の
上で互いに配線接続される。しばしばＩＣはプリント回
路板上で他の非集積回路構成素子と結合される。しかし
ながら、この技術分野においては、寸法の制限は相変わ
らずつきものである。更に、プリント回路板上における
所定の回路の形成に伴う時間と費用というような他の問
題が存在する。ＩＣは、標準パッケージとして利用可能
であり、従って容易に回路の中に組み込むことができる
けれども、全体の回路を形成するためには、他の別個の
非集積回路構成素子を別々に配置し、かつ、それらと接
続されなければならない。当業者は、従来の電子回路技
術について別の問題と不利とが存在することを認識する
であろう。
しうる。例えばＩＣは抵抗器又はコンデンサとして働く
ことができる。しかしながら、ＩＣは典型的に、ＩＣ自
体の中に組み込まれる電子構成素子の数について制限さ
れている。そのような制限は、形成される特定の回路の
複雑さを限りなく含んでいる電子回路の多くの面から生
じる。典型的には、１つ以上のＩＣがプリント回路板の
上で互いに配線接続される。しばしばＩＣはプリント回
路板上で他の非集積回路構成素子と結合される。しかし
ながら、この技術分野においては、寸法の制限は相変わ
らずつきものである。更に、プリント回路板上における
所定の回路の形成に伴う時間と費用というような他の問
題が存在する。ＩＣは、標準パッケージとして利用可能
であり、従って容易に回路の中に組み込むことができる
けれども、全体の回路を形成するためには、他の別個の
非集積回路構成素子を別々に配置し、かつ、それらと接
続されなければならない。当業者は、従来の電子回路技
術について別の問題と不利とが存在することを認識する
であろう。
【０００５】
【発明が解決しようとする課題】かくして、代表的には
プリント回路板上に形成される従来の組立体よりも小形
の電子回路組立体に対する要求が生じた。同時に電子回
路を組み込んだより大形の回路及び装置の組立作業に随
伴する時間及び費用を減少させるために、複雑な電子回
路又はそのような回路の部分の標準化に対する要求も存
在する。
プリント回路板上に形成される従来の組立体よりも小形
の電子回路組立体に対する要求が生じた。同時に電子回
路を組み込んだより大形の回路及び装置の組立作業に随
伴する時間及び費用を減少させるために、複雑な電子回
路又はそのような回路の部分の標準化に対する要求も存
在する。
【０００６】
【課題を解決するための手段】上記の目的及びその他の
目的を達成するために、１つ以上の電子構成素子であっ
て、互いに電気的に接続され、続いて単一のユニットと
して被覆成形される上記１つ以上の電子構成素子より成
る電気回路を含む統合化システムのパッケージが提供さ
れる。上記１つ以上の電子構成素子は、ＩＣ及び非集積
回路構成素子を含むことができる。標準パッケージは、
単独で所望の電気的機能を果たすことができるし、ある
いは、例えばより大きい全体的回路の１つの素子とし
て、プリント回路板上で他の構成素子と接続されて使用
されてもよい。
目的を達成するために、１つ以上の電子構成素子であっ
て、互いに電気的に接続され、続いて単一のユニットと
して被覆成形される上記１つ以上の電子構成素子より成
る電気回路を含む統合化システムのパッケージが提供さ
れる。上記１つ以上の電子構成素子は、ＩＣ及び非集積
回路構成素子を含むことができる。標準パッケージは、
単独で所望の電気的機能を果たすことができるし、ある
いは、例えばより大きい全体的回路の１つの素子とし
て、プリント回路板上で他の構成素子と接続されて使用
されてもよい。
【０００７】上記の構成により、回路の組立作業は簡略
化され、また回路の相対的な大きさは減少される。統合
化システムのパッケージはまた、あまり複雑で集積回路
として製作することができない回路、あるいは他のやり
方では集積回路として組立てることができない回路を簡
単化し、かつ、標準化することができる。その他の利点
は、当業者の認識するところであろう。
化され、また回路の相対的な大きさは減少される。統合
化システムのパッケージはまた、あまり複雑で集積回路
として製作することができない回路、あるいは他のやり
方では集積回路として組立てることができない回路を簡
単化し、かつ、標準化することができる。その他の利点
は、当業者の認識するところであろう。
【０００８】本発明の一実施例によれば、１つのＩＣチ
ップが２つのコンデンサ及び１つのアンテナと結合され
て１つのトランスポンダを形成する。そのＩＣは、デー
タの転送に関し入力および／または出力についての任意
選択性を有する。その他の構成素子は、トランスポンダ
の電気的機能を付与する。すべての構成素子は、環境條
件よりそれらの構成素子を保護し、かつ、標準トランス
ポンダ・パッケージを形成するために被覆成形される。
このトランスポンダは、プリント回路板によってより大
きい回路の中に組み込まれることができる。
ップが２つのコンデンサ及び１つのアンテナと結合され
て１つのトランスポンダを形成する。そのＩＣは、デー
タの転送に関し入力および／または出力についての任意
選択性を有する。その他の構成素子は、トランスポンダ
の電気的機能を付与する。すべての構成素子は、環境條
件よりそれらの構成素子を保護し、かつ、標準トランス
ポンダ・パッケージを形成するために被覆成形される。
このトランスポンダは、プリント回路板によってより大
きい回路の中に組み込まれることができる。
【０００９】
【発明の実施の形態】本発明は、標準化されたパッケー
ジを形成するように、種々の電子構成素子が互いに結合
され、かつ、被覆成形された統合化システムのパッケー
ジを提供する。上記パッケージは、単独で所望の電気的
機能を果たすことができるし、あるいは、例えばプリン
ト回路板上で上記パッケージを他の構成素子と結合させ
ることにより、より大きい回路の中に組み込まれること
もできる。
ジを形成するように、種々の電子構成素子が互いに結合
され、かつ、被覆成形された統合化システムのパッケー
ジを提供する。上記パッケージは、単独で所望の電気的
機能を果たすことができるし、あるいは、例えばプリン
ト回路板上で上記パッケージを他の構成素子と結合させ
ることにより、より大きい回路の中に組み込まれること
もできる。
【００１０】本発明の一実施例によれば、１つ以上の電
気構成素子がリードフレームの上で互いに結合される。
上記構成素子の少なくとも１つは集積回路チップ（ＩＣ
チップ）である。例えば、図１及び２を参照すると、Ｉ
Ｃチップ１０は第１の電子機能を果たすために設けてあ
る。複数の追加の電子構成素子２０，３０及び４０が設
けられ、ＩＣチップ１０と互いに電気的に結合されて第
１の電気回路５０を形成している。ＩＣチップ１０は、
例えば抵抗器として機能することができるであろう。し
かしながら、他のタイプのＩＣチップを本発明装置の中
に組み込むこともできるのであろう。更に、複数のＩＣ
を上記第１の電気回路５０の中に組み込むこともでき
る。上記複数の追加の電子構成素子２０，３０及び４０
のおのおのは非集積回路構成素子であって、抵抗器、コ
ンデンサ、誘導子、アンテナ等のような構成素子を含む
ことができるし、任意の受動装置を用いることができ
る。単に例示の目的にのみ挙げれば、構成素子２０は抵
抗器であり、構成素子３０はコンデンサであり、構成素
子４０はアンテナである。しかし本発明においては、そ
のような構成素子の使用に限定されることなく、被覆成
形されうる任意の電子構成素子を用いることができる。
気構成素子がリードフレームの上で互いに結合される。
上記構成素子の少なくとも１つは集積回路チップ（ＩＣ
チップ）である。例えば、図１及び２を参照すると、Ｉ
Ｃチップ１０は第１の電子機能を果たすために設けてあ
る。複数の追加の電子構成素子２０，３０及び４０が設
けられ、ＩＣチップ１０と互いに電気的に結合されて第
１の電気回路５０を形成している。ＩＣチップ１０は、
例えば抵抗器として機能することができるであろう。し
かしながら、他のタイプのＩＣチップを本発明装置の中
に組み込むこともできるのであろう。更に、複数のＩＣ
を上記第１の電気回路５０の中に組み込むこともでき
る。上記複数の追加の電子構成素子２０，３０及び４０
のおのおのは非集積回路構成素子であって、抵抗器、コ
ンデンサ、誘導子、アンテナ等のような構成素子を含む
ことができるし、任意の受動装置を用いることができ
る。単に例示の目的にのみ挙げれば、構成素子２０は抵
抗器であり、構成素子３０はコンデンサであり、構成素
子４０はアンテナである。しかし本発明においては、そ
のような構成素子の使用に限定されることなく、被覆成
形されうる任意の電子構成素子を用いることができる。
【００１１】図２に示したように、標準パケージを形成
するために、上記構成素子は互いに結合され、かつ、被
覆成形される。従来の被覆成形処理を含み、任意の適当
な被覆成形処理を適用することができる。例えばＩＣチ
ップ１０、並びに構成素子２０，３０及び４０は、結合
媒体６０を介して互いに結合することができる。結合媒
体６０は、任意の従来のリードフレームであってよい。
例えば、デュアルインラインパッケージ（ＤＩＰ）又は
ＳＯパッケージを使用することができる。またその代わ
りに、結合媒体６０は、慣用化されたリードフレームで
あって、ＩＣチップ及び非集積回路構成素子の両方を受
けるのに特に適したリードフレームであってよい。その
他の実施例によれば、結合媒体は、プリント回路板であ
るか、あるいは構成素子を互いに結合するのに適した他
の媒体であってよい。
するために、上記構成素子は互いに結合され、かつ、被
覆成形される。従来の被覆成形処理を含み、任意の適当
な被覆成形処理を適用することができる。例えばＩＣチ
ップ１０、並びに構成素子２０，３０及び４０は、結合
媒体６０を介して互いに結合することができる。結合媒
体６０は、任意の従来のリードフレームであってよい。
例えば、デュアルインラインパッケージ（ＤＩＰ）又は
ＳＯパッケージを使用することができる。またその代わ
りに、結合媒体６０は、慣用化されたリードフレームで
あって、ＩＣチップ及び非集積回路構成素子の両方を受
けるのに特に適したリードフレームであってよい。その
他の実施例によれば、結合媒体は、プリント回路板であ
るか、あるいは構成素子を互いに結合するのに適した他
の媒体であってよい。
【００１２】ＩＣチップ及び上記複数の非集積回路構成
素子は、例えば導電性の接着剤によってリードフレーム
の上で互いに結合されうる。その導電性の接着剤は、例
えば、エポテック社（Ｅｐｏｔｅｋ）又はグレイス オ
ブ デイメトロン／ディガッサ社（Ｇｒａｃｅ ｏｆ
Ｄｅｍｅｔｒｏｎ／Ｄｅｇｕｓｓａ）により製造されて
おり、それは基本的には銀を充填したエポキシ系接着剤
である。その代わりに、他の適当な接着処理を行うこと
もできる。例えば、ＩＣ及び非集積回路構成素子の各々
は、エポキシ系接着剤、ハンダ、あるいは共融混合物の
ボンドによって基板に接着されるようにすることもでき
る。次に、ＩＣ及び非集積回路構成素子は、熱圧接又は
超音波接合技術を用いるワイヤボンディングにより結合
される。次に、上記の処理により得られる回路への所要
のリードは、リードフレームの導電リードに接続され
る。その時行われる特定の接続の仕方は、形成される回
路に従って決められるであろう。
素子は、例えば導電性の接着剤によってリードフレーム
の上で互いに結合されうる。その導電性の接着剤は、例
えば、エポテック社（Ｅｐｏｔｅｋ）又はグレイス オ
ブ デイメトロン／ディガッサ社（Ｇｒａｃｅ ｏｆ
Ｄｅｍｅｔｒｏｎ／Ｄｅｇｕｓｓａ）により製造されて
おり、それは基本的には銀を充填したエポキシ系接着剤
である。その代わりに、他の適当な接着処理を行うこと
もできる。例えば、ＩＣ及び非集積回路構成素子の各々
は、エポキシ系接着剤、ハンダ、あるいは共融混合物の
ボンドによって基板に接着されるようにすることもでき
る。次に、ＩＣ及び非集積回路構成素子は、熱圧接又は
超音波接合技術を用いるワイヤボンディングにより結合
される。次に、上記の処理により得られる回路への所要
のリードは、リードフレームの導電リードに接続され
る。その時行われる特定の接続の仕方は、形成される回
路に従って決められるであろう。
【００１３】上記第１の電気回路５０は、被覆成形層７
０によってカプセル化されることが望ましい。上記被覆
成形層７０は、任意の適当な被覆成形処理、すなわちカ
プセル化処理により形成できる。その被覆成形処理は、
好ましくは、該被覆成形処理の間及び後の両方において
構成素子がストレスを受けることを防止するために、比
較的低い温度と圧力とにおいて実施されるようにする。
そのためにはトランスファ被覆成形が好ましい。しかし
ながら他のタイプの被覆成形処理を用いることもでき
る。例えば、パッケージは、直接分配法を用いるか、あ
るいはスクリーン印刷法により、樹脂の中でカプセル化
処理される。また、その代わりに、第１の電気回路５０
は成形用の型の中に置かれ、次にそれに対して適当な溶
融したプラスチック配合物が注入される。
０によってカプセル化されることが望ましい。上記被覆
成形層７０は、任意の適当な被覆成形処理、すなわちカ
プセル化処理により形成できる。その被覆成形処理は、
好ましくは、該被覆成形処理の間及び後の両方において
構成素子がストレスを受けることを防止するために、比
較的低い温度と圧力とにおいて実施されるようにする。
そのためにはトランスファ被覆成形が好ましい。しかし
ながら他のタイプの被覆成形処理を用いることもでき
る。例えば、パッケージは、直接分配法を用いるか、あ
るいはスクリーン印刷法により、樹脂の中でカプセル化
処理される。また、その代わりに、第１の電気回路５０
は成形用の型の中に置かれ、次にそれに対して適当な溶
融したプラスチック配合物が注入される。
【００１４】一旦被覆成形処理が施されると、得られた
パッケージは自分自身の別個の電子回路を含むことにな
り、単独で所望の電子機能を果たすために用いることが
できる。また一方では、パッケージは、他の同様な構成
のパッケージ、他のＩＣ構成素子、および／または他の
非集積回路構成素子と結合されてより大きい第２の回路
を形成することができる。
パッケージは自分自身の別個の電子回路を含むことにな
り、単独で所望の電子機能を果たすために用いることが
できる。また一方では、パッケージは、他の同様な構成
のパッケージ、他のＩＣ構成素子、および／または他の
非集積回路構成素子と結合されてより大きい第２の回路
を形成することができる。
【００１５】本発明の他の実施例によれば、上述の技術
は、被覆成形された標準のディジタルの入力および／ま
たは出力トランスポンダパッケージを提供するために用
いられる。この標準パッケージは、例えば、シューエル
マンら（Ｓｃｈｕｅｒｍａｎｎ ｅｔ ａｌ．）に対し
て発行された米国特許第５，０５３，７７４号に記載さ
れたトランスポンダの構成の中で使用することができ
る。第１の回路は上述のように形成され、またＩＣチッ
プを含むことが好ましい。そのＩＣチップは、データ転
送を行うことができるように入力および／または出力の
選択の自由（入力／出力部）を持つべきであるし、また
リードフレームのリードを通してアクセスすることがで
きる。そのＩＣチップはまた、メモリセクションとエア
インタフエースシステムとを有する。上記入力／出力部
は、入力データ及び出力データを処理することができ
る。上記メモリセクションは、入力および／または出力
チャネルのバッファ処理を行うために、受信データを送
信する前、あるいはその受信の直後に、該受信データの
バッファ作用を行う。空中送信システムは、空中を経由
し受信機に向けてデータを送信するための論理回路を含
む。
は、被覆成形された標準のディジタルの入力および／ま
たは出力トランスポンダパッケージを提供するために用
いられる。この標準パッケージは、例えば、シューエル
マンら（Ｓｃｈｕｅｒｍａｎｎ ｅｔ ａｌ．）に対し
て発行された米国特許第５，０５３，７７４号に記載さ
れたトランスポンダの構成の中で使用することができ
る。第１の回路は上述のように形成され、またＩＣチッ
プを含むことが好ましい。そのＩＣチップは、データ転
送を行うことができるように入力および／または出力の
選択の自由（入力／出力部）を持つべきであるし、また
リードフレームのリードを通してアクセスすることがで
きる。そのＩＣチップはまた、メモリセクションとエア
インタフエースシステムとを有する。上記入力／出力部
は、入力データ及び出力データを処理することができ
る。上記メモリセクションは、入力および／または出力
チャネルのバッファ処理を行うために、受信データを送
信する前、あるいはその受信の直後に、該受信データの
バッファ作用を行う。空中送信システムは、空中を経由
し受信機に向けてデータを送信するための論理回路を含
む。
【００１６】ＩＣチップは複数のコンデンサ及びアンテ
ナに接続される。例えば、ＩＣチップは、それぞれ４７
０ｐＦ及び１２０ｐＦのキャパシタンスを有する第１及
び第２のコンデンサに接続される。アンテナもまた回路
の中に組み込まれる。例えば、２．５ｍＨのインダクタ
ンスを有するアンテナが用いられる。これらの構成素子
は、標準ＤＩＬ−１４ハウジングの中にまとめて組み込
まれることが望ましい。
ナに接続される。例えば、ＩＣチップは、それぞれ４７
０ｐＦ及び１２０ｐＦのキャパシタンスを有する第１及
び第２のコンデンサに接続される。アンテナもまた回路
の中に組み込まれる。例えば、２．５ｍＨのインダクタ
ンスを有するアンテナが用いられる。これらの構成素子
は、標準ＤＩＬ−１４ハウジングの中にまとめて組み込
まれることが望ましい。
【００１７】トランスポンダパッケージは、上記の構成
によりトランスポンダに関連した質問及び応答の機能を
果たすことができる。このトランスポンダパッケージ
は、仕事の追跡、目的物の識別、及び類似の用途のため
に非接触の無線周波数識別装置（ＲＦＩＤ）として機能
する。上記トランスポンダパッケージは、これらの電子
機能を、コンデンサより所要の電力の供給を受けて独力
で果たすことができる。任意選択的に電源供給源をトラ
ンスポンダパケージの中に組み込むこともできる。更に
トランスポンダパッケージは、上記のようにより大きい
総合回路の一部分として含まれることもできる。以上説
明したトランスポンダパッケージの仕様は単に例示のた
めに示したものであり、本発明においてはその他のトラ
ンスポンダの構成を用いることもできることに注意しな
ければならない。例えば、キャパシタンス及びインダク
タンスの値は、特定の用途と周波数範囲及び環境上の要
因のような変数とに依存するであろう。また、標準被覆
成形トランスポンダパッケージは、プリント回路板を経
由していろいろなセンサ（例えば、温度、温度又は圧力
等の各センサ）と結合させることができる。更に任意選
択的に、それらのセンサは標準トランスポンダパッケー
ジ自体の中に含ませることもできる。
によりトランスポンダに関連した質問及び応答の機能を
果たすことができる。このトランスポンダパッケージ
は、仕事の追跡、目的物の識別、及び類似の用途のため
に非接触の無線周波数識別装置（ＲＦＩＤ）として機能
する。上記トランスポンダパッケージは、これらの電子
機能を、コンデンサより所要の電力の供給を受けて独力
で果たすことができる。任意選択的に電源供給源をトラ
ンスポンダパケージの中に組み込むこともできる。更に
トランスポンダパッケージは、上記のようにより大きい
総合回路の一部分として含まれることもできる。以上説
明したトランスポンダパッケージの仕様は単に例示のた
めに示したものであり、本発明においてはその他のトラ
ンスポンダの構成を用いることもできることに注意しな
ければならない。例えば、キャパシタンス及びインダク
タンスの値は、特定の用途と周波数範囲及び環境上の要
因のような変数とに依存するであろう。また、標準被覆
成形トランスポンダパッケージは、プリント回路板を経
由していろいろなセンサ（例えば、温度、温度又は圧力
等の各センサ）と結合させることができる。更に任意選
択的に、それらのセンサは標準トランスポンダパッケー
ジ自体の中に含ませることもできる。
【００１８】以上説明した本発明の実施例は例示を意図
しており、従って本発明は上述の実施例に限定されるこ
とはない。上述の実施例に対しては、特許請求の範囲の
欄に記載の本発明の技術的範囲から逸脱することなく、
種々の変更、置換及び修正を行うことができることを当
業者は容易に認識するであろう。
しており、従って本発明は上述の実施例に限定されるこ
とはない。上述の実施例に対しては、特許請求の範囲の
欄に記載の本発明の技術的範囲から逸脱することなく、
種々の変更、置換及び修正を行うことができることを当
業者は容易に認識するであろう。
本発明の理解を助けるために、下記の添付図面を参照す
る。
る。
【図１】本発明の一実施例による被覆成形された回路の
平面図である。
平面図である。
【図２】図１において矢印Ａの方向から見た前記被覆成
形された回路の側面図である。
形された回路の側面図である。
１０ 集積回路構成素子（ＩＣチップ） ２０ 非集積回路構成素子（抵抗器） ３０ 非集積回路構成素子（コンデンサ） ４０ 非集積回路構成素子（アンテナ） ５０ 第１の電気回路 ６０ 結合媒体 ７０ 被覆成形層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハン ホフマン ドイツ国フライジング、ムースシュトラー セ 74
Claims (10)
- 【請求項１】 電子装置であって、 電気回路を形成するように互いに電気的に結合された複
数の非集積回路の電子構成素子と、 前記複数の非集積回路の電子構成素子の上に設けられ、
該複数の非集積回路の電子構成素子をカプセル化する被
覆成形層とを包含する統合化システムのパッケージを有
することを特徴とする電子装置。 - 【請求項２】 請求項１記載の電子装置において、前記
統合化システムのパッケージは更に、前記複数の非集積
回路の電子構成素子に電気的に結合された複数の集積回
路を包含することを特徴とする電子装置。 - 【請求項３】 請求項１記載の電子装置において、前記
統合化システムのパッケージは更に基盤を包含し、前記
複数の非集積回路の電子構成素子は前記基盤の上に集め
られ、かつ、前記被覆成形層と前記基盤との間に配置さ
れていることを特徴とする電子装置。 - 【請求項４】 請求項３記載の電子装置において、前記
基盤はリードフレームであることを特徴とする電子装
置。 - 【請求項５】 請求項１記載の電子装置であって、更に
プリント回路板を有し、前記統合化システムのパッケー
ジは前記プリント回路板の上に載置されていることを特
徴とする電子装置。 - 【請求項６】 請求項５記載の電子装置であって、更に
複数の追加の電子構成素子を有し、前記統合化システム
のパッケージは、前記プリント回路板の上において前記
複数の追加の電子構成素子と互いに電気配線接続されて
いることを特徴とする電子装置。 - 【請求項７】 請求項６記載の電子装置において、前記
複数の追加の電子構成素子は複数のセンサを含むことを
特徴とする電子装置。 - 【請求項８】 請求項２記載の電子装置において、前記
複数の非集積回路の電子構成素子は第１のコンデンサ、
第２のコンデンサ及びアンテナを含み、更に前記複数の
集積回路は入力および／または出力の選択の自由を有
し、かつ、データ転送に適応した第１の集積回路を含む
ことを特徴とする電子装置。 - 【請求項９】 請求項８記載の電子装置において、前記
第１のコンデンサ、前記第２のコンデンサ、前記アンテ
ナ及び前記第１の集積回路はトランスポンダを形成する
ことを特徴とする電子装置。 - 【請求項１０】 請求項１記載の電子装置において、前
記複数の非集積回路の電子構成素子は複数のセンサをさ
らに含むことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031019A JPH10209365A (ja) | 1997-01-06 | 1997-01-06 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031019A JPH10209365A (ja) | 1997-01-06 | 1997-01-06 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209365A true JPH10209365A (ja) | 1998-08-07 |
Family
ID=12319821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9031019A Pending JPH10209365A (ja) | 1997-01-06 | 1997-01-06 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168444A3 (de) * | 2000-06-30 | 2002-05-15 | Alcatel | Elektronisches oder opto-elektronisches Baulement mit einer Verpackung aus Kunstoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Baulements |
| US6833607B2 (en) * | 2001-11-30 | 2004-12-21 | Oki Electric Industry Co., Ltd. | Resin-molded semiconductor device that includes at least one additional electronic part |
-
1997
- 1997-01-06 JP JP9031019A patent/JPH10209365A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168444A3 (de) * | 2000-06-30 | 2002-05-15 | Alcatel | Elektronisches oder opto-elektronisches Baulement mit einer Verpackung aus Kunstoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Baulements |
| US6833607B2 (en) * | 2001-11-30 | 2004-12-21 | Oki Electric Industry Co., Ltd. | Resin-molded semiconductor device that includes at least one additional electronic part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518885B1 (en) | Ultra-thin outline package for integrated circuit | |
| EP0390996B1 (en) | IC card module | |
| US6238950B1 (en) | Integrated circuit with tightly coupled passive components | |
| US20020044057A1 (en) | Structures and assembly methods for radio-frequency-identification modules | |
| HUT76997A (hu) | Rádiófrekvenciás azonosító toldalék | |
| US6072238A (en) | Semiconductor component | |
| US5504370A (en) | Electronic system circuit package directly supporting components on isolated subsegments | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| US20110073357A1 (en) | Electronic device and method of manufacturing an electronic device | |
| JP2982286B2 (ja) | データキャリア | |
| JPH05121644A (ja) | 電子回路デバイス | |
| US20060261456A1 (en) | Micromodule, particularly for chip card | |
| KR20030083306A (ko) | 메모리 카드 | |
| JPH10209365A (ja) | 電子装置 | |
| WO1997024764A1 (en) | Integrated system package | |
| US6713876B1 (en) | Optical semiconductor housing and method for making same | |
| US20070132595A1 (en) | Transponder device with mega pads | |
| JP2589093B2 (ja) | Ｉｃカードの製造方法 | |
| JP2001243437A (ja) | データキャリアモジュール、データキャリア及びデータキャリアの製造方法 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| EP1055193B1 (en) | Data carrier with chip and fully enclosed connection means | |
| JP2000307034A (ja) | 半導体装置モジュール | |
| JP3126782B2 (ja) | 薄型半導体装置の製造方法 | |
| US20050227417A1 (en) | Packaging assembly utilizing flip chip and conductive plastic traces | |
| JP2001143039A (ja) | 半導体装置及びその製造方法 |