JPS63318802A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS63318802A JPS63318802A JP15493987A JP15493987A JPS63318802A JP S63318802 A JPS63318802 A JP S63318802A JP 15493987 A JP15493987 A JP 15493987A JP 15493987 A JP15493987 A JP 15493987A JP S63318802 A JPS63318802 A JP S63318802A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- signal line
- hole
- integrated circuit
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(7)技術分野
この発明は、高速、高周波用途の集積回路を搭載するた
めのパッケージに関する。
めのパッケージに関する。
ここで高速用途の集積回路というのは、数100Mb/
s以上の速さのディジタル信号を処理する集積回路とい
う意味である。
s以上の速さのディジタル信号を処理する集積回路とい
う意味である。
高周波用途の集積回路というのは、数100 MHz以
上のアナログ信号を処理する集積回路という意味である
。
上のアナログ信号を処理する集積回路という意味である
。
(イ)従来技術
近年、通信の高速化、高周波化が進み、集積回路を搭載
するパッケージについても、信号線に関して分布定数の
概念を導入する事が必要になってく る。
するパッケージについても、信号線に関して分布定数の
概念を導入する事が必要になってく る。
一方、実装工程の簡略化の観点から、表面実装が注目を
あびている。
あびている。
表面実装に対応するパッケージとしては、リードレスチ
ップキャリア方式とよばれるリードフレームのない形の
パッケージが代表的である。
ップキャリア方式とよばれるリードフレームのない形の
パッケージが代表的である。
しかし、この方式は、パッケージとプリント基板のハン
ダ付部の信頼性に乏しい、という欠点があった。
ダ付部の信頼性に乏しい、という欠点があった。
ハンダ付部を確実にするために、表面実装に於ても、リ
ードフレームのあるパッケージが用いられる事もある。
ードフレームのあるパッケージが用いられる事もある。
リードフレームのあるパッケージを表面実装する方法は
、ふたつある。
、ふたつある。
ひとつは、リードフレームをパッケージの上面又は下面
に取付ける方法である。もうひとつは、リードフレーム
を信号線面に取付けた後にリードフレームを曲げて、リ
ードフレームをパッケージの上面及び下面と同じ高さに
する方法である。
に取付ける方法である。もうひとつは、リードフレーム
を信号線面に取付けた後にリードフレームを曲げて、リ
ードフレームをパッケージの上面及び下面と同じ高さに
する方法である。
リードフレームをパッケージの上面又は下面に取付ける
ようにしたパッケージでは、リードフレームと信号線が
同一平面上ない。そこで、リードフレームと信号線とを
スルーホール、または、サイドメタライズなどにより接
続しなければならない。
ようにしたパッケージでは、リードフレームと信号線が
同一平面上ない。そこで、リードフレームと信号線とを
スルーホール、または、サイドメタライズなどにより接
続しなければならない。
しかし、スルーホール、サイドメタライズを用いると、
この部分で特性インピーダンスが所定の値にならない。
この部分で特性インピーダンスが所定の値にならない。
この部分でインピーダンス不整合となる。インピーダン
ス不整合部があると、入力信号の全部又は一部が反射し
てしまう。
ス不整合部があると、入力信号の全部又は一部が反射し
てしまう。
リードフレームを信号線面に取付けた後に折曲げるもの
を、第3図に例示する。これは、セラミック上面と同じ
高さにするため、リードフレームを2つの折曲部17.
18で折曲げている。このようなものは、リードフレー
ムを曲げた部分が高い特性インピーダンスを持つため、
インピーダンス不整合になる。やはり信号の一部が反射
する。
を、第3図に例示する。これは、セラミック上面と同じ
高さにするため、リードフレームを2つの折曲部17.
18で折曲げている。このようなものは、リードフレー
ムを曲げた部分が高い特性インピーダンスを持つため、
インピーダンス不整合になる。やはり信号の一部が反射
する。
従来は、リードフレームの曲げ部分を短かくすることに
より、インピーダンス不整合の問題に対処していた。
より、インピーダンス不整合の問題に対処していた。
しかし、そのようにしたところで、インピーダンス不整
合による信号の反射を完全に抑える事はで゛きない。
合による信号の反射を完全に抑える事はで゛きない。
←)発明が解決しようとする問題点
従来、表面実装対応のパッケージは、上下にずれている
リードフレーム面と信号線面とを、スルーホール、リー
ドフレーム折曲げなどにより接続していた。このため、
これらの部分で特性インピーダンスが所定の値からずれ
て、高速、高周波動作時の入力信号の反射が起る。
リードフレーム面と信号線面とを、スルーホール、リー
ドフレーム折曲げなどにより接続していた。このため、
これらの部分で特性インピーダンスが所定の値からずれ
て、高速、高周波動作時の入力信号の反射が起る。
表面実装のためのパッケージであって、特性インピーダ
ンスが一様であるようなパッケージが必要である。本発
明はこのような要求に応えるものである。
ンスが一様であるようなパッケージが必要である。本発
明はこのような要求に応えるものである。
に)構 成
本発明のパッケージは、リードフレームをパッケージの
上面に付ける。リードフレームと信号線とを、同軸型ス
ルーホールによって接続することにより、スルーホール
の特性インピーダンスを所定の値に等しくすることがで
きる。
上面に付ける。リードフレームと信号線とを、同軸型ス
ルーホールによって接続することにより、スルーホール
の特性インピーダンスを所定の値に等しくすることがで
きる。
同軸型スルーホールというのは、内導体と外導体とが同
軸にあって、その間に誘電体が挾まっている形状のスル
ーホールである。
軸にあって、その間に誘電体が挾まっている形状のスル
ーホールである。
以下、図面によって説明する。
第1図は本発明の集積回路パッケージの概略縦断面図で
ある。
ある。
底板10は正方形又は矩形状の薄板である。セラミック
である事もあり、金属である事もある。
である事もあり、金属である事もある。
底板は穴のない盲板である。
底板10の上にグランドメタライズ面3が形成されてい
る。
る。
グランドメタライズ面3の上には、第1セラミック板1
1が積層される。第1セラミック板11の中央は矩形状
の開口になっている。これを底板10に積層すると、中
央開口の部分が、キャビティ15となる。
1が積層される。第1セラミック板11の中央は矩形状
の開口になっている。これを底板10に積層すると、中
央開口の部分が、キャビティ15となる。
第1セラミック板11の上に信号線2が設けられる。こ
れもメタライズ配線である。第1セラミック板11の中
央開口から四辺にまで放射状に延びている。
れもメタライズ配線である。第1セラミック板11の中
央開口から四辺にまで放射状に延びている。
信号線の線幅Wは一定である。信号線とグランドメタラ
イズ面までの距離りと、線幅W1信号線の厚みtによっ
て、信号線の特性インピーダンスが決まる。hは一定で
あるから、Wとtとを一定にすれば信号線の特性インピ
ーダンスを一定にできる。h1W%tの値を適当に選ぶ
ことにより特性インピーダンスを500にすることがで
きる。
イズ面までの距離りと、線幅W1信号線の厚みtによっ
て、信号線の特性インピーダンスが決まる。hは一定で
あるから、Wとtとを一定にすれば信号線の特性インピ
ーダンスを一定にできる。h1W%tの値を適当に選ぶ
ことにより特性インピーダンスを500にすることがで
きる。
信号線の他にグランド線や、正負の電源線も必要である
。この例では、グランド線、電源線とも、信号線と同じ
平面上にある。
。この例では、グランド線、電源線とも、信号線と同じ
平面上にある。
これらメタライズ配線を有する第1セラミック板11の
上に、より大きい開口を有する第2セラミック板12が
積層される。
上に、より大きい開口を有する第2セラミック板12が
積層される。
第2セラミック板12の上に、リードフレーム5が固定
される。これは、表面実装のためのパッケージであるの
で、リードフレームを、パッケージの上面に取付けてい
る。
される。これは、表面実装のためのパッケージであるの
で、リードフレームを、パッケージの上面に取付けてい
る。
信号線2とリードフレーム5とは高さが違うので、スル
ーホール4で接続される。
ーホール4で接続される。
スルーホール4は同軸型のスルーホールである。
第2図に拡大断面を示す。
中心に内導体7があり、外周に外導体8が円筒状に設け
られる。これは、第2セラミック板を穿って設けられる
。外導体8の外周には誘電体である第2セラミック板1
2がある。
られる。これは、第2セラミック板を穿って設けられる
。外導体8の外周には誘電体である第2セラミック板1
2がある。
内導体7と外導体80間にも誘電体9がある。
これは第2セラミック板12の一部としてもよい。
そうではなくて、外導体8、誘電体9、内導体7よりな
る円柱部材を単独に予め作っておき、これを第2セラミ
ック板12の貫通穴へ差込むこととしてもよい。
る円柱部材を単独に予め作っておき、これを第2セラミ
ック板12の貫通穴へ差込むこととしてもよい。
外導体8は内導体7よりも僅かに短くする。上端、下端
でリードフレームや信号線に接触しないためである。
でリードフレームや信号線に接触しないためである。
外導体8はグランド線、または電源7線に接続する。
グランド線は第1セラミック板11の上にも存在するし
、第1セラミック板11の底面にも存在する。いずれか
都合のよいグランド線をメタライズ配線によって延ばし
て、スルーホール4の外導体8に接続する。
、第1セラミック板11の底面にも存在する。いずれか
都合のよいグランド線をメタライズ配線によって延ばし
て、スルーホール4の外導体8に接続する。
外導体8で内導体7を囲むのは、特性インピーダンスを
一定にしたいためである。従って、外導体8には、グラ
ンド線を接続してもよいし、電源線を接続してもよい。
一定にしたいためである。従って、外導体8には、グラ
ンド線を接続してもよいし、電源線を接続してもよい。
内導体7は、信号伝送線の一部となる。すなわち、内導
体7の上端はリードフレーム5に接続され、下端は信号
線2に接続される。
体7の上端はリードフレーム5に接続され、下端は信号
線2に接続される。
同軸構造のスルーホールであるから、特性インピーダン
スを一定にできる。同軸ケーブルの特性インピーダンス
は、内導体の直径、外導体の厚み、中間層をなす誘電体
の厚みと誘電率などによって決まる。同軸ケーブルと同
じように、同軸スルーホールも、これらのパラメータか
ら、特性インピーダンスを自在に決定できる。そして、
特性インピーダンスが例えば50Ωであるようにする。
スを一定にできる。同軸ケーブルの特性インピーダンス
は、内導体の直径、外導体の厚み、中間層をなす誘電体
の厚みと誘電率などによって決まる。同軸ケーブルと同
じように、同軸スルーホールも、これらのパラメータか
ら、特性インピーダンスを自在に決定できる。そして、
特性インピーダンスが例えば50Ωであるようにする。
(4)作 用
パッケージのキャビティに集積回路チップ1をダイボン
ドする。集積回路チップは任意の機能、任意の特性のも
のであってもよい。高速、高周波用途の集積回路である
。
ドする。集積回路チップは任意の機能、任意の特性のも
のであってもよい。高速、高周波用途の集積回路である
。
信号線2、電源、線、グランド線など第1セラミック板
11上に形成されたメタライズ配線が、集積回路チップ
1の所定の電極部と、ボンディングワイヤ6によって接
続される。
11上に形成されたメタライズ配線が、集積回路チップ
1の所定の電極部と、ボンディングワイヤ6によって接
続される。
入力信号を伝達する部材は、リードフレーム5、スルー
ホールの内導体7、信号線2、ボンディングワイヤ6で
ある。
ホールの内導体7、信号線2、ボンディングワイヤ6で
ある。
信号線の特性インピーダンスは、所定の値Z。にしであ
る。本発明により、スルーホールの特性インピーダンス
も、所定の値Z。にする。
る。本発明により、スルーホールの特性インピーダンス
も、所定の値Z。にする。
ワイヤ6での特性インピーダンスはZ。にはならない。
しかし、ワイヤは十分に短くする事ができる。
このような集積回路パッケージは、パッケージの上面を
下にしてプリント基板にハンダなどで接続する。これが
表面実装である。
下にしてプリント基板にハンダなどで接続する。これが
表面実装である。
この集積回路パッケージに於て、プリント基板−チップ
入力間のインピーダンス不整合は寸法公差以外の理由で
は起こりえない。
入力間のインピーダンス不整合は寸法公差以外の理由で
は起こりえない。
このため、接続点での信号の反射がない。
表面実装した状態で良好な高周波特性が得られる・。
(2)実施例
本発明の効果を確認するために32リードのパッケージ
を試作した。−辺ごとに8リードあり、四辺で32リー
ドあるパッケージである。
を試作した。−辺ごとに8リードあり、四辺で32リー
ドあるパッケージである。
パッケージのサイズは12.7arX12.7Hの正方
形である。
形である。
比較のため、第2図に示す従来構造のパッケージと、第
1図の本発明のパッケージを、同一寸法で作製した。
1図の本発明のパッケージを、同一寸法で作製した。
信号線は0.2fi幅とした。これの特性インピーダン
スが500となるように第1セラミック板の厚みを決定
した。
スが500となるように第1セラミック板の厚みを決定
した。
リードフレームは1.27flピツチで取付けた。比較
例のものは、第2図に示すように信号線に直接ろう付け
し、2箇所で折曲げた。
例のものは、第2図に示すように信号線に直接ろう付け
し、2箇所で折曲げた。
本発明のものは、同軸型のスルーホールで、リードフレ
ームと信号線とを接続した。
ームと信号線とを接続した。
同軸型スルーホ・−ルは、内導体の直径を100μm。
外導体の直径を1.2 ffJfとした。誕電体は第2
セラミック板と同じセラミックである。こうして、同軸
型スルーホールの特性インピーダンスを500とした。
セラミック板と同じセラミックである。こうして、同軸
型スルーホールの特性インピーダンスを500とした。
このふたつのパッケージのキャビティに500のチップ
抵抗を置き、この抵抗で信号線を終端した。
抵抗を置き、この抵抗で信号線を終端した。
そして、TDRにより入力信号の反射の測定を行なった
゛。
゛。
この測定において、リードフレーム接続部の反射量を求
めた。全てのリードフレームについて、反射量の測定を
行なった結果は次のようであった。
めた。全てのリードフレームについて、反射量の測定を
行なった結果は次のようであった。
すなわち、リードフレーム接続部の反射量は、(、)
本発明 2%〜5%(b) 従来例
15%〜20%であった。本発明のパッケージの方
が、著しく反射量が少いという事が分る。
本発明 2%〜5%(b) 従来例
15%〜20%であった。本発明のパッケージの方
が、著しく反射量が少いという事が分る。
(ホ)効 果
同軸型スルーホールによって、リードフレームと信号線
とを接続しているので、リードフレームから、集積回路
チップに至るまでの入力信号線の特性インピーダンスを
所定の値にする事ができる。
とを接続しているので、リードフレームから、集積回路
チップに至るまでの入力信号線の特性インピーダンスを
所定の値にする事ができる。
このため、高速変化する信号であっても、入力信号の反
射が殆どない。
射が殆どない。
高速、高周波特性の優れた、プリント基板に表面実装で
きる集積回路パッケージとして好適である。
きる集積回路パッケージとして好適である。
第1図は本発明の集積回路パッケージの一例を示す断面
図。 第2図は第1図の同軸型スルーホールの部分の拡大横断
面図。 第3図は従来例の集積回路パッケージの縦断面図。 1・・・・・・・・・・・・集積回路チップ2・・・・
・・・・・・・・信 号 線3・・・・・・・・・・・
・ グランドメタライズ面4・・・・・・・・・・・・
スルーホール5・・・・・・・・・・・・ リードフレ
ーム6・・・・・・・・・・・・ボンディングワイヤ7
・・・・・・・・・・・・内 導 体8・・・・・・・
・・・・・外 導 体9・・・・・・・・・・・・誘
電 体10・・・・・・・・・・・・底 板1
1・・・・・・・・・・・・第1セラミック板12・・
・・・・・・・・・・第2セラミック板15・・・・・
・・・・・・・キャビティ発明者 後藤智司 白石類− 穴場 昭
図。 第2図は第1図の同軸型スルーホールの部分の拡大横断
面図。 第3図は従来例の集積回路パッケージの縦断面図。 1・・・・・・・・・・・・集積回路チップ2・・・・
・・・・・・・・信 号 線3・・・・・・・・・・・
・ グランドメタライズ面4・・・・・・・・・・・・
スルーホール5・・・・・・・・・・・・ リードフレ
ーム6・・・・・・・・・・・・ボンディングワイヤ7
・・・・・・・・・・・・内 導 体8・・・・・・・
・・・・・外 導 体9・・・・・・・・・・・・誘
電 体10・・・・・・・・・・・・底 板1
1・・・・・・・・・・・・第1セラミック板12・・
・・・・・・・・・・第2セラミック板15・・・・・
・・・・・・・キャビティ発明者 後藤智司 白石類− 穴場 昭
Claims (2)
- (1)グランドメタライズ面3を上面に有する底板10
と、底板10の上に積層され中央に開口を有する第1セ
ラミック板11と、第1セラミック板11の上に形成さ
れ前記グランドメタライズ面3との間に所定の特性イン
ピーダンスZ_0を生ずる信号線2と、第1セラミック
板11の上に設けられる電源線及びグランド線と、第1
セラミック板11の上に積層される第2セラミック板1
2と、第2セラミック板12の上に設けられるリードフ
レーム5と、リードフレーム5と、信号線2、電源線、
グランド線とを上下に接続するスルーホールとよりなり
、信号線2とリードフレーム5とを接続するスルーホー
ルは、内導体7を誘電体9を介し外導体8で囲み所定の
特性インピーダンスZ_0を有する同軸型スルーホール
とし、外導体8はグランド線に接続されている事を特徴
とする集積回路パッケージ。 - (2)信号線と同軸型スルーホールの特性インピーダン
スZ_0が50Ωである事を特徴とする特許請求の範囲
第(1)項記載の集積回路パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15493987A JPS63318802A (ja) | 1987-06-22 | 1987-06-22 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15493987A JPS63318802A (ja) | 1987-06-22 | 1987-06-22 | 集積回路パツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63318802A true JPS63318802A (ja) | 1988-12-27 |
Family
ID=15595237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15493987A Pending JPS63318802A (ja) | 1987-06-22 | 1987-06-22 | 集積回路パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63318802A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258356A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | 電子部品塔載装置 |
US5113161A (en) * | 1990-03-01 | 1992-05-12 | Mitsubishi Denki Kabushiki Kaisha | Case for housing integrated microwave circuits |
JPH0464805U (ja) * | 1990-10-12 | 1992-06-04 | ||
JPH04363901A (ja) * | 1990-11-26 | 1992-12-16 | Mitsubishi Materials Corp | 高周波、マイクロ波用混成集積回路及びその製造方法 |
JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
-
1987
- 1987-06-22 JP JP15493987A patent/JPS63318802A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258356A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | 電子部品塔載装置 |
US5113161A (en) * | 1990-03-01 | 1992-05-12 | Mitsubishi Denki Kabushiki Kaisha | Case for housing integrated microwave circuits |
JPH0464805U (ja) * | 1990-10-12 | 1992-06-04 | ||
JPH04363901A (ja) * | 1990-11-26 | 1992-12-16 | Mitsubishi Materials Corp | 高周波、マイクロ波用混成集積回路及びその製造方法 |
JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7033934B2 (en) | Method of production of semiconductor package | |
US5286926A (en) | Integrated circuit package and process for producing same | |
US5304743A (en) | Multilayer IC semiconductor package | |
US4751482A (en) | Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection | |
US7443279B2 (en) | Coil package and bias tee package | |
US4881116A (en) | Package for integrated circuit | |
US5495125A (en) | Molded semiconductor device | |
US5293502A (en) | Integrated circuit package | |
JPS63318802A (ja) | 集積回路パツケ−ジ | |
GB2168857A (en) | Method and structure for interconnecting high frequency components | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP4714814B2 (ja) | 電子デバイスパッケージ組立体 | |
US6424541B1 (en) | Electronic device attachment methods and apparatus for forming an assembly | |
CN112449479A (zh) | 同轴射频电路板及其制作方法 | |
US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
US6643418B2 (en) | Electric or opto-electric component with a packaging of plastic and a method for varying the impedance of a terminal lead of the component by attaching a dielectric plate to at least one terminal lead | |
KR20010060271A (ko) | 다층 배선 기판 및 그것을 이용한 반도체 장치 | |
JP4249601B2 (ja) | 配線基板 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
JPH10178306A (ja) | 高周波用半導体装置 | |
JPH05166965A (ja) | パッケージ構造体 | |
US6699734B2 (en) | Method and apparatus for coupling a semiconductor die to die terminals | |
JPH0281459A (ja) | Icパッケージ |