JPH0258356A - 電子部品塔載装置 - Google Patents

電子部品塔載装置

Info

Publication number
JPH0258356A
JPH0258356A JP20973588A JP20973588A JPH0258356A JP H0258356 A JPH0258356 A JP H0258356A JP 20973588 A JP20973588 A JP 20973588A JP 20973588 A JP20973588 A JP 20973588A JP H0258356 A JPH0258356 A JP H0258356A
Authority
JP
Japan
Prior art keywords
electronic component
circuit
lead
base material
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20973588A
Other languages
English (en)
Other versions
JP2691352B2 (ja
Inventor
Mitsuhiro Kondo
近藤 光広
Atsushi Hiroi
廣井 厚
Katsumi Kosaka
克己 匂坂
Takeshi Takeyama
武山 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63209735A priority Critical patent/JP2691352B2/ja
Publication of JPH0258356A publication Critical patent/JPH0258356A/ja
Application granted granted Critical
Publication of JP2691352B2 publication Critical patent/JP2691352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子部品tf1!装置に関し、特に電子部品
と、この電子部品が搭載される回路基板と、この電子部
品を外部に電気的に接続するリードとを有する電子部品
搭載装置に関するものである。
(従来の技術) 従来より種々の形式の電子部品搭載用基板を用いた装置
が開発され提案されてきている。
例えば、互いに電気的に独立した複数のリードを基材か
ら突出させるとともに、この基材上に搭載した電子部品
の接続部と各リードとを電気的に接続したDIP形式の
基板を例にとっても、その具体化されたものが種々提案
されている。例えば、第5図に示すような特閏昭60−
194553号公報に開示されている技術は、 「金属製のベースリボンのアイランド部(14)にシリ
コン、ポリイミド、アルミナ、エポキシ、ガラスエポキ
シから選ばれた材料の回路基板(6)を接着剤(15)
で接着し、前記回路基板(6)上に回路素子(2)を装
着して樹脂封止(+2)L/たことを特徴とする混成集
積回路装置」 であるが、このような混成集積回路装置を代表とする従
来の電子部品搭載装置の基本構成としては、主として二
つのものがある。第一の基本構成は、電子部品(2)が
搭載される部分(アイランド部(+4))に位置する金
属材(金属製のベースリボン)がリード(7)となるべ
き他の複数の部分とは全く独立したものとされているこ
とである。第二の基本構成は、第一の基本構成と開運す
るが、電子部品(2)が搭載される部分に位置する金属
材と、リード(7)となるべき池の複数の部分とは互い
に独立したものであることから、両者はワイヤーボンデ
ィング(3)シなければならない構成となっていること
である。
基材上に搭載した電子部品(2)の接続部と各リード(
7)とを電気的に接続した形式の従来の基板が以とのよ
うな基本構成を採らなければならない理由は、各リード
(7)は電気的に独立したものとしなければならないの
であり、そのためにはこれら各リード(7)に電子部品
(2)の各端子をそれぞれ別個独立に接続しなければな
らないからである。
(発明が解決しようとする課題) ところが、以上のような基本構成を採ると、特に近年の
各種の電子部品搭載装置において要求されている高密度
実装を行う上で、次のような解決しなければならない課
題が発生するのである。すなわち、 ■電子部品(2)が接続される基板上の導体回路(4)
と各リード(7)とを直接ワイヤーボンディング(3)
シなければならないため、短距離でワイヤーボンディン
グ(3)を行えるようにアイランド部(14)の外周部
に回路基板上のTL極を引き出しておく必要があり、回
路設計との自由度が非常に少なくなる。
■一般に電子部品(2)からの熱は外部に放散させなけ
ればならないものである。ところが、上述した従来の電
子部品搭載H置にあっては、電子部品(2)の直下に位
置する金属材は他の金属部分とはつながっておらず、し
かも基材中に埋設された状態にあるため、金属材という
熱伝導性に優れた材質のものが基板中に折角存在してい
るのに、これを放熱部材として積極的に利用していない
ものである。
■電子部品(2)が搭載されるアイランド部(14)と
外部に接続されるリード(7)とはそれぞれ独立して離
れているため、両者を接続するにはワイヤーボンディン
グ(3)によってしか行えない。そのため、基板全体を
樹脂封止(12)することが必要である。
■電子部品(2)が搭載される基板の配線は、通常プリ
ント配線板と同様なエツチング等により形成されるため
、その配線密度を高集積化された電子部品に近ずけるに
は限界がある。すなわち、接続端子数の多い高集積化さ
れた電子部品(2)は、従来の電子部品搭載用基板には
装着できない。
本発明は以上のような従来技術の課題を解決すべくなさ
れたもので、その目的とするところは、回路設計がし易
く、電子部品搭載用基板の導体回路と各リードとの接続
部の樹脂封止を必ずしも行う必要がなく、かつ接続信頼
性に優れ、簡単に放熱構造を項ることができ、しかも電
子部品の高密度実装を可能にした電子部品搭載装置を提
供することにある。
(課題を解決するための手段) 以上の課題を解決するために本発明が採った手段は、実
施例に対応する第1図〜第4図を参りして説明すると、 「インナーリード(5)が挿入され、複数の導体回路(
4)を有する多層プリント配線板(9)に電子部品(2
)を実装して構成される電子部品搭載装置であって、 前記多層プリント配線板(9〉には、前記導体@路(4
)の一部を外部へ露出させる段付開口(17)が形成さ
れ、この段付開口(17)内の前記導体回路(4)と前
記電子部品(2)とが電気的に接続されているとともに
、 前記導体回路(4)の一部と前記インナーリード(5)
とがスルーホール(8)を介して接続されていることを
特徴とする電子部品搭載装置。Jである。
以上の本発明が採った手段を、図面に示した具体例に従
って詳細に説明すると、次の通りである。
まず、この電子部品搭載装置は、多層プリント配線板(
9)に搭載する各電子部品(2)を、その基材(6)か
ら外部へ突出する各リード(7)によって他の大型基板
等に電気的接続する形式のものである。
その各リード(7)の一部分であるインナーリード(5
)は、基材(6)内に埋設された状態に構成している。
つまり、この電子部品搭載装置にあっては、リード(7
)を構成する金属材の少なくともインナーリード(5)
部の片面に樹脂、セラミック等の材料からなる基材(6
)を一体的に設ける。この基材は多層プリント配線板で
あり、導体回路(4)の−部が外部に露出した段付開口
(17)が形成されている。さらに、前記導体回路(4
)とインナーリード(5)とはスルーホール(8)によ
って電気的に接続されている。電子部品(2) t1前
記段fす開口(17)に装着され、必要に応じた封止が
行われている。
基材(6)としては上記のように種々の材料のものを採
用できるものである。すなわち、この基材(6)の材料
としては、シリコン、ポリイミド、アルミナ、エポキシ
、ガラスエポキシ等の各種樹脂は勿論のこと、セラミッ
クでもよいものであり、要するに絶縁性を有してインナ
ーリード(5)上に確実に密着し得るものであれば何で
もよい。
同様に、リード(7)を構成する金属材料としても種々
なものを適用できる。つまり、必要な導電性を有した金
属であれば何でもよく、銅や鉄は勿論のこと、所渭42
アロイ等でも十分である。また、これら金属材としては
、そのリード(7)部分を折り曲げて使用したり、ある
いは放熱材として使用することがあるから、これらに適
した材料を選択することが好ましい。その1位味ではこ
の金属材としては、銅を主材として構成したものが音も
適している。
又、多層プリント配線板(9)の段付開口(17)の構
成としては、第111に示すように少なくとも2層の導
体回路の一部が外部へ露出するように形成される。また
、段付開口(17)は片面だけでもよいし第4図に示す
ように両面に形成してもかまわない。
電子部品(2)の封止形態としては、本発明の電子部品
搭載装置においては必ずしもトランスファーモールドす
る必要がない0例えば、第1図に示すようなボッティン
グによる樹脂封止、あるいは、第4図に示すような金属
製キャップによるキャップ封止等が挙げられる。また、
封止ずみの電子部品を本発明の電子部品搭載用多層プリ
ント配線板(9)に実装して電子部品搭載装置としても
よい。
また、当然のことながら、第3図に示すようにトランス
ファーモールドによる封止形態をとることも可能である
(発明の作用) 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
■電子部品(2)が接続される基材(6)上の導体回路
(4)と各リード(7)とを必ずしもワイヤーボンディ
ングする必要がない。基材(6)上あるいは基材(6)
内に位置する導体回路(4)とは、各スルーホール(8
)によって接続されているからである。このため、電子
部品(2)を実装した後の基材(6)全体を必ずしも樹
脂封止する必要はない。この電子部品搭載装置にあって
は、従来のように、短距離でワイヤーボンディングを行
うべく回路端部に導体回路(4)を引き出しておく必要
はなく、回路設計上の自由度が非常に高くなっている。
■従来のH室全体を樹脂封止したものと異なり、この電
子部品搭載装置にあっては、電子部品(2)からの熱は
外部に容易に放散される。インナーリード(5)が基材
(6)中に埋設された状態にあり、しかもこれと−法的
なリード(7)が基材(6)外部に突出しているため、
金属材という熱伝導性に優れた材質のものを放熱部材と
して積極的に利用できているのである。
■各導体回′#1(4)と各リード(7)とは、各スル
ーホール(8)を介して接続されているため、従来のワ
イヤーボンディングと比べ、その電気的接続信頼性は非
常に高くなっている。
■電子部品(2)が装着される導体回路(4)の配線密
度は、少なくとも2層の段付川口(+7)より外部へ露
出しているため、少なくとも2倍になる。
よって、高集積化された接続端子数の多い電子部品(2
)を装着することが可能になる。
(実施例) 次に、本発明を図面に示した各実施例に従って詳細に説
明する。
実」1例」− 第1図に本発明の第1実施例が示しである。基材(6)
上に形成された導体回路(4)は多層構造であり、第1
N及び第2Nの導体回路は階段状に外部へ露出しており
、電子部品(2)を搭載後、電子部品(2)と導体回路
(4)は金属!l線(3)により接続しである。そして
、ボッティング樹脂(1)により電子部品(2)を封止
した。また、基材(6)内にはインナーリード(5)が
埋設してあり、そのインナーリード(5)と、所定の層
の導体回路(4)とは、スルーホール(8)によって電
気的に接続しである。
インナーリード(5)と−法的なリード(7)は基材(
6)の外部へ突出しているものである。
なお、この第1実施例の電子部品搭載装置にあっては、
基材(6)をガラスエポキシ材によって形成し、リード
(7)は銅系材料によって形成している。   実コ赳
」(2゜ 第2図には本発明の第2実施例が示しである。
この実施例にあっては、基材(6)内部に所定のリード
(7)と−法的な内部金属層(11)を埋設してあり、
電子部品(2〉が搭載される部分の基材(6)に内部金
属層(11)中に達するような凹部を形成し、その凹部
に電子部品(2)を搭載後、階段状に外部に露出した第
1Fg及び第2Nの導体回″#1(4)に金属細線(3
)により接続しである。このような構造をとることによ
って電子部品(2)が発する熱を内部金属層(11)か
ら一体の所定のリード(7)を通して極めて有効に外部
へ放散することができる。
なお、電子部品(2)の封止は、基板上にダム枠(10
)を載置後ボッティング樹脂(+)にておこなった。
裏l目1江 第3図には本発明の第3実施例が示しである。
この実施例にあっては、電子部品(2)と金属細線(3
)により接続される階段状に外部へ露出した第1N及び
第2Nの導体回路(4)以外に、基材(6)内部の第3
層にグランド!(16)が形成しである。このグランド
!(+6)により、各層の導体回路(4)だけでなく、
基材(6)内に埋設されたインナーリーF(5)をもイ
ンピーダンスコントロール可能な構造としている。また
、電子部品(2)は多層プリント配線板(9)全体をト
ランスファーモールドすることにより封止した。
実」L医」。
第4図には本発明の第4実施例が示しである。
この実施例にあっては、基材(6)内に金属!(I+)
が埋設してあり、その上部の第1N及び第2Nの導体回
路(4)、そして内部金属層(11)下部の第3層及び
第4Nの導体回路(4)は、各々階段状に外部に露出し
ており、ざらに最外層である第1層及び第4Nの導体回
路表面には、電子部品をH着ずるに必要な部分が中抜き
された基材(6)が形成されている。そして、第4図に
示すように、アルミニウム製の金属キャップ(13)に
よりキャップ(I3)内部が封止樹脂(1)にて完全充
填される構造にて電子部品(2)を封止した。例えば、
本実施例のような構造をとることにより、片面に電子部
品(2)を装着後平坦な金属キャップ(13)にて封止
することにより、もう片面への電子部品(2)の装着を
何ら支障なく行うことができ、基板両面に電子部品(2
)を装着した極めて高密度な電子部品搭載装置を得るこ
とができる。
(発明の効果) −L述のように、本発明の電子部品搭載装置は、従来の
ものと比べ、回路設計がし易く、電子部品搭載用多層プ
リント配線板の導体回路と各リードとの接続部の樹脂封
止を必ずしも行う必要がなく、かつ接続信頼性に優れ、
簡単に放熱構造をとることができ、しかも電子部品の高
密度実装を可能にする電子部品搭載装置として極めて有
用なものである。
【図面の簡単な説明】
第1図〜第4図は、本発明に係る電子部品搭載vi置の
それぞれの実施例を示す部分断面図、第5図は従来の電
子部品搭載装置の部分断面図である。 符  号  の  説  明 l・・・封止樹脂、2・・・電子部品、3・・・金属細
線、4・・・導体回路、5・・・インナーリード、6・
・・基材、7・・・リード、8・・・スルーホール、9
・・・多層プリント配線板、IO・・・ダム枠、11・
・・内部金属層、12・・・トランスファーモールド樹
脂、13・・・金属製キャップ、14・・・アイランド
部、15・・・接着剤、16・・・グランド層、17・
・・段付開口。

Claims (1)

  1. 【特許請求の範囲】 インナーリードが挿入され、複数の導体回路を有する多
    層プリント配線板に電子部品を実装して構成される電子
    部品搭載装置であって、前記多層プリント配線板には、
    前記導体回路の一部を外部へ露出させる段付開口が形成
    され、この段付開口内の前記導体回路と前記電子部品と
    が電気的に接続されているとともに、 前記導体回路の一部と前記インナーリードとがスルーホ
    ールを介して接続されていることを特徴とする電子部品
    搭載装置。
JP63209735A 1988-08-24 1988-08-24 電子部品塔載装置 Expired - Lifetime JP2691352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63209735A JP2691352B2 (ja) 1988-08-24 1988-08-24 電子部品塔載装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63209735A JP2691352B2 (ja) 1988-08-24 1988-08-24 電子部品塔載装置

Publications (2)

Publication Number Publication Date
JPH0258356A true JPH0258356A (ja) 1990-02-27
JP2691352B2 JP2691352B2 (ja) 1997-12-17

Family

ID=16577772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63209735A Expired - Lifetime JP2691352B2 (ja) 1988-08-24 1988-08-24 電子部品塔載装置

Country Status (1)

Country Link
JP (1) JP2691352B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372585A (ja) * 1989-05-29 1991-03-27 Tomoegawa Paper Co Ltd 接着シート及び半導体装置
JPH0525735U (ja) * 1991-09-09 1993-04-02 株式会社村田製作所 混成集積回路装置
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US5646829A (en) * 1994-11-25 1997-07-08 Sharp Kabushiki Kaisha Resin sealing type semiconductor device having fixed inner leads
JP2000124401A (ja) * 1999-11-26 2000-04-28 Seiko Epson Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318802A (ja) * 1987-06-22 1988-12-27 Sumitomo Electric Ind Ltd 集積回路パツケ−ジ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318802A (ja) * 1987-06-22 1988-12-27 Sumitomo Electric Ind Ltd 集積回路パツケ−ジ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372585A (ja) * 1989-05-29 1991-03-27 Tomoegawa Paper Co Ltd 接着シート及び半導体装置
JPH0525735U (ja) * 1991-09-09 1993-04-02 株式会社村田製作所 混成集積回路装置
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US5646829A (en) * 1994-11-25 1997-07-08 Sharp Kabushiki Kaisha Resin sealing type semiconductor device having fixed inner leads
JP2000124401A (ja) * 1999-11-26 2000-04-28 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JP2691352B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
US6153924A (en) Multilayered lead frame for semiconductor package
US4949225A (en) Circuit board for mounting electronic components
US5099395A (en) Circuit board for mounting electronic components
JPH05121644A (ja) 電子回路デバイス
JPH0258356A (ja) 電子部品塔載装置
JP2620611B2 (ja) 電子部品搭載用基板
JP2973646B2 (ja) ベアチップlsiの実装構造
JP2524482B2 (ja) Qfp構造半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2696122B2 (ja) 半導体装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2603101B2 (ja) 電子部品搭載用基板
JPH06216492A (ja) 電子装置
JPH06112361A (ja) 混成集積回路
JP2626809B2 (ja) 電子部品搭載用基板のリードフレーム
JP2947468B2 (ja) 複合電子回路装置
JP2946361B2 (ja) 電子部品搭載用基板
JP2879503B2 (ja) 面実装型電子回路装置
JPH0451488Y2 (ja)
JPH0786497A (ja) インテリジェントパワーモジュール
JPH01293645A (ja) 電子部品搭載用基板
JPH0945839A (ja) 半導体装置用パッケージおよび半導体装置
JP2517360B2 (ja) 電子部品搭載用基板
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
JPH0448793A (ja) 高出力素子複数搭載用配線基板