JPH0786497A - インテリジェントパワーモジュール - Google Patents

インテリジェントパワーモジュール

Info

Publication number
JPH0786497A
JPH0786497A JP5228574A JP22857493A JPH0786497A JP H0786497 A JPH0786497 A JP H0786497A JP 5228574 A JP5228574 A JP 5228574A JP 22857493 A JP22857493 A JP 22857493A JP H0786497 A JPH0786497 A JP H0786497A
Authority
JP
Japan
Prior art keywords
metal film
resin
control unit
ceramic plate
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5228574A
Other languages
English (en)
Inventor
Hideki Takehara
秀樹 竹原
Yoshiaki Takeoka
嘉昭 竹岡
Kazuhiro Ishikawa
和弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5228574A priority Critical patent/JPH0786497A/ja
Publication of JPH0786497A publication Critical patent/JPH0786497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【目的】 小型で大電流対応のインテリジェントパワー
モジュールを提供する。 【構成】 セラミック板４上に搭載したパワーデバイス
チップ７よりなるインバータ部１０と、樹脂基板１４上
に搭載した制御デバイス８よりなる制御部１１とが同一
の金属基板１上に接合され、樹脂外周ケース１７により
包囲された領域がシリコンゲール１８，エポキシ樹脂１
９で埋め込まれた構成とした。大電流容量を必要とする
インバータ部１０にはセラミック板４を用いたので、配
線用の金属膜５を厚膜で形成でき、制御部１１の制御デ
バイス８は微細配線された樹脂基板１４の金属膜１５上
に搭載されるので、小型でしかも大電流容量に対応でき
るインテリジェントパワーモジュールを実現することが
できた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、微細配線可能で大電流
容量対応、小型パッケージで構成されたインテリジェン
トパワーモジュールに関するものである。
【０００２】
【従来の技術】インテリジェントパワーモジュールは、
パワーデバイスチップとその制御部を一体化したものと
して、近年脚光をあびている。
【０００３】以下、従来のインテリジェントパワーモジ
ュールについて、図面を参照しながら説明する。
【０００４】従来のインテリジェントパワーモジュール
の一つに、図２に示すように、一枚の金属板１上に低温
半田２を介して形成した金属膜３を底面に備えたセラミ
ック板４を設け、このセラミック板４上の目的とする箇
所に部分的に金属膜５を形成し、金属膜５上に高温半田
６でパワーデバイスチップ７ａ，７ｂを、また低温半田
２で制御用デバイス８ａ，８ｂをそれぞれ接合し、パワ
ーデバイスチップ７ａ，７ｂの電極と金属膜５とを金属
細線９で配線したものがある。パワーデバイスチップ７
ａ，７ｂの領域をインバータ部１０、制御用デバイス８
ａ，８ｂの領域を制御部１１としている。
【０００５】また、図３に示すように、一枚の金属基板
１上に有機絶縁層１２で絶縁された金属膜５を目的とす
る箇所に部分的に設け、この金属膜５上に、パワーデバ
イスチップ７ａ，７ｂを高温半田６でヒートスプレット
台座１３に接合したものを低温半田２で接合し、パワー
デバイスチップ７ａ，７ｂと金属膜５とを金属細線９で
接続して、インバータ部１０を形成し、またインバータ
部１０と近接した箇所の金属基板１上の有機絶縁層１２
上には、ガラスクロスエポキシ等の樹脂基板１４を金属
膜５と同一面になるように金属膜１５を介して設け、樹
脂基板１４上の目的とする箇所に金属膜１５を部分的に
設けて、制御用デバイス８ａ，８ｂを低温半田２で接合
して制御部１１を形成したものがある。インバータ部１
０では、パワーデバイスチップ７ａ，７ｂの発熱を底部
に設けたヒートスプレット台座１３により下方へ逃がし
ている。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、まず金属板１にセラミック板４を設けた従
来例の場合、前記セラミック板４上に設けた金属膜３，
５の厚みが約３００〜５００μｍと非常に厚く、金属膜
３，５で制御部の回路配線を形成する場合、配線の微細
化が困難であった。そのため、実装密度を高められず、
パッケージの小型化ができなかった。
【０００７】また一方、金属基板１上にガラスクロスエ
ポキシ等の樹脂基板１４を設けた従来例の場合には、樹
脂基板１４の金属膜１５（主に銅，表面のメッキも可）
の厚みが約４０μｍ以下であり、制御部の微細配線が可
能である。しかし、金属板１上に有機絶縁層１２を介し
てパワーデバイスチップで構成されるインバータ部の金
属膜５の厚みを、前記インバータ部で必要とされる電流
容量に耐え得る膜厚まで厚くすることは、製造工程にお
いて銅材をロール状で扱うのがむずかしくなるなどの理
由により、現段階の技術では、１７５μｍ以上の厚みに
形成することは非常に困難である。そのため、小型パッ
ケージは形成できても電流容量を増やすことはむずかし
く、小型で大電流対応型のインテリジェントパワーモジ
ュールを実現困難であった。
【０００８】本発明は、前記従来の課題を解決するもの
で、大電流を扱うパワーデバイスチップを搭載したイン
バータ部のセラミック板の面積は必要最小限とした小型
パッケージのインテリジェントパワーモジュールを提供
することを目的とする。
【０００９】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明のインテリジェントパワーモジュール
は以下のような構成を有している。すなわち、セラミッ
ク板の表裏面に金属膜を備え、表面の金属膜上に複数個
のパワーデバイスチップを搭載して金属細線で配線して
なるインバータ部と、樹脂基板の表裏面に金属膜を備
え、表面の金属膜上に複数個の半導体素子を搭載してな
る制御部とを備え、前記インバータ部と前記制御部とを
含む領域を樹脂で埋め込んだことを特徴とする。
【００１０】また前記インバータ部のセラミック板の表
裏面に設けられた金属膜の厚みが、前記制御部の樹脂基
板の表裏面に設けられた金属膜の厚みよりも大きいこと
を特徴とする。
【００１１】
【作用】前記構成により、大電流容量を必要とするイン
バータ部領域には、セラミック板を用いているので、配
線用の金属膜を厚膜で形成でき、微細配線形成が必要な
制御部領域には、樹脂基板を用いているので、きわめて
薄い金属膜が形成できる。そして、インバータ部領域と
制御部領域とを同一の金属板上に並べて配置することに
より、セラミック板の面積は必要最小限であり、制御部
の制御デバイスは微細配線された樹脂基板の金属膜上に
搭載されるので、小型でしかも大電流容量に対応できる
インテリジェントパワーモジュールを実現することがで
きる。
【００１２】
【実施例】本発明の一実施例について、図面を参照しな
がら説明する。図１は本実施例の断面図である。
【００１３】本実施例のインテリジェントパワーモジュ
ールは、裏面に配線用の銅材よりなる金属膜３を３００
〜５００μｍ厚で形成したセラミック板４が、銅板より
なる金属板１上の目的とする領域に、共晶半田などの低
温半田２で固着され、前記セラミック板４上の目的とす
る領域に部分的に銅材よりなる金属膜５が３００〜５０
０μｍ厚で形成されている。金属膜３，５は微細配線を
目的とせず、大電流対応を目的としているので、厚膜で
形成されている。また、セラミック板４は６００μｍ厚
で形成されている。そして、金属膜５上にパワーデバイ
スチップ７ａ，７ｂが高温半田６で接合されている。パ
ワーデバイスチップ７ａ，７ｂと他の金属膜５とがアル
ミニウムよりなる金属細線９で接続されている。セラミ
ック板４上に搭載されたパワーデバイスチップ７ａ，７
ｂにより、インバータ部１０が形成されている。
【００１４】そして、金属板１上のセラミック板４を設
けた以外の領域に、裏面に配線用の金属膜１５を形成し
たガラスクロスエポキシ樹脂よりなる樹脂基板１４が、
低温半田２を介して設けられ、樹脂基板１４上には目的
とする領域に部分的に金属膜１５が３０〜５０μｍ厚で
形成されている。金属膜１５は微細配線を目的としてい
るので、きわめて薄い膜厚で形成されている。また、樹
脂基板１４は１０００μｍ厚で形成されている。そし
て、金属膜１５上に各種保護機能を持った半導体集積回
路素子および周辺回路素子などの制御用デバイス８ａ，
８ｂが高温半田６で接合されている。制御用デバイス８
ａ，８ｂと他の金属膜１５とが金属細線９で接続されて
いる。樹脂基板１４上に搭載された制御用デバイス８
ａ，８ｂにより、制御部１１が形成されている。また、
インバータ部１０と制御部１１との間はアルミニウムよ
りなる金属細線９で接続されている。
【００１５】すなわち、パワーデバイスチップ７ａ，７
ｂを搭載するインバータ部１０領域を、配線用の金属膜
３，５を厚くできるセラミック板４で形成し、微細配線
を必要とする制御部１１領域を、ガラスクロスエポキシ
樹脂よりなる樹脂基板１４で形成し、これらインバータ
部１０領域と前記制御部１１とを同一の金属板１上に並
べて配置している。
【００１６】そして、銅材による外部接続用端子１６が
インバータ部１０の金属膜５と制御部１１の金属膜１５
とに接続され、金属板１周辺に外囲器として樹脂外周ケ
ース１７が接着され、包囲されている。樹脂外周ケース
１７により囲まれたインバータ部１０と制御部１１の領
域は、まず第１の樹脂としてシリコーンゲル１８で埋め
られ、次に第２の樹脂として液状エポキシ樹脂１９で埋
められ、熱硬化されている。前述のように第１の樹脂と
してシリコーンゲル１８と、第２の樹脂として液状エポ
キシ樹脂１９との二段樹脂で埋め込むことにより、第１
の樹脂としてのシリコーンゲル１８で樹脂封止した際の
応力を緩和し、インバータ部１０と制御部１１とを応力
破壊から保護でき、また絶縁性を保護できる。そして、
第２の樹脂としての液状エポキシ樹脂１９でシリコーン
ゲル１８を固定し、液状エポキシ樹脂１９自体は熱硬化
するので、パッケージを固定できるという効果がある。
【００１７】なお、本実施例では、セラミック板４を形
成している領域は、半分の領域としているが、領域はパ
ワーデバイスチップ７ａ，７ｂの大きさ、数等により調
整することが可能である。また、配線用の銅材よりなる
金属膜３，５はセラミック板４に対してエポキシ系接着
剤により接合されている。そして、金属細線９はアルミ
ニウム線に限定するものではなく、金線でも適用でき
る。
【００１８】また、セラミック板４に接合している金属
膜３，５は、たとえば５００μｍ厚で１００Ａ以上の大
電流にも対応できる。また、制御部１１のガラスクロス
エポキシ樹脂よりなる樹脂基板１４に接合している金属
膜１５は、３５μｍ厚で０.４５ｍｍピッチの微細配線
を形成できるものである。
【００１９】本実施例のインテリジェントパワーモジュ
ールのインバータ部１０領域はセラミック板４を用いて
厚膜の金属膜３，５を形成しているので、１００Ａ以上
の大電流で動作しても対応でき、制御部１１領域は樹脂
基板１４に金属膜１５を微細配線させているので、実装
面積の縮小が図れる。
【００２０】ゆえに本実施例に示す技術により、大電流
に対応した小型のインテリジェントパワーモジュールを
実現できる。
【００２１】
【発明の効果】本発明のインテリジェントパワーモジュ
ールは、パワーデバイスチップを搭載するインバータ部
領域は、配線金属膜を厚くできるセラミック板で形成
し、微細配線を必要とする制御部領域は、ガラスクロス
エポキシ等の樹脂基板で形成し、前記インバータ部領域
と前記制御部領域とを同一の金属板上に並べて配置する
ことにより、大電流を扱うパワーデバイスチップを載置
するセラミック板の面積を必要最小限とした小型パッケ
ージのインテリジェントパワーモジュールを実現でき、
回路形成にセラミックを全面採用した場合と比較して、
パッケージ面積を約２０％低減することができた。
【図面の簡単な説明】
【図１】本発明の一実施例のインテリジェントパワーモ
ジュールの断面図
【図２】従来のインテリジェントパワーモジュールの一
例の断面図
【図３】従来のインテリジェントパワーモジュールの他
の例の断面図
【符号の説明】
１ 金属板 ２ 低温半田 ３ 金属膜 ４ セラミック板 ５ 金属膜 ６ 高温半田 ７ａ，７ｂ パワーデバイスチップ ８ａ，８ｂ 制御用デバイス ９ 金属細線 １０ インバータ部 １１ 制御部 １４ 樹脂基板 １５ 金属膜 １６ 外部接続用端子 １７ 樹脂外周ケース １８ シリコーンゲル １９ 液状エポキシ樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 セラミック板の表裏面に設けられた金属
    膜と、前記セラミック板の表面に設けられた前記金属膜
    上に搭載したパワーデバイスチップと、前記パワーデバ
    イスチップと前記金属膜とを接続した金属線よりなるイ
    ンバータ部と、樹脂基板の表裏面に設けられた金属膜
    と、前記樹脂基板の表面に設けられた前記金属膜上に搭
    載した半導体素子とよりなる制御部と、前記インバータ
    部と前記制御部とが接合された基板と、前記インバータ
    部と前記制御部とを接続した金属線と、前記インバータ
    部の前記セラミック板の表面の金属膜に接合された外部
    接続端子と、前記制御部の前記樹脂基板の表面の金属膜
    に接合された外部接続端子と、前記インバータ部と前記
    制御部が配置された基板周辺を包囲した外囲器と、前記
    外囲器で包囲された前記インバータ部と前記制御部とを
    含む領域を埋め込んだ樹脂とからなることを特徴とする
    インテリジェントパワーモジュール。
  2. 【請求項２】 セラミック板の表裏面に設けられた金属
    膜と、前記セラミック板の表面に設けられた前記金属膜
    上に搭載した複数個のパワーデバイスチップと、前記パ
    ワーデバイスチップと前記金属膜とを接続した金属細線
    とよりなるインバータ部と、樹脂基板の表裏面に設けら
    れた金属膜と、前記樹脂基板の表面に設けられた前記金
    属膜上に搭載した複数個の半導体素子とよりなる制御部
    と、前記インバータ部と前記制御部とが接合された基板
    と、前記インバータ部と前記制御部とを接続した金属細
    線と、前記インバータ部の前記セラミック板の表面の金
    属膜に接合された外部接続端子と、前記制御部の前記樹
    脂基板の表面の金属膜に接合された外部接続端子と、前
    記インバータ部と前記制御部が配置された基板周辺を包
    囲した外囲器と、前記外囲器で包囲された前記インバー
    タ部と前記制御部とを含む領域を埋め込んだ第１の樹脂
    と、前記第１の樹脂上に積層され、前記インバータ部と
    前記制御部とを含む領域を埋め込んだ第２の樹脂とから
    なることを特徴とする請求項１記載のインテリジェント
    パワーモジュール。
  3. 【請求項３】 セラミック板の表裏面に設けられた金属
    膜の厚みが、樹脂基板の表裏面に設けられた金属膜の厚
    みよりも厚いことを特徴とする請求項１または請求項２
    記載のインテリジェントパワーモジュール。
  4. 【請求項４】 第１の樹脂が非熱硬化型のシリコーンゲ
    ルであり、第２の樹脂が熱硬化型のエポキシ樹脂である
    ことを特徴とする請求項２記載のインテリジェントパワ
    ーモジュール。
JP5228574A 1993-09-14 1993-09-14 インテリジェントパワーモジュール Pending JPH0786497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5228574A JPH0786497A (ja) 1993-09-14 1993-09-14 インテリジェントパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5228574A JPH0786497A (ja) 1993-09-14 1993-09-14 インテリジェントパワーモジュール

Publications (1)

Publication Number Publication Date
JPH0786497A true JPH0786497A (ja) 1995-03-31

Family

ID=16878501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5228574A Pending JPH0786497A (ja) 1993-09-14 1993-09-14 インテリジェントパワーモジュール

Country Status (1)

Country Link
JP (1) JPH0786497A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187146A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
JP2008187145A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
CN113594154A (zh) * 2021-06-16 2021-11-02 北京无线电测量研究所 一种射频收发前端封装结构及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187146A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
JP2008187145A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
CN113594154A (zh) * 2021-06-16 2021-11-02 北京无线电测量研究所 一种射频收发前端封装结构及系统
CN113594154B (zh) * 2021-06-16 2023-08-08 北京无线电测量研究所 一种射频收发前端封装结构及系统

Similar Documents

Publication Publication Date Title
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR960004562B1 (ko) 반도체 장치 패키지
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JP2000294723A (ja) 積層型半導体装置およびその製造方法
KR100357803B1 (ko) 다중 칩 패키지 제조 방법
JPH03108744A (ja) 樹脂封止型半導体装置
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JPH0786497A (ja) インテリジェントパワーモジュール
JP2004088022A (ja) 大電力用半導体装置
JP2003224234A (ja) 半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3048707B2 (ja) 混成集積回路
JPH04144162A (ja) 半導体装置
KR900001744B1 (ko) 반도체장치
JPH03191554A (ja) 半導体装置
JPH0945839A (ja) 半導体装置用パッケージおよび半導体装置
KR100381836B1 (ko) 반도체패키지
JP3177934B2 (ja) マルチチップ半導体装置
JPS63250164A (ja) ハイパワ−用混成集積回路基板とその集積回路
JPH0719167Y2 (ja) 半導体装置
KR19980083734A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR20220029345A (ko) 반도체 패키지
JPH0442942Y2 (ja)