KR900001744B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR900001744B1
KR900001744B1 KR1019850002517A KR850002517A KR900001744B1 KR 900001744 B1 KR900001744 B1 KR 900001744B1 KR 1019850002517 A KR1019850002517 A KR 1019850002517A KR 850002517 A KR850002517 A KR 850002517A KR 900001744 B1 KR900001744 B1 KR 900001744B1
Authority
KR
South Korea
Prior art keywords
aluminum
foil
copper
copper foil
electrode
Prior art date
Application number
KR1019850002517A
Other languages
English (en)
Other versions
KR860000714A (ko
Inventor
요시오 다까기
Original Assignee
미쓰비시전기주식회사
카다야마히도하지로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시전기주식회사, 카다야마히도하지로 filed Critical 미쓰비시전기주식회사
Publication of KR860000714A publication Critical patent/KR860000714A/ko
Application granted granted Critical
Publication of KR900001744B1 publication Critical patent/KR900001744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도, 제2도는 종래의 반도체장치를 나타낸 사시도와 평면도.
제3도는 제1, 2도의 요부를 확대하여 나타낸 단면도.
제4도, 제5도는 본 발명의 한실시예에 의한 반도체장치의 사시도 및 평면도.
제6도는 이 실시예 장치의 요부를 확대하여 나타낸 단면도다.
* 도면의 주요부분에 대한 부호의 설명
1 : 알루미늄 방열판 4 : 반도체칩
5 : 외장용기 6B, 6C, 6E : 동박(銅薄)
7 : 경화밀봉수지(외부단자 고정용) 7B, 7E, 18, 19 : 알루미늄박
9-15 : 외부단자 22 : 절연층
30E, 30E : 알루미늄선(본딩와이어) 43 : 스피드업 다이오드칩
본 발명은 전력반도체모쥴등에 사용하는 반도체장치의 개량에 관한 것이다. 근년, 전자기기의 발달은 현저하여, 그의 소형경량화가 급속히 진척되고 있다. 이것들의 바탕을 이루는 것은 반도체장치의 소형화 및 신뢰성의 향상에 의한 것이다.
이중에서도 특히 트랜지스터의 대전류용량화에 따라서 이러한 반도체장치의 중용량의 전력용 반도체장치로의 응용이 활발해지고 있으며, 소형 경량화를 도모한 파워모쥴의 분야로의 적용도 많아지고 있다.
이와 같이 파워모쥴의 특징은 경량화와 낮은 가격인데, 이것을 위하여 장치는 수지의 밀봉형이 된다. 파워모쥴에서는 복수개의 반도체칩을 내포하고 있으며 반도체칩 자체도 대전류 용량화에 따라 커지므로 외형치수는 종래의 수지밀봉형 반도체장치에 비하여 꽤 큰것이 된다. 최근에는 6소자가 들어가는 파워모쥴도 실용화되고 있다.
이같은 사례에서 파워모쥴의 수지밀봉 작업에는 종래의 것과는 다른 구조가 필요하게 된다.
그중에서도 가장 문제가 되는 것은 외형치수가 커짐으로서 용기안에 충전되는 수지의 체적이 커져 반도체칩의 발열에 의한 온도상승으로 밀봉수지의 팽창이나 온도저하시의 수축에 의한 변형이 칩이나 알루미늄선에 가해져서 칩의 과열이나 알루미늄선의 단선원인이 되는 것이다.
이런일을 막기위하여 최근에서는 용기내부의 하층에는 절연재로서의 겔(gal)상 연질수지로 밀봉하고 칩이나 알루미늄선부를 감싸고 상층에는 충전후 경화함으로써 강도가 높아지는 수지로 밀봉하고, 인출된 외부단자의 유지와 모쥴의 기계적 보호를 하는 2중의 수지밀봉구조의 것이 늘어나고 있다. 이런 종류의 종래의 반도체장치를 제1도에 보인다.
제2도는 제1도의 수지밀봉전의 평면도이며, 제3도는 제2도의 요부를 확대하여 보인 단면도다. 이들 도면은 파워모쥴에 사용하는 트랜지스터의 경우를 나타내며, 도면에 있어서, 1은 동방열판이며, 상면에 알루미나재료등으로 이루어진 절연기판(2)이 고착되어 있다.
이 절연기판(2)위에는 내부단자로서의 베이스전극(3B), 콜렉터전극(3C), 에미터전극(3E)이 고착되어 있다. 콜렉터전극(3C)위에는 트랜지스터칩(41), 플라이휠다이오드칩(40)이, 그리고 베이스전극(3B)위에는 스피드업 다이오드칩(42)이 각각 고착되어 있다. 또 베이스전극(3B)는 외부단자(14)에, 또한 에미터전극(3E)는 외부단자(15)에 각각 인출되어 있다. 트랜지스터칩(41) 상면의 베이스본딩패드가 베이스전극(3B)의 상면에 알루미늄선(20B)에 의하여 전단(前段) 트랜지스터의 에미터후단 트랜지스터의 베이스의 본딩패드에서 스피드업다이오드칩(42) 상면의 패드와 알루미늄선(20B')에 의하여 플라이휠 다이오드칩(40) 상면의 에미터본딩패드가 대응하는 에미터전극(3E)과 알루미늄선(20E)에 의하여 또 다시 트랜지스터칩(41) 상면의 에미터본딩패드가 대응하는 에미터전극(도면에는 없음)과 알루미늄선(21E)에 의하여 각각 본딩접속되어 있다.
다음에 상기 종래의 장치의 조립방법에 관하여 설명한다. 우선 절연기판(2)의 양면의 소요납땜개소에 메탈타이즈층을 형성한다. 방열판(1)위에 납땜박면(2A)를 통하여 절연기판(2)를 형성하고, 그위에 각각 납땜박편(3A)를 통하여 베이스전극(3B), 콜렉터전극(3C), 에미터전극(3E)를 놓는다. 또 베이스전극(3B)위에 땜납박편(4A)를 통하여 스피드업 다이오드칩(42)을, 그리고 콜렉터(3C)위에 땜납박편(4A)를 통하여 트랜지스터칩(41), 플라이휠 다이오드칩(40)을 각각 배치한다. 이같이 각 부품이 놓인 방열판(1)을 조립설비의 도면에 없는 열판위에 놓고, 가열하여 각 부품을 납땜으로 융착한다.
다음에 트랜지스터칩(41) 상면의 에미터본딩패드와 에미터전극(도면에는 없음)을 알루미늄선(21E)에 의하여 플라이휠 다이오드칩(40) 상면의 에미터본딩패드와 에미터전극(3E)을 알루미늄선(20E)에 의하여, 또한 트랜지스터칩(41) 상면의 베이스본딩패드와 베이스전극(3B)위의 스피드업 다이오드칩(42)의 상면의 패드를 알루미늄선(20B)에 의하여 각각 와이어본드한다.
각 전극(3B)(3C)(3E)의 선단을 위로 굽혀 일으키고, 이것을 각 전극의 외부단자(9-15)에는 납땜등으로 접속한다. 이어서 방열판(1)위에 외장용기(5)를 접착제등으로 접착하고, 외장용기(5) 내부의 하층에는 절연재로서의 겔화상밀봉수지로 밀봉하고 외장용기(5)의 상층에는 각 외부단자(9-15) 고정을 위한 경화밀봉수지(7)로 밀봉하여 제품이 완성된다. 그런데 상기 종래의 반도체장치는 방열판(1)위에 땜납박편(2A)를 통하여 절연기판(2)를, 다시 그위에 각각 땜납박편(3A)를 통하여 베이스전극(3B), 콜렉터전극(3C), 에미터전극(3E)를 올려놓지않으면 안되고, 또 각 트랜지스터 Tr1, Tr2, Tr3의 콜렉터전극(3C)의 선단을 외부단자(9)에 동전극(16)을 통하여 납땜접속을 하지 않으면 안되고, 그리고 각 트랜지스터 Tr4, Tr5, Tr6의 에미터전극(3C)의 선단을 동전극(17)을 통하여 외부단자(10)에 납땜접속하지 않으면 안되며, 트랜지스터 Tr1의 에미터전극(3E)와 트랜지스터 Tr4의 콜렉터전극(3C)을 외부단자(11)에, 그리고 트랜지스터 Tr2의 에미터전극(3E)와 트랜지스터 Tr5의 콜렉터전극(3C)을 외부단자(12)에, 트랜지스터 Tr5의 에미터전극(3E)와 트랜지스터 Tr6의 콜렉터전극(3C)을 외부단자(13)에 각각 입체적으로 납땜접속하고 트랜지스터 Tr1∼Tr6의 베이스전극(3B)와 에미터전극(3E)는 외부단자(14)(15)에 각각 납땜을 하지 않으면 안되고, 납땜질에 매우 많은 조립공정을 필요로 하며, 외부단자(9-15)의 위치결점이 매우 곤란하며, 위치결정을 위하여 외부단자(9-15)의 위치수정에 많은 작업시간이 걸리는 등 결점이 있었다.
본 발명은 상기와 같은 종래의 것의 결점을 해소하기 위하여 발명된 것이며, 알루미늄 방열판위의 전면에 절연층을 직접 소결(燒結)등으로 형성하며, 그 위에 전면에 동박 및 알루미늄박을 형성한 뒤 패터닝 및 에칭에 의하여 소망부분에만, 동박 및 알루미늄박을 남기고, 이들 위에 반도체칩 및 그 외부 전극단자를 직접 놓고 직접 본딩을 행하므로써 내부전극단자를 없애고 납땜개소를 대폭 감소시킬수가 있는 반도체장치를 제공하는 것을 목적으로 하고 있다.
아래에, 본 발명의 실시예를 도면에 의하여 설명한다. 제4-제6도는 본 발명의 한 실시예에 의한 반도체 장치를 보인것이며, 제4도(a)(b)는 그 파워트랜지스터모쥴의 사시도이며, 제5도(a)-(c)는 제4도의 평면 및 측면도와 일부확대 단면도, 제6도는 제5도(a)의 요부를 확대한 단면도다.
이들 도면에 있어서 제1도-제3도와 동일부호는 동일 또는 상당부분을 표시하며, 제6도에 있어서, 22는 경량의 알루미늄 방열판(1)위의 전면에 형성된 절연층, 6c는 절연층(22)위에 형성된 동박, 4는 이 동박(6c)위에 땜납(3A)로 고착된 동 또는 몰리브덴판(8)등에 납땜(4A)한 반도체칩, 6B, 6E는 각각 절연층(22)위에 형성된 동박, 7B, 7E는 각 동박(6B)(6E)위에 형성된 알루미늄박이다.
한편 제5도(a)-(c)에 있어서 절연층(22)위에 동박(6B)(6E)가 형성되고 동박(6B)위에 베이스전극(14), 스피드업다이오드칩(43)이 고착되고 또 알루미늄박(7B)가 형성되어 있으며, 한편 동박(6E)위에 에미터전극(15)가 고착되고 또 알루미늄박(7E)가 형성되어 있다. 칩(4)의 에미터전극은 동박위에 형성된 알루미늄박(19)의 배선에 의하여 외부단자(10)에 접속되어 있다.
다음에 상기 반도체장치의 조립방법에 관하여 설명한다.
제4, 5, 6도에 표시한 바와 같이 알루미늄 방열판(1)상의 편면전면에 절연층(22)를 직접 소결로 형성하고, 그 위 전면에 동박을, 또한 그 동박상 전면에 알루미늄박 레지스트코트하고, 이들 동박 및 알루미늄박을 패터닝한 뒤, 에칭액에 의한 에칭에 의하여 선택적으로 불필요부분을 제거하는 것이다.
즉, 칩(4)(43) 및 그 단자(14)(15)의 납땜할 부분에는 동박(6B)(6C)(6E)을 남기고 알루미늄박을 제거하며 또 나머지의 단자(9-13)의 납땜부분과 알루미늄박(18)(10)의 배선부분도 동박을 남기고 알루미늄박을 제거한다(제5도(b)의 굵은 해칭부분).
그리고, 알루미늄본딩을 할 부분인 알루미늄박(7E)(7E)과, 배선부분의 알루미늄박(18)(19)는 동박 및 알루미늄박의 겹층을 그대로 둔다(제5도(b)의 가는 해칭부분).
이같이 하여 형성된 동박위에 납땜할 곳에 금속 마스크등에 의하여 크림모양의 납땜(3A)를 납땜 인쇄한다.
이어서 가령 동박(6C)위에, 동 또는 모리브렌판(8)등을 납땜한 칩(4)를 놓고, 한편 다은 동박위에 단자(9-15)를 올려놓고 리폴로로(reflow 爐)나 가열철판상에서 땜납(3A)의 융점이상으로 가열하고, 칩(4)을 동박(6c)에, 그리고 (9-15)를 다른 동박에 각각 납땜한다. 그뒤 칩(4)의 베이스 및 에미터의 각 본딩패드와, 대응하는 베이스전극(14), 에미터전극(15)의 선단의 알루미늄박(7B)(7E)와를 각각 알루미늄선(30B)(30E)로 본딩접속한다.
다음에 각단자(9-15)를 납땜한 밑뿌리에서 일으켜 세운다(제4도(b) 참조).
다음에 알루미늄 방열판(1)위에 외장용기(5)를 접착제등으로 접착하고, 외장용기(5) 내부의 하층에는 절연재로서의 겔상밀봉수지로 밀봉하고, 외장용기(5)의 상층에는 각 외부단자(9-15)를 고정하기 위한 경화밀봉수지(7)로 밀봉하여 제품이 완성된다.
이같이 본 실시예의 반도체장치에서는 알루미늄 방열판(1)위의 전면에 형성된 절연층(22)위의 소요부분에만 동박을 남기고, 그 일부의 동박위에 직접 외부단자(9-15)를 납땜하고 있으므로, 종래처럼 내부의 단자와 외부단자를 납땜할 필요는 없다.
또 알루미늄 방열판(1)위의 전면에 절연층(22)를 형성하였으므로, 트랜지스터 Tr1∼Tr6을 절연하기 위하여 개별로 절연기판(2)을 방열판(1)위에 납땜할 필요는 없다. 또 외부단자(9)(10)은 이것을 절연층(22)위의 일부의 동박위에 설치하고, 각각 콜렉터전극, 에미터전극과 알루미늄박(18)(19)의 배선에 의하여 직접 평면 배선하고 있으므로, 종래와 같이 입체배선이 되지 않고 납땜개소가 감소하고 있으며, 이것은 외부단자(11-13)에 관하여도 마찬가지다.
또 외부단자(9-15)의 위치결정도 쉬운등 대폭으로 작업시간을 단축할 수가 있는등 잇점이 있다.
이상과 같이 본 발명에 따르면 알루미늄 방열판위의 전면에 절연층을 형성하고, 그위의 전면에 동박 및 알루미늄박을 형성한 뒤 배터닝 및 에칭에 의하여 소망부분에만, 동박, 알루미늄박을 남기고, 이들 위에 반도체칩, 그 외부전극단자를 놓고, 혹은 본딩을 하므로써, 내부전극단자를 없애고 알루미늄 방열판위에 직접 외부전극단자를 설치하며, 이것을 평면배선할 수 있게 하였으므로 대폭적으로 납땜개소를 줄이고 작업시간을 단축하는 효과가 있다.

Claims (1)

  1. 알루미늄 방열판위의 편면(片面)전체에 형성된 절연층과, 그 절연층위의 전면에 동박을 형성하여 그 동박위의 전면에 알루미늄박을 형성한 뒤 반도체칩 또는 그 칩의 각 전극의 외부단자를 고착하는 부분을 형성하는 동박, 알루미늄본딩을 하는 부분을 형성하는 알루미늄박 및 평면배선을 위한 알루미늄박이 남도록 패터닝 및 에칭에 의하여 상기 동박, 알루미늄박의 불필요부분을 제거하여 형성된 복수개의 동박 및 복수개의 알루미늄박과, 상기 일부의 동박위에 고착된 반도체칩과, 상기 다른 일부의 동박위에 고착된 상기칩의 각 전극의 외부단자와, 상기 반도체칩과 상기 알루미늄박을 접속하는 본딩와이어와, 상기 알루미늄 방열판위의 주연부에 그 내부하층에 절연재로서의 수지를, 그리고 그 상층에 상기 외부단자 고정을 위한 수지를 밀봉하여 장착된 절연재로 이루어진 외장용기를 갖춘것을 특징으로 하는 반도체장치.
KR1019850002517A 1984-06-19 1985-04-15 반도체장치 KR900001744B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP127879 1984-06-19
JP59127879A JPS615560A (ja) 1984-06-19 1984-06-19 半導体装置
JP59-127879 1984-06-19

Publications (2)

Publication Number Publication Date
KR860000714A KR860000714A (ko) 1986-01-30
KR900001744B1 true KR900001744B1 (ko) 1990-03-19

Family

ID=14970896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002517A KR900001744B1 (ko) 1984-06-19 1985-04-15 반도체장치

Country Status (2)

Country Link
JP (1) JPS615560A (ko)
KR (1) KR900001744B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate

Also Published As

Publication number Publication date
JPS615560A (ja) 1986-01-11
KR860000714A (ko) 1986-01-30

Similar Documents

Publication Publication Date Title
JP3057477B2 (ja) 電子パッケージ及びその製造方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3209320B2 (ja) マルチチップモジュールパッケージ
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
EP0729183A2 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
KR100606295B1 (ko) 회로 모듈
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
KR900001744B1 (ko) 반도체장치
JPS60157243A (ja) 半導体装置
JP2000156460A (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH08172144A (ja) 半導体装置及びその製造方法
JPH08148647A (ja) 半導体装置
KR970069482A (ko) 반도체 장치 및 그의 제조방법과 그의 실장방법
KR102552424B1 (ko) 반도체 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2841825B2 (ja) 混成集積回路
JPH07183425A (ja) 半導体装置とその製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH0786497A (ja) インテリジェントパワーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee