KR19980025890A - 리드 프레임을 이용한 멀티 칩 패키지 - Google Patents

리드 프레임을 이용한 멀티 칩 패키지 Download PDF

Info

Publication number
KR19980025890A
KR19980025890A KR1019960044183A KR19960044183A KR19980025890A KR 19980025890 A KR19980025890 A KR 19980025890A KR 1019960044183 A KR1019960044183 A KR 1019960044183A KR 19960044183 A KR19960044183 A KR 19960044183A KR 19980025890 A KR19980025890 A KR 19980025890A
Authority
KR
South Korea
Prior art keywords
semiconductor
lead frame
chip
substrate
package
Prior art date
Application number
KR1019960044183A
Other languages
English (en)
Other versions
KR100207902B1 (ko
Inventor
윤진현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960044183A priority Critical patent/KR100207902B1/ko
Publication of KR19980025890A publication Critical patent/KR19980025890A/ko
Application granted granted Critical
Publication of KR100207902B1 publication Critical patent/KR100207902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

본 발명은 리드 프레임을 이용한 멀티 칩 패키지에 관한 것으로서, 통상적인 패키지의 경우 리드 프레임에 탑재되어 패키지를 이루는 반도체가 한 층에 불과하여 복수개의 반도체 칩을 하나의 패키지에 탑재하는데 한계가 있었던 문제점을 해결하기 위한 것이다.
즉, 하나의 기판 또는 반도체 칩을 패드를 갖춘 리드 프레임의 하부에 에폭시 수지와 같은 접착 수단을 사용하여 탑재하고, 크기가 작은 복수개의 반도체 칩을 리드 프레임 패드의 상부에 수평으로 배치하여 각각 탑재하며, 금속 세선으로 기판, 반도체 칩, 리드 프레임을 각각 전기적 연결하는 구조를 이룸으로써, 반도체 칩의 점유 면적에 비하여 패키지의 크기를 소형화할 수 있고, 별도의 기판을 이용할 수 있어서 원가 절감의 효과를 거둘 수 있는 멀티 칩 패키지이다.

Description

리드 프레임을 이용한 멀티 칩 패키지
본 발명은 리드 프레임을 이용한 멀티 칩 패키지에 관한 것으로서, 보다 구체적으로는 통상적인 리드 프레임을 이용하여 리드 프레임의 상하부에 각각 기판과 복수개의 반도체 칩, 또는 각각 반도체 칩을 탑재함으로써 제조 원가의 절감 및 패키지의 소형화를 구현할 수 있는 멀티 칩 패키지에 관한 것이다.
반도체 칩을 외부의 전자 장치와 전기·전자적으로 연결하기 위한 수단으로서의 통상적인 구조는, 리드 프레임 상에 반도체 칩을 탑재한 후, 반도체 칩의 칩 전극 패드와 리드 프레임의 내부 리드를 금속 세선에 의하여 연결하고, 그 부분을 외부 환경으로부터 보호하기 위하여 봉지하며, 외부 리드를 절단·절곡함으로써 패키지를 형성하고, 외부 리드를 외부 장치에 실장하는 구조이다.
이러한 통상적인 구조에서 반도체 칩을 리드 프레임 상에 탑재하는 방법은 리드 프레임 패드를 이용하는 방법, 반도체 칩의 상부면까지 연장되어 형성된 리드 프레임의 내부 리드 하부면에 탑재하는 방법, 반도체 칩의 하부면에 연장되어 형성된 내부 리드 상부면에 탑재하는 방법 등이 있다. 이 중에서 특히 두 번째의 경우를 리드 온 칩(Lead On Chip; LOC), 세 번째의 경우를 칩 온 리드(Chip On Lead; COL) 구조라 한다.
이하, 상기 구조 중에서 한가지 예를 도면을 참조하여 설명하겠다.
도 1은 종래 기술에 따른 반도체 패키지의 실시예를 나타내는 단면도이다.
도 1을 참조하면, 상기 구조 중에서 두 번째에 해당하는 리드 온 칩(LOC) 구조로서, 칩 전극 패드(11)가 형성되어 있는 반도체 칩(10)의 상부면에 리드 프레임(20)의 내부 리드가 올라와 있다. 반도체 칩(10)과 리드 프레임(20) 간의 기계적인 접착은 절연성 양면 접착 테이프(40)와 같은 수단으로서 이루어지며, 반도체 칩(10)과 리드 프레임(20) 간의 전기적 접속은 금속 세선(30)을 통하여 이루어진다.
그런데 이와 같은 리드 온 칩(LOC) 구조의 반도체 패키지를 포함하여 종래의 반도체 패키지는 리드 프레임에 탑재되는 반도체 칩이 한 층에 불과하다. 그러므로 복수개의 반도체 칩을 하나의 패키지에 탑재할 경우, 반도체 칩의 수에 비례하여 패키지의 크기가 증가하기 때문에 패키지의 구현에 한계가 있다.
따라서 본 발명의 목적은, 리드 프레임을 이용하여 복수개의 반도체 칩을 리드 프레임의 상하부면에 동시에 탑재함으로써 반도체 칩의 점유 면적에 비하여 패키지의 크기를 소형화할 수 있을 뿐만 아니라, 별도의 기판을 이용할 수 있어서 원가 절감의 효과를 거둘 수 있는 멀티 칩 패키지를 제공하는 것이다.
도 1은 종래 기술에 따른 반도체 패키지의 실시예를 나타내는 단면도.
도 2는 본 발명에 따른 멀티 칩 패키지의 실시예를 나타내는 단면도.
도 3 내지 도 8은 도 2에 도시된 본 발명에 따른 멀티 칩 패키지가 제조되는 과정의 실시예를 나타내는 평면도 및 그 단면도.
도면의 주요 부분에 대한 부호의 설명
10, 10a, 10b : 반도체 칩11 : 칩 전극 패드
20, 60 : 리드 프레임61 : 리드 프레임 패드
62 : 관통 구멍63 : 리드
30, 31, 32, 33 : 금속 세선40, 41 : 접착 수단
50 : 기판51 : 기판 패드
상기 목적을 달성하기 위하여, 본 발명은 복수개의 전극 패드가 형성된 제1 반도체 소자; 상기 제1 반도체 소자보다 그 크기가 작고, 상기 제1 반도체 소자의 상부에 수평으로 배치되어 탑재되며, 각각 전극 패드가 형성된 복수개의 제2 반도체 소자; 상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 사이에 개재되며, 상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 외부 장치와의 전기적 접속 경로인 복수개의 연배열된 리드와, 상기 복수개의 제2 반도체 소자를 상기 제1 반도체 소자 상부에 탑재하기 위한 복수개의 리드 프레임 패드를 포함하는 리드 프레임; 상기 복수개의 제2 반도체 소자가 상기 제1 반도체 소자 상부에 탑재하기 위한 접착 수단; 상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 상기 복수개의 리드를 각각 전기적으로 접속하기 위한 금속 세선; 상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 상기 금속 세선을 외부 환경으로부터 보호하기 위한 봉지 수단;을 포함하는 멀티 칩 패키지를 제공한다.
이하 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 멀티 칩 패키지의 실시예를 나타내는 단면도이다.
도 2를 참조하면, 본 실시예의 구조는 리드 프레임(60)을 사이에 두고 그 상하부로 각각 제1 반도체 소자(50) 및 복수개의 제2 반도체 소자(10a, 10b)가 탑재되는 구조이다. 제1 반도체 소자(50)는 반도체 칩, 회로가 배선된 실리콘 기판, 회로가 배선된 유리 기판, 또는 인쇄 회로 기판(PCB) 중의 어느 하나이며, 이하의 설명에서는 편의상 '기판'이라고 하기로 한다. 또한 복수개의 제2 반도체 소자(10a, 10b)는 기판(50)보다 그 크기가 작은 반도체 칩으로서, 기판(50)의 상부면에 수평으로 배치되어 탑재된다. 이하에서는 제2 반도체 소자(10a, 10b)를 단지 '반도체 칩'이라 부르기로 한다. 복수개의 반도체 칩(10a, 10b)은 서로 기능이 같을 수도 있으나, 대부분의 경우는 그 기능이 서로 다르다. 따라서 도면 부호를 달리 해 구별하였다.
기판(50)과 반도체 칩(10a, 10b)에는 각각 복수개의 전극 패드(51, 11)가 형성되어 있다. 그리고 리드 프레임(60)은 기판(50)과 복수개의 반도체 칩(10a, 10b) 사이에 개재되며, 기판(50)과 복수개의 반도체 칩(10a, 10b) 및 외부 장치(도시되지 않음)와의 전기적 접속 경로인 복수개의 연배열된 리드(63)와, 복수개의 반도체 칩(10a, 10b)을 기판(50) 상부에 탑재하기 위한 복수개의 리드 프레임 패드(61)를 포함한다. 리드 프레임 패드(61)는 기판(50)과 복수개의 반도체 칩(10a, 10b) 사이에 개재되며, 접착 수단(41)에 의하여 기판(50) 및 반도체 칩(10a, 10b)과 결합된다. 리드 프레임 패드(61)에는 접착력 강화를 위하여 관통 구멍(62)이 형성될 수 있으며, 접착 수단(41)은 에폭시 수지(Epoxy Resin)와 같은 것을 사용한다.
기판(50)과 복수개의 반도체 칩(10a, 10b)은 리드 프레임(60)의 리드(63)에 각각 전기적으로 접속되고, 기판(50)과 반도체 칩(10a, 10b) 간에도 전기적으로 접속된다. 접속 수단(31, 32, 33)은 통상적인 금속 세선이다. 도면에서는 반도체 칩(10a, 10b)과 리드(63) 간에 연결된 금속 세선은 도면 부호 31번, 기판(50)과 리드(63) 간에 연결된 금속 세선은 도면 부호 33번, 기판(50)과 반도체 칩(10a, 10b) 간에 연결된 금속 세선은 도면 부호 32번으로 구분하였다.
전기적 접속이 완료된 후, 기판(50)과 반도체 칩(10a, 10b) 및 금속 세선(31, 32, 33) 등을 외부 환경으로부터 보호하기 위하여 봉지 영역이 형성되는데 이는 도시되지 않았다.
도 3 내지 도 8은 도 2에 도시된 본 발명에 따른 멀티 칩 패키지가 제조되는 과정의 실시예를 나타내는 평면도 및 그 단면도이다.
이하에서는 도 3 내지 도 8을 참조하여 본 발명에 따른 멀티 칩 패키지의 제조 방법의 한 예를 설명하겠다.
도 3과 도 4는 리드 프레임(60)에 기판(50)이 탑재되는 단계를 나타내는 평면도 및 그 단면도이다. 리드 프레임(60)에 기판(50)을 탑재하는 방법은 두가지로 나눠지는데, 즉 통상적인 패키지에서의 칩 탑재 방법과 유사하게 리드 프레임 상에 기판을 뒤집어서 탑재하는 방법과, 기판(50)을 리드 프레임(60) 하부로 탑재하는 방법이 있다. 이 두 경우와는 달리, 기판과 반도체 칩을 동시에 리드 프레임에 탑재시킬 수도 있다. 본 실시예에서는 기판(50)을 리드 프레임(60) 하부로 탑재하는 방법을 예로 들겠다.
도면에 도시되지는 않았지만, 리드 프레임(60)은 그 상하부가 개방된 이송 장치에 양쪽 끝이 고정되고, 기판(50)은 상하운동이 가능한 소정의 장치에 놓여져 리드 프레임(60) 하부로 이동된다. 그리고 리드 프레임(60)의 상부로 에폭시 수지와 같은 접착 수단(41)이 투여되어, 리드 프레임 패드(61)에 형성된 관통 구멍(62) 내부에 충진됨으로써, 리드 프레임(60)과 기판(50) 간의 접착이 이루어지게 된다.
도 5와 도 6은 반도체 칩(10a, 10b)이 리드 프레임(60)에 탑재되는 단계를 나타내는 평면도 및 그 단면도이다. 전 단계에서 기판(50)이 리드 프레임(60)의 하부에 접착되면, 리드 프레임(60)의 상부로 복수개의 반도체 칩(10a, 10b)이 각각의 리드 프레임 패드(61)에 탑재된다. 이미 전 단계에서 접착 수단(41)이 투여되었기 때문에, 본 단계에서는 별도의 접착 수단의 투여는 필요없다.
도 7과 도 8은 금속 세선(31, 32, 33)을 이용한 전기적 접속이 구현되는 단계를 나타내는 평면도 및 그 단면도이다. 리드 프레임(60)을 사이에 두고 기판(50)과 반도체 칩(10a, 10b)이 탑재되고 나면, 본 단계에서 전기적 접속이 이루어진다. 전기적 접속은 금속 세선(31, 32, 33)을 이용하여 통상적인 패키지에서와 같이 실시할 수 있다. 또한 전기적 접속은 기판(50)과 복수개의 반도체 칩(10a, 10b) 간에, 리드 프레임(60)의 리드(63)와 기판(50) 간에, 리드(63)와 반도체 칩(10a, 10b) 간에 각각 실시된다.
전술했듯이, 전기적 접속이 완료된 후 봉지 공정이 이루어지지만, 이는 본 발명에서는 그리 중요한 단계가 아니므로 설명 및 도면에의 도시를 생략한다. 봉지 공정 후에 리드 프레임에 대한 소정의 가공 절차를 완료하면, 본 발명의 멀티 칩 패키지가 완성되는 것이다.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 리드 프레임을 이용하여 복수개의 반도체 칩을 리드 프레임의 상하부면에 동시에 탑재함으로써 반도체 칩의 점유 면적에 비하여 패키지의 크기를 소형화할 수 있을 뿐만 아니라, 별도의 기판을 이용할 수 있어서 원가 절감의 효과를 거둘 수 있는 이점이 있다.

Claims (5)

  1. 복수개의 전극 패드가 형성된 제1 반도체 소자;
    상기 제1 반도체 소자보다 그 크기가 작고, 상기 제1 반도체 소자의 상부에 수평으로 배치되어 탑재되며, 각각 전극 패드가 형성된 복수개의 제2 반도체 소자;
    상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 사이에 개재되며, 상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 외부 장치와의 전기적 접속 경로인 복수개의 연배열된 리드와, 상기 복수개의 제2 반도체 소자를 상기 제1 반도체 소자 상부에 탑재하기 위한 복수개의 리드 프레임 패드를 포함하는 리드 프레임;
    상기 복수개의 제2 반도체 소자가 상기 제1 반도체 소자 상부에 탑재하기 위한 접착 수단;
    상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 상기 복수개의 리드를 각각 전기적으로 접속하기 위한 금속 세선;
    상기 제1 반도체 소자와 상기 복수개의 제2 반도체 소자 및 상기 금속 세선을 외부 환경으로부터 보호하기 위한 봉지 수단;
    을 포함하는 멀티 칩 패키지.
  2. 제 1 항에 있어서, 상기 제1 반도체 소자는 반도체 칩, 회로가 배선된 실리콘 기판, 회로가 배선된 유리 기판, 또는 인쇄 회로 기판 중의 어느 하나인 것을 특징으로 하는 멀티 칩 패키지.
  3. 제 1 항에 있어서, 상기 제2 반도체 소자는 반도체 칩인 것을 특징으로 하는 멀티 칩 패키지.
  4. 제 1 항에 있어서, 상기 리드 프레임 패드에는 관통 구멍이 형성된 것을 특징으로 하는 멀티 칩 패키지.
  5. 제 1 항에 있어서, 상기 접착 수단은 에폭시 수지인 것을 특징으로 하는 멀티 칩 패키지.
KR1019960044183A 1996-10-05 1996-10-05 리드 프레임을 이용한 멀티 칩 패키지 KR100207902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044183A KR100207902B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 멀티 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044183A KR100207902B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980025890A true KR19980025890A (ko) 1998-07-15
KR100207902B1 KR100207902B1 (ko) 1999-07-15

Family

ID=19476381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044183A KR100207902B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 멀티 칩 패키지

Country Status (1)

Country Link
KR (1) KR100207902B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040218A (ko) * 1998-12-17 2000-07-05 윤종용 멀티 칩 패키지
KR20030070363A (ko) * 2002-02-25 2003-08-30 삼성전자주식회사 멀티 칩 패키지
KR100722322B1 (ko) * 2000-07-06 2007-05-28 페어차일드코리아반도체 주식회사 반도체 패키지
KR100799562B1 (ko) * 2002-03-25 2008-01-31 페어차일드코리아반도체 주식회사 반도체 전력 모듈 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568767B1 (ko) * 2003-06-23 2006-04-07 앰코 테크놀로지 코리아 주식회사 박리 방지용 다층 접착필름

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040218A (ko) * 1998-12-17 2000-07-05 윤종용 멀티 칩 패키지
KR100722322B1 (ko) * 2000-07-06 2007-05-28 페어차일드코리아반도체 주식회사 반도체 패키지
KR20030070363A (ko) * 2002-02-25 2003-08-30 삼성전자주식회사 멀티 칩 패키지
KR100799562B1 (ko) * 2002-03-25 2008-01-31 페어차일드코리아반도체 주식회사 반도체 전력 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR100207902B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6300163B1 (en) Stacked leads-over-chip multi-chip module
US5811879A (en) Stacked leads-over-chip multi-chip module
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6326696B1 (en) Electronic package with interconnected chips
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR20020055603A (ko) 이중 다이 집적 회로 패키지
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20030018642A (ko) 스택 칩 모듈
US20040188818A1 (en) Multi-chips module package
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR20010073344A (ko) 멀티 칩 패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
KR100709695B1 (ko) 반도체 패키지
KR100352115B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR100235495B1 (ko) 반도체 장치
KR100567045B1 (ko) 반도체 패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR960004090B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee