KR100236016B1 - 적층형 반도체 패키지 및 그의 어셈블리 방법 - Google Patents

적층형 반도체 패키지 및 그의 어셈블리 방법 Download PDF

Info

Publication number
KR100236016B1
KR100236016B1 KR1019960066223A KR19960066223A KR100236016B1 KR 100236016 B1 KR100236016 B1 KR 100236016B1 KR 1019960066223 A KR1019960066223 A KR 1019960066223A KR 19960066223 A KR19960066223 A KR 19960066223A KR 100236016 B1 KR100236016 B1 KR 100236016B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
heat
support
lead
Prior art date
Application number
KR1019960066223A
Other languages
English (en)
Other versions
KR19980047710A (ko
Inventor
이원상
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960066223A priority Critical patent/KR100236016B1/ko
Priority to JP9346154A priority patent/JP2863155B2/ja
Priority to US08/991,239 priority patent/US6091142A/en
Publication of KR19980047710A publication Critical patent/KR19980047710A/ko
Application granted granted Critical
Publication of KR100236016B1 publication Critical patent/KR100236016B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

적층형 반도체 패키지 및 그의 어셈블리(assembly) 방법에 관한 것으로, 적층형 반도체 패키지는 각기 다른 반도체 칩상의 본딩패드에 전도성 에폭시(epoxy)로 연결되는 내부리드와, 각 내부리드에 연장되어 형성되는 외부리드와, 반도체 칩상의 본딩패드에 전도성 에폭시로 연결되어 반도체 칩의 열을 외부로 방출하는 제1방열판과, 반도체 칩과 내부리드 하부에 에폭시로 부착되어 반도체 칩과 내부리드를 지지하는 지지체와, 반도체 칩 하부에 에폭시로 부착되고 지지체 내에 형성되어 반도체 칩의 열을 외부로 방출하는 제2방열판과, 반도체 칩의 상측에 위치하여 내부리드를 지지하고 반도체 칩을 보호하는 캡으로 구성함으로써, 총 외형 사이즈를 대폭 줄일 수 있고, 공정가가 매우 싸며, 리페어(repair)가 용이하고, 반도체칩별로 다이버징(diverging)이 가능하다.

Description

적층형 반도체 패키지 및 그의 어셈블리 방법
본 발명은 반도체 패키지(package)에 관한 것으로, 특히 적층형 반도체 패키지 및 그의 어셈블리(assembly)방법에 관한 것이다.
일반적으로, 반도체 패키지는 홀 삽입용 패키지와 표면 실장용 패키지로 구분된다.
홀 삽입용 패키지는 프린트 배선판에 삽입용 홀(Hole)이 준비되어 있으며 이 홀에 패키지의 리드없이 핀을 삽입하여 납땜하는 방법으로 대표적으로 DIP(Dual Inline Package), SIP(Single Inline Package), PGA(Pin Grid Array)등이 있다.
이때, DIP, SIP는 리드 프레임 타입이고, PGA는 핀 타입이다.
한편, 표면 실장용 패키지는 삽입용 홀이 필요치 않으며 IC를 배선판 표면에 실장시키는 방법이다. 이 방법은 배선판 양면으로 실장이 가능하며, 패키지 자체가 경박 단소화되어 있고, 배선판의 실장밀도가 대폭 개선된 방법이다.
현재, 패키지는 표면 실장용 패키지의 SOP(Small Outline Package), TSOP(Thin Small Outline Package), SOJ(Small Outline J-bend), TQFP(Thin Quad Flat Package) 타입 등과 같은 개별 패키지의 중심을 이루고 있다.
그리고, 시스템 패키지로써, TAB(Tape Automated Bonding), C-4, Bear Chip등이 있다.
제1도는 메모리 소자에서 많이 사용되는 패키지들의 형태, 크기, 높이 등을 비교한 도표이고 제2도는 다수의 칩을 구현하는 패키지(Multi Chip Module)의 예를 보여주는 도면이다.
제1도 및 제2도에 도시된 바와 같이, 각 패키지는 전체적인 외형 사이즈(size)가 매우 크며, 각각의 칩을 따로 어셈블리(assembly)해야 한다.
즉, MCM(Multi Chip Module)방법으로 여러 가지 기능을 갖는 칩을 한 패키지에 집적하여 사용하였지만, 제작이 어려운 세라믹 기판상에 칩을 부착하는데 많은 공정이 필요하고 결함(fail)이 발생할 확율이 높다. 또한, 결함이 발생되었을 때, 어떤 칩에 불량이 있는지 알아내기 어려웠다. 그러므로, 이를 방지하기 위해 패키지된 칩을 세라믹 기판상에 부착하였지만, 불필요한 공정과 비용의 낭비를 가져왔다.
종래 기술에 따른 반도체 패키지에 있어서는 다음과 같은 문제점이 있었다. 첫째, 각각의 칩을 어셈블리하므로, 전체적인 외형 사이즈가 매우 크다.
둘째, 세라믹 기판상에 칩을 부착하므로, 공정이 복잡하고 결함 발생 확률이 높으며 공정가가 높다.
셋째, 결함 발생시, 다이버징(diverging) 및 리페어(repair)가 어렵다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 다수개의 칩을 적층하여 반도체 패키지의 면적을 줄이고 어셈블리를 단순화한 적층형 반도체 패키지 및 그의 어셈블리 방법을 제공하는데 그 목적이 있다.
제1도는 메모리 소자에서 많이 사용되는 패키지들의 형태, 크기, 높이 등을 비교한 도표.
제2도는 다수의 칩을 구현하는 패키지(Multi Chip Module)의 예를 보여주는 도면.
제3a도 내지 3b도는 본 발명에 따른 적층형 반도체 패키지의 일예를 보여주는 단면도 및 사시도.
제4도는 본 발명에 따른 적층형 반도체 패키지의 리드들이 배열되는 모양을 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 본딩패드
3 : 전도성 에폭시 4a : 내부리드
4b : 외부리드 5 : 제1방열판
6 : 에폭시 7 : 지지체
8 : 제2방열판 9 : 캡
본 발명에 따른 적층형 반도체 패키지 및 그의 어셈블리 방법은 반도체 칩상의 본딩패드에 직접 리드를 전도성 에폭시로 연결하는데 그 특징이 있다.
본 발명의 다른 특징은 리드를 일방향으로 배열하는데 있다.
본 발명의 또 다른 특징은 제1방열판을 반도체 칩상의 본딩패드에 연결하여 리드와 반대 방향으로 배열하는데 있다.
본 발명의 또 다른 특징은 제2방열판을 반도체 칩을 지지하는 지지체 양측으로 돌출되도록 지지체 내에 형성하는데 있다.
본 발명의 또 다른 특징은 반도체 칩 상측에 다른 종류와 반도체 칩이 부착된 지지체들을 다층으로 적층하여 멀티칩(multichip) IC를 제작하는데 있다.
상기와 같은 특징을 갖는 본 발명에 따른 적층형 반도체 패키지 및 그의 어셈블리 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제3a도 내지 제3b도는 본 발명에 따른 적층형 반도체 패키지의 일예를 보여주는 단면도 및 사시도이고 제4도는 본 발명에 따른 적층형 반도체 패키지의 리드들이 배열되는 모양을 보여주는 도면이다.
제3a도 내지 제3b도에 도시된 바와 같이, 적층형 반도체 패키지는 각기 다른 반도체 칩(1)상의 본딩패드(2)에 전도성 에폭시(epoxy)(3)로 연결되는 내부리드(4a)와, 각 내부리드(4a)에 연장되어 형성되는 외부리드(4b)와, 반도체 칩(1)상의 본딩패드(2)에 전도성 에폭시(3)로 연결되어 반도체 칩(1)의 열을 외부로 방출하는 제1방열판(5)과, 반도체 칩(1)과 내부리드(4a) 하부에 에폭시(6)로 부착되어 반도체 칩(1)과 내부리드(4a)를 지지하는 지지체(7)와, 반도체 칩(1) 하부에 에폭시(6)로 부착되고 지지체(7) 내에 형성되어 반도체 칩(1)의 열을 외부로 방출하는 제2방열판(8)과, 반도체 칩(1)의 상측에 위치하여 내부리드(4a)를 지지하고 반도체 칩(1)을 보호하는 캡(9)으로 구성된다.
이때, 캡(9) 대신에 다른 종류의 반도체 칩이 부착된 또 다른 지지체(7)들을 다층으로 적층할 수 있다.
또한, 제4도에 도시된 바와 같이, 내부리드(4a) 및 외부리드(4b)는 일방향으로 배열되고, 리드프레임(lead frame)인 제1방열판(5)은 내부리드(4a) 및 외부리드(4b)가 형성되는 방향과 반대 방향으로 외부로 돌출되도록 형성된다. 그리고, 제2방열판(8)은 지지체(7) 양측의 외부로 돌출되어 형성되며, 적층시 각 상하의 지지체(7)는 제1방열판(7)을 개재하여 에폭시 수지로 부착된다.
이와 같이, 형성되는 제1, 제2방열판(5,8)은 반도체 칩(1)의 적층시 문제화되었던 열방출을 원활히 할 수 있다.
그리고, 제3b도에 도시된 바와 같이, 적층된 반도체 패키지를 90。회전하여 일방향으로 돌출된 외부리드(4a)들을 사용하고자 하는 PCB(Printed Circuit Board)기판에 꽂아서 사용할 수 있다. 또한 적층된 반도체 패키지를 90。회전하여 사용하므로 패키지내의 칩 자체가 수직으로 세워져서 칩이 차지하는 공간을 대폭 줄일 수 있다.
이와 같은, 구조를 갖는 본 발명의 어셈블리(assembly) 방법을 설명하면 다음과 같다.
먼저, 반도체 칩(1)의 열을 외부로 방출하는 제2방열판(8)이 부착된 지지체(7)들과 내부리드(4a)를 지지하고 반도체 칩(1)을 보호하는 캡(9)을 제조한다. 지지체(7)를 미리 제조하는 이유는 지지체(7)에 장착될 여러 종류의 반도체 칩(1)의 크기를 고려하여야 하기 때문이다.
이어, 지지체(7)의 표면 중에서 반도체 칩(1)이 장착될 영역에 에폭시(6)를 발라 칩 다이 본딩(chip die bonding)용으로 사용하고, 지지체(7) 및 캡(9)의 표면중에서 내부리드(4a)와 접촉되는 영역에도 에폭시(6)를 발라 놓는다.
그리고, 반도체 칩(1)상의 본딩패드(2)에 연결된 리드(4a, 4b)들이 한쪽 방향으로만 나오도록 제조하고, 반도체 칩(1)상의 본딩패드(2)에 연결되어 반도체 칩(1)의 열을 외부로 방출할 제1방열판(5)을 제조한다. 이때, 제1방열판(5)은 리드프레임을 사용한 것이다.
이어, 반도체 칩(1)상의 본딩패드(2)에 연결될 내부리드(4a) 및 제1방열판(5)의 끝에 전도성 에폭시(3)를 바른다.
그리고, 반도체 칩(1) 상측에 복수개의 내부리드(4a)들과 이 내부리드(4a)들로부터 연장되는 복수개의 외부리드(4b)들 및 제1방열판(5)을 배열하고, 내부리드(4a)들 상측에는 캡(9)을 배열하며, 반도체 칩(1) 하측에는 지지체(7)를 배열한다. 이때, 다층으로 패키지를 제작하기를 원하는 경우에는 캡(9) 대신에 여러 종류의 반도체 칩(1)이 부착될 지지체(7)들을 계속 배열한 후, 마지막으로 캡(9)을 배열하면 된다.
이와 같이, 배열시킨 후, 제일 하단의 지지체(7)와 제일 상단의 캡(9)에 일정한 힘을 가하고, 약 160∼170℃로 열을 가하면서 반도체 칩(1)의 본딩패드(2)에 내부리드(4a)와 제1방열판(5)을, 내부리드(4a)상에 캡(9)을, 반도체 칩(1) 하부와 내부리드(4a) 하부에 지지체(7)를 동시에 부착한다.
즉, 각각의 구성요소 사이에 발라놓은 에폭시가 동시에 녹으면서 한 번에 본딩(bonding)이 이루어짐으로써, 여러 종류, 여러 개수의 반도체 칩을 동시에 어셈블리하여 다기능, 고성능을 갖는 멀티칩(multichip) IC를 제작할 수 있다.
본 발명에 따른 적층형 반도체 패키지 및 그의 어셈블리 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 복잡한 세라믹 기판을 제작할 필요 없이 PCB 기판에 여러 종류의 반도체 칩을 수직으로 장착하여 사용할 수 있으므로 총 외형 사이즈를 대폭 줄일 수 있다.
둘째, 한 대의 장비로 한 번에 공정이 이루어지므로, 공정가가 매우 싸다.
셋째, 각각의 칩이 격리되어 있으므로 결함이 있는 소자를 쉽게 알 수 있어 리페어(repair)가 용이하고, 반도체 칩별로 다이버징(diverging)이 가능하다.

Claims (7)

  1. 상부표면상에 복수개의 본딩패드들을 갖는 반도체 칩과; 상기 각 반도체 칩상의 본딩패드에 전기적으로 연결되어 일방향으로 형성되는 복수개의 리드와, 상기 반도체 칩상의 패드에 연결되어 각각 반도체 칩의 열을 외부로 방출하는 제1방열판과, 상기 반도체칩, 리드 및 상기 제1방열판을 각각 지지하는 복수의 지지체와, 상기 반도체 칩의 열을 외부로 방출하도록 상기 지지체 각각의 저면부에 형성된 제2방열판과, 상기 반도체 칩의 상측에 위치하여 리드 및 제1방열판을 지지하고 반도체 칩을 보호하는 캡을 구비함을 특징으로 하는 적층형 반도체 패키지.
  2. 제1항에 있어서, 상기 제1방열판은 상기 리드가 형성되는 방향과 반대 방향으로 외부로 돌출되어 형성됨을 특징으로 하는 적층형 반도체 패키지.
  3. 제1항에 있어서, 상기 제2방열판은 지지체 양측의 외부로 돌출됨을 특징으로 하는 적층형 반도체 패키지.
  4. 제1항에 있어서, 상기 본딩패드와 리드, 본딩패드와 제1방열판은 전도성 에폭시로 접착됨을 특징으로 하는 적층형 반도체 패키지.
  5. 제1항에 있어서, 상기 제2방열판은 반도체 칩의 하부와 에폭시로 부착되어 형성됨을 특징으로 하는 적층형 반도체 패키지.
  6. 제1항에 있어서, 상기 내부리드 및 반도체 칩을 지지하는 지지체와 캡은 리드 및 반도체 칩과 접촉되는 표면에서 에폭시로 접착됨을 특징으로 하는 적층형 반도체 패키지.
  7. 상부표면상에 접착제를 도포한 복수개의 본딩패드를 갖는 반도체 칩과 제2방열판을 가지며 반도체 칩, 리드 및 제1방열판을 고정하기 위해 소정위치에 접착제를 도포한 지지체 및 이 지지체를 덮는 캡을 마련하는 스텝과, 상기 반도체 칩의 본딩패드에 복수개의 리드 및 제1방열판을 배열하고, 이들 리드 및 제1방열판이 배열된 반도체 칩을 지지체 내의 소정 위치에 배치하고, 상기 리드 및 제1방열판을 소정위치로 이끌어내며, 상기 반도체 칩, 리드 및 제1방열판을 덮도록 캡을 배치하는 스텝과, 상기 스텝들을 통하여 얻어진 결과물에 열을 가하여, 반도체 칩의 본딩 패드에 리드 및 제1방열판을, 리드 및 제1방열판의 상부에 캡을, 그리고 상기 반도체칩 및 리드의 하부에 지지체를 동시에 부착하도록 하는 스텝을 구비함을 특징으로 하는 적층형 반도체 패키지의 조립방법.
KR1019960066223A 1996-12-16 1996-12-16 적층형 반도체 패키지 및 그의 어셈블리 방법 KR100236016B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960066223A KR100236016B1 (ko) 1996-12-16 1996-12-16 적층형 반도체 패키지 및 그의 어셈블리 방법
JP9346154A JP2863155B2 (ja) 1996-12-16 1997-12-16 半導体パッケージ及びその組み立て方法
US08/991,239 US6091142A (en) 1996-12-16 1997-12-16 Assembly for dissipating heat from a stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066223A KR100236016B1 (ko) 1996-12-16 1996-12-16 적층형 반도체 패키지 및 그의 어셈블리 방법

Publications (2)

Publication Number Publication Date
KR19980047710A KR19980047710A (ko) 1998-09-15
KR100236016B1 true KR100236016B1 (ko) 1999-12-15

Family

ID=19488114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066223A KR100236016B1 (ko) 1996-12-16 1996-12-16 적층형 반도체 패키지 및 그의 어셈블리 방법

Country Status (3)

Country Link
US (1) US6091142A (ko)
JP (1) JP2863155B2 (ko)
KR (1) KR100236016B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521788B2 (en) 2004-11-15 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor module with conductive element between chip packages

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
FR2797348B1 (fr) * 1999-08-02 2001-10-19 Cit Alcatel Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
KR100649869B1 (ko) * 2000-12-04 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법
US9337119B2 (en) 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置
KR930001359A (ko) * 1991-06-17 1993-01-16 세끼사와 요시 방열 효율을 향상시킨 표면 실장형 패키지
KR960006375A (ko) * 1994-07-22 1996-02-23 이형도 페이저 공중망을 이용한 홈 시큐리티 시스템의 메세지 변경방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270187A (ja) * 1985-05-24 1986-11-29 Fuji Photo Film Co Ltd 感圧記録シ−ト
JPH02138047A (ja) * 1988-11-15 1990-05-28 Mita Ind Co Ltd 給紙装置
JPH02181416A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 縮小投影露光装置
JPH03295265A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置
JP2954725B2 (ja) * 1991-03-19 1999-09-27 株式会社日立製作所 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置
KR930001359A (ko) * 1991-06-17 1993-01-16 세끼사와 요시 방열 효율을 향상시킨 표면 실장형 패키지
KR960006375A (ko) * 1994-07-22 1996-02-23 이형도 페이저 공중망을 이용한 홈 시큐리티 시스템의 메세지 변경방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521788B2 (en) 2004-11-15 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor module with conductive element between chip packages

Also Published As

Publication number Publication date
JPH10189835A (ja) 1998-07-21
US6091142A (en) 2000-07-18
JP2863155B2 (ja) 1999-03-03
KR19980047710A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6236109B1 (en) Multi-chip chip scale package
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
US5684330A (en) Chip-sized package having metal circuit substrate
US5543663A (en) Semiconductor device and BGA package
US20050189623A1 (en) Multiple die package
KR20010034526A (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
US6903464B2 (en) Semiconductor die package
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
US20090194872A1 (en) Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray
JPH11243175A (ja) 複合半導体装置
KR0145641B1 (ko) 반도체 집적 회로 장치
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR950014120B1 (ko) 반도체 패키지의 제조방법
KR20040034313A (ko) 반도체장치 및 그 제조방법
KR940010541B1 (ko) 모듈 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee