KR940010541B1 - 모듈 패키지 - Google Patents

모듈 패키지 Download PDF

Info

Publication number
KR940010541B1
KR940010541B1 KR1019910022025A KR910022025A KR940010541B1 KR 940010541 B1 KR940010541 B1 KR 940010541B1 KR 1019910022025 A KR1019910022025 A KR 1019910022025A KR 910022025 A KR910022025 A KR 910022025A KR 940010541 B1 KR940010541 B1 KR 940010541B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chips
signal line
mounting means
heat dissipation
Prior art date
Application number
KR1019910022025A
Other languages
English (en)
Other versions
KR930014889A (ko
Inventor
안승호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910022025A priority Critical patent/KR940010541B1/ko
Priority to JP4295733A priority patent/JPH0658940B2/ja
Publication of KR930014889A publication Critical patent/KR930014889A/ko
Application granted granted Critical
Publication of KR940010541B1 publication Critical patent/KR940010541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음.

Description

모듈 패키지
제 1 도는 종래 기술에 따른 모듈 패키지의 단면도.
제 2 도는 이 발명의 일실시예에 따른 모듈 패키지의 단면도.
이 발명은 반도체 장치에 관한 것으로, 특히 반도체칩을 실장한 기판을 적층하여 멀티칩 모듈의 실장밀도를 향상시키는 모듈 패키지에 관한 것이다.
최근 반도체 장치의 고집적화 및 고출력화 등의 추세에 따라 반도체 장치의 소비전력이 증가하여 많은 열이 발생하게 되므로 이 열을 방출하기 위해 반도체 패키지에 핀구조나 히트싱크(Heat Sink) 등의 방열구조를 형성하였다. 또한, 반도체 장치 전반의 고밀도 실장요구에 따라 칩을 인쇄회로기판(Printed Circuit Board; 이하 PCB라 칭함)상에 직접 실장하는 COB(Chip On Board) 방법과, 칩을 리이드 프레임 패턴이 형성된 절연테이프에 실장하는 TAB(Tape Automated Bonding)방법과 그리고 반도체 패키지들을 적층하는 방법등이 연구실행되고 있다.
제 1 도는 종래기술에 따른 모듈 패키지의 단면도이다.
제 1 도를 참조하면, 상기 모듈 패키지는 특히 히트싱크를 갖는 다칩모듈(Multi Chip Module)로, 입출력 배선 등의 신호선이 내부에 형성되어 있는 모듈기판(1)상에 범프(Bump; 3)가 형성된 반도체칩(5)이 실장 되어 있으며, 상기 반도체칩(5)을 감싸도록 기판(1)의 상부에 세라믹으로 이루어진 캡(Cap; 7)이 형성되어 있다. 또한, 열방출을 위한 히트싱크(Heat Sink; 9)가 상기 캡(7)의 상부와 이 캡(7)의 측면 및 모듈기판(1)의 측면을 감싸고 있으며, 상기 모듈기판(1)의 하부에 다수의 입출력단자(11)가 형성되어 있다.
상술한 종래의 모듈 패키지는 금속배선이 형성된 모듈기판상에 다수개의 반도체칩을 실장하는 것으로 반도체칩의 실장밀도를 어느정도 높일 수 있으나, 상기 다수개의 반도체칩의 동작시 많은 열이 발생되어 열을 방출하기 위한 히트싱크 등의 방열구조물을 별도로 형성하여야 하므로 방열구조물의 부피만큼 실장밀도가 떨어지는 문제점이 있다.
따라서, 이 발명의 목적은 별도의 히트싱크 등의 방열구조물을 형성하지 않고 열을 방출하여 멀티칩 모듈의 실장밀도를 향상시키는 모듈 패키지를 제공함에 있다.
또한 이 발명의 다른 목적은 다수개의 반도체칩의 동작시 발생되는 열을 효과적으로 방출하여 반도체칩의 안정성 및 신뢰성을 향상시킬 수 있는 모듈 패키지를 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명에 따른 모듈 패키지의 특징은, 일정한 패턴간격을 가지며 3차원으로 적층될 다수개의 반도체 칩들을 전기적으로 연결하기 위한 제1신호선이 기판 내부에 배열 형성되고, 이 기판 상부에 접착성 범프들에 의해 접착된 적어도 하나 이상의 반도체 칩들을 구비하는 하부기판과; 상기 하부기판 상부의 가장자리에 각각 동일하게 실장되어 있으며, 제1단부와 제2단부를 관통하여 외부로 열을 방출할 수 있도록 하는 방열채널과, 이 방열채널의 소정부분에 마련되어 3차원으로 실장될 다수개의 반도체 칩들을 전기적으로 연결하기 위한 제2신호선으로 된 측벽들을 구비하는 마운팅 수단과; 상기 마운팅 수단의 제1단부에 실정되며, 기판의 내부에 소정 간격으로 배열 형성되어 있는 제3신호선과 기판의 상/하부에 접착성 범프들에 의해 접착된 다수개의 반도체 칩이 전기적으로 연결되어 있는 중간기판과; 상기 마운팅 수단의 제2단부에 실장되며, 기판의 내부에 소정간격으로 배열 형성되어 있는 제4신호선과 기판의 하부에 접착성 범프들에 의해 접착된 다수개의 반도체 칩이 전기적으로 연결되어 있는 상부기판과; 상기 상부기판의 제4신호선과 중간기판의 제3신호선과 마운팅 수단의 제2신호선과 하부 기판의 제1신호선에 의해 전기적으로 연결된 다수개의 반도체 칩이 동작될 수 있도록 하부기판의 밑면부에 마련된 다수개의 입출력단자를 포함하도록 한 점에 있다.
이하, 이 발명에 따른 모듈 패키지의 일실시예를 첨부한 도면을 참조하여 설명한다.
제 2 도는 이 발명의 일실시예에 따른 모듈 패키지의 단면도이다.
제 2 도를 참조하면, 세라믹(Ceramic)등 소정재질로 내부에 접지선 및 입출력선등 소정모양의 제1신호선(23)을 구비하는 하부기판(21) 상부에 범프(25)가 형성된 하나 이상의 반도체칩(27)들이 실장되어 있으며, 상기 하부기판(21)상부에 양측끝단에 소정형태의 제2신호선(31)과 방열채널(33)을 구비하며 계단형태의 단부들을 가지는 측벽(29)이 형성되어 있다. 상기 방열채널(33)은 상기 제2신호선(31)과 중첩되지 않도록 상기 측벽(29)의 내부에 "0"모양으로 구부러져 형성되어 있다. 또한, 제3 및 제4신호선(42), (43)들을 구비하고, 하나이상의 반도체칩들(39), (45)이 실장된 중간(41) 및 상부기판(47)은 상기 측벽(29)의 계단형태의 단부(35), (37)에 장착되어 있다. 여기서, 측벽(29)의 단부들(35), (37)은 다수개의 계단모양으로 형성할 수 있기 때문에, 상기 중간기판(41)의 상부와 하부에 반도체칩(39)을 실장시킨 후, 상기 다수개의 계단모양으로 형성된 단부들에 다수개의 중간기판들을 장착할 수 있다.
상기 단부(35), (37)들의 소정부위에는 기판들(21), (41), (47)과 쉽게 통기되도록 방열채널홈(34)이 형성되어 있다. 상기 방열채널홈(34)은 측벽(29) 내부의 방열채널(33)과 연결되어 물, 공기 등의 냉매를 순환시켜 반도체칩들(27), (39), (45)에서 발생하는 열을 방출한다. 상기 하부기판(21), 중간기판(41) 및 상부기판(47)의 내부에 형성된 신호선들(23), (42), (43)은 측벽(29)에 형성된 제2신호선(31)과 선택적으로 도포된 도전성 에폭시 또는 접속단자 등에 의해 전기적으로 연결된다.
상기 하부기판(21)의 하부에 외부와 전기적-기계적으로 연결시키는 입출력단자(49)들이 형성되어 있다. 상기 입출력단자(49)들은 상부기판(47)의 상부표면에도 형성될 수 있다. 또한 상기 입출력단자(49)들이 형성되지 않은쪽에 히트싱크등과 같은 별도의 방열구조물이 형성되어 반도체칩들(27), (39), (45)에서 발생하는 열을 더욱 효과적으로 방출할 수 있다. 또한 상기 반도체칩들(27), (39), (45)은 기판들(21), (41), (47)과 와이어 본딩방법으로도 실장될 수 있다.
상술한 바와같이 신호선들을 가지며 다수의 반도체칩들이 실장된 다수개의 기판들을 신호선 및 방열채널을 가지며 계단형태로 이루어진 측벽에 장착되어 전기적-기계적으로 서로 연결되었다.
따라서, 이 발명은 다수의 반도체칩들을 가지는 다수개의 중간기판들을 적층하여 반도체칩의 실장밀도를 향상시킬 수 있는 이점이 있다. 또한 이 발명은 효과적으로 열을 방출하여 반도체칩의 안정성 및 신뢰성을 향상시킬 수 있으며, 별도의 방열구조물을 형성하지 않아도 되므로 실장밀도를 더욱 높일 수 있는 이점이 있다.

Claims (1)

  1. 일정한 패턴간격을 가지며 3차원으로 적층될 다수개의 반도체칩들을 전기적으로 연결하기 위한 제1신호선이 기판 내부에 배열 형성되고, 이 기판 상부에 접착성 범프들에 의해 접착된 적어도 하나이상의 반도체칩들을 구비하는 하부기판과; 상기 하부기판 상부의 가장자리에 각각 동일하게 실장되어 있으며, 제1단부와 제2단부를 관통하여 외부로 열을 방출할 수 있도록 하는 방열채널과, 이 방열채널의 소정부분에 마련되어 3차원으로 실장될 다수개의 반도체 칩들을 전기적으로 연결하기 위한 제2신호선으로 된 측벽들을 구비하는 마운팅 수단과; 상기 마운팅 수단의 제1단부에 실장되며, 기판의 내부에 소정 간격으로 배열 형성되어 있는 제3신호선과 기판의 상/하부에 접착성 범프들에 의해 접착된 다수개의 반도체 칩이 전기적으로 연결되어 있는 중간기판과; 상기 마운팅 수단의 제2단부에 실장되며, 기판의 내부에 소정간격으로 배열 형성되어 있는 제4신호선과 기판의 하부에 접착성 범프들에 의해 접착된 다수개의 반도체 칩이 전기적으로 연결되어 있는 상부기판과; 상기 상부기판의 제4신호선과 중간기판의 제3신호선과 마운팅 수단의 제2신호선과 하부 기판의 제1신호선에 의해 전기적으로 연결된 다수개의 반도체칩이 동작될 수 있도록 하부기판의 밑면부에 마련된 다수개의 입출력단자를 포함하도록 한 다수개의 반도체 칩을 실장하는 모듈 패키지.
KR1019910022025A 1991-12-03 1991-12-03 모듈 패키지 KR940010541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910022025A KR940010541B1 (ko) 1991-12-03 1991-12-03 모듈 패키지
JP4295733A JPH0658940B2 (ja) 1991-12-03 1992-11-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022025A KR940010541B1 (ko) 1991-12-03 1991-12-03 모듈 패키지

Publications (2)

Publication Number Publication Date
KR930014889A KR930014889A (ko) 1993-07-23
KR940010541B1 true KR940010541B1 (ko) 1994-10-24

Family

ID=19324048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022025A KR940010541B1 (ko) 1991-12-03 1991-12-03 모듈 패키지

Country Status (2)

Country Link
JP (1) JPH0658940B2 (ko)
KR (1) KR940010541B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554416B2 (en) 2005-12-08 2009-06-30 Electronics And Telecommunications Research Institute Multi-band LC resonance voltage-controlled oscillator with adjustable negative resistance cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554416B2 (en) 2005-12-08 2009-06-30 Electronics And Telecommunications Research Institute Multi-band LC resonance voltage-controlled oscillator with adjustable negative resistance cell

Also Published As

Publication number Publication date
JPH0658940B2 (ja) 1994-08-03
JPH05235226A (ja) 1993-09-10
KR930014889A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6236109B1 (en) Multi-chip chip scale package
US6218731B1 (en) Tiny ball grid array package
EP0638931B1 (en) Multi-chip module
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US6294838B1 (en) Multi-chip stacked package
US6023097A (en) Stacked multiple-chip module micro ball grid array packaging
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
KR20060039044A (ko) 스택형 반도체 멀티칩 패키지
KR100598652B1 (ko) 반도체장치
US20040150098A1 (en) Multi-stack chip size packaging method
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR20020043395A (ko) 반도체 패키지
KR940010541B1 (ko) 모듈 패키지
KR20220001679A (ko) 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP3850712B2 (ja) 積層型半導体装置
KR20020052581A (ko) 반도체패키지
KR100444164B1 (ko) 멀티칩탑재의 반도체패키지
KR19990028206U (ko) 적층형 반도체 패키지
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee