KR20040009679A - 적층형 반도체 모듈 및 그 제조방법 - Google Patents

적층형 반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20040009679A
KR20040009679A KR1020020043696A KR20020043696A KR20040009679A KR 20040009679 A KR20040009679 A KR 20040009679A KR 1020020043696 A KR1020020043696 A KR 1020020043696A KR 20020043696 A KR20020043696 A KR 20020043696A KR 20040009679 A KR20040009679 A KR 20040009679A
Authority
KR
South Korea
Prior art keywords
chip size
tape
size element
pattern
module
Prior art date
Application number
KR1020020043696A
Other languages
English (en)
Other versions
KR100442880B1 (ko
Inventor
백중현
이진양
임윤혁
이태구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0043696A priority Critical patent/KR100442880B1/ko
Priority to US10/376,343 priority patent/US6835598B2/en
Publication of KR20040009679A publication Critical patent/KR20040009679A/ko
Application granted granted Critical
Publication of KR100442880B1 publication Critical patent/KR100442880B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

모듈보오드를 적용이 용이한 적층형 반도체 모듈에 관해 개시한다. 이를 위해 본 발명은 모듈 보오드에 하부 칩크기소자(CSP: Chip Scale Package)를 탑재하고, 그 위에 칩 접합부를 형성한 후, 상부 칩크기소자를 역방향으로 접착시킨다. 그 후, 상부 칩크기소자의 외부연결단자와 모듈 보오드(module board)를 서로 연결하는 패턴을 갖는 연결테이프로 두 개의 칩크기소자를 서로 연결시키는 특징을 갖는 적층형 반도체 모듈 및 그 제조방법을 제공한다.

Description

적층형 반도체 모듈 및 그 제조방법{Stacked semiconductor module and manufacturing method thereof}
본 발명은 반도체 모듈에 관한 것으로, 더욱 상세하게는 적층형 반도체 패키지가 탑재된 적층형 반도체 모듈에 관한 것이다.
반도체 소자는 크기에 있어 소형화를 추구하고, 기능에 있어 대용량화를 추구함에 따라, 반도체 패키지의 조립하는 분야에서는, 2개의 반도체 패키지를 서로 쌓아 하나의 반도체 패키지로 만드는 적층형 반도체 패키지의 사용이 일반화되고 있다.
이러한 적층형 반도체 패키지는 기능이 메모리 소자인 경우, 손쉽게 반도체 패키지의 메모리 용량을 2배로 증가시킬 수 있기 때문에 그 사용 범위가 점차 확대되고 있다.
도 1 내지 도 3은 종래 기술에 의한 적층형 반도체 패키지를 설명하기 위해 도시한 단면도들이다.
도 1을 참조하면, 2개의 LOC(lead On Chip)형 SO(Small Out-line) 패키지(10, 20)가 칩 접합부(40)에 고정된 금속패턴(30)을 통하여 하나의 형태로 연결된 적층된 적층형 반도체 패키지(91)이다. 이때, 금속패턴(30)은 상기 2개의 SO 패키지에서 서로 대응하는 리드(lead)들을 전기적으로 서로 연결시킨다.
도 2를 참조하면, 2개의 LOC(lead On Chip)형 SO(Small Out-line) 패키지(52, 54)가, 솔더(58)와 소형 인쇄회로기판(56)을 통하여 하나로 연결된 적층된 적층형 반도체 패키지(92)이다.
도 3을 참조하면, 2개의 CSP(Chip Scale Package) 패키지(70, 80)가 수직관통홀(72)과 외부연결단자(79, 89)인 솔더볼을 통하여 하나로 연결되어 적층되는 적층형 반도체 패키지(93)이다. 도면의 참조부호 74는 봉합수자(encapsulant)를 가리키고, 76은 상부 폴리이미드층(top polyimid layer)을 가리키고, 78은 금선을 가리키고, 82는 반도체 칩을 가리키고, 84는 하부 폴리이미드층(bottom polyimid layer)을 가리키고, 86은 다층형 기판(multilayer type substrate)을 각각 가리킨다.
그러나 종래 기술에 의한 적층형 반도체 패키지(91, 92, 93)는, 모듈 보오드에 탑재될 때, 모듈 보오드와 연결되는 부분이 오직 외부연결단자인 리드나 솔더볼 한군데 밖에는 없다. 즉, 외부연결단자 한곳을 통해서만 모듈 보오드로 연결된다. 따라서, 적층형 반도체 패키지 내부에서만 두 개의 반도체 패키지가 전기적으로 서로 연결되어야 하는 필수적인 제한사항이 있다.
본 발명이 이루고자 하는 기술적 과제는 두 개의 반도체 패키지 사이의 전기적 연결을 적층형 반도체 패키지 내부에서 실현하지 않고, 모듈보오드의 구리패턴을 이용하여 구현할 수 있는 적층형 반도체 모듈을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 적층현 반도체 모듈의 제조방법을 제공하는데 있다.
도 1 내지 도 3은 종래 기술에 의한 적층형 반도체 패키지를 설명하기 위해 도시한 단면도들이다.
도 4는 본 발명에 의한 적층형 반도체 모듈의 모듈 보오드를 설명하기 위해 도시한 평면도이다.
도 5 및 도 6은 도 4의 테이프 접착부 표면의 모양을 설명하기 위해 도시한 단면도들이다.
도 7 및 도 8은 본 발명에 의한 적층형 반도체 모듈에서 상부 및 하부 칩크기소자의 모양을 설명하기 위해 도시한 단면도들이다.
9는 본 발명에 의한 적층형 반도체 모듈에서 패턴을 갖는 연결테이프(inter connection tape)를 설명하기 위해 도시한 밑면도이다.
도 10은 본 발명에 의한 적층형 반도체 모듈의 단면도이다.
도 11은 본 발명에 의한 적층형 반도체 모듈에 열전도판을 부착한 단면도이다.
도 12는 본 발명에 의한 적층형 반도체 모듈에 통합방열판을 부착한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 모듈 보오드, 110: 하부 칩크기소자 탑재부,
120: 테이프 접착부, 130: 모듈 핀 연결부,
140: 모듈 보오드의 베이스 기판, 150: 금속패턴,
160: 포토 솔더 레지스트(PSR), 170: 이방성 전도성 접착제,
200: 하부 칩크기소자, 300: 상부 칩크기소자,
400: 패턴을 갖는 연결테이프, 410: 상부 칩크기소자 연결부,
412: 외부연결단자 접착부, 420: 연결패턴,
430: 테이프 본딩부, 500: 열전도판,
510: 열전도층(TIM), 600: 칩 접합부,
700: 통합방열판.
상기 기술적 과제를 달성하기 위하여 본 발명은, 복수개의 하부 칩크기소자(CSP) 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결 테이프가 접착되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드와, 상기 모듈 보오드의 하부 칩크기소자 탑재부에 외부연결단자가 탑재되는 하부 칩크기소자와, 상기 하부 칩크기소자 상부에 형성된 칩 접합부와, 상기 칩 접합부에 역방향으로 접착되어 외부연결단자가 위로 향하는 상부 칩크기소자와, 위에서는 상기 상부 칩크기소자의 외부연결단자와 연결되고 아래서는 상기 모듈보오드의 테이프 접착부와 연결되는 패턴을 갖는 연결테이프를 구비하는 것을 특징으로 하는 적층형 반도체 모듈을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 모듈 보오드의 하부 칩크기소자 탑재부의 모양은, 상기 하부 칩크기소자의 외부연결단자의 형상과 1:1로 대응되도록 만들어진 것이 적합하고, 상기 모듈 보오드의 테이프 접착부는, 하나의 하부 칩크기소자 탑재부에 1 ~ 4개가 포함되도록 형성된 것이 적합하다.
상기 하부 칩크기소자 및 상부 칩크기소자는, 외부연결단자가 솔더볼(solder ball) 혹은 솔더범프(solder bump)인 것이 적합하며, 내부에 반도체 칩이 하나 혹은 두 개 이상일 수도 있다.
바람직하게는, 상기 칩 접합부의 재질은, 접착테이프, 열에 경화되는 액상의 접착제 및 솔더로 이루어진 접착물질군 중에서 선택된 어느 하나인 것이 적합하며, 상기 모듈 보오드의 테이프 접착부의 표면은, 포토 솔더 레지스트(PSR) 및 이방성 전도성 접착제로 이루어진 접착물질군 중에 선택된 어느 하나가 형성되어 있는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 패턴을 갖는 연결테이프는, 휘어질 수 있는 베이스필름(base film)과, 상기 베이스필름 하부에 형성된 구리 패턴을 포함하는 것이 적합하다. 이때, 상기 베이스필름은 폴리이미드(polyimid)를 사용할 수 있으며, 상기 구리 패턴은, 상기 상부 칩크기소자의 외부연결단자와 연결되는 상부 칩크기소자 연결부와, 상기 상부 칩크기소자 연결부와 전기적으로 연결되어 외부로 확장되는 연결패턴과, 상기 확장되는 연결패턴 끝단에 형성되어 상기 모듈 보오드의 테이프 접착부에 연결되는 테이프 본딩부를 포함하는 것이 적합하다. 상기 상부 칩크기소자 연결부의 모양은, 상기 상부 칩크기소자 외부연결단자의 형상과 1:1로 대응되도록 만들어진 것이 적합하다.
상기 패턴을 갖는 연결테이프는 상부에 열전도판(heat spread plate)을 더 구비할 수 있고, 상기 열전도판은 상기 연결테이프 위에 열전도층(TIM)을 사용하여 부착된다. 상기 열전도판의 재질은 니켈, 철, 알루미늄 및 화학기상증착(CVD)으로 형성된 금속막으로 이루어진 금속물질군 중에서 선택된 어느 하나의 막 혹은 이를 포함하는 합금을 사용할 수 있다.
또한, 상기 적층형 반도체 모듈은 상기 복수개의 연결테이프 상부를 서로 연결하면서 외부로 노출되는 통합방열판(large scale heat sink)을 더 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 내부에 복수개의 하부 칩크기소자 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결테이프가 전기적으로 연결되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드를 준비하는 단계와, 상기 모듈 보오드의 하부 칩크기소자 탑재부에 돌출형 외부연결단자가 형성된 하부 칩크기소자를 탑재하는 단계와, 상기 하부 칩크기소자 상부에 접착성을 띠는 칩 접합부를 형성하는 단계와, 상기 칩 접합부에 돌출형 외부연결단자가 형성된 상부 칩크기소자를 역방향으로 접착시키는 단계와, 상기 상부 칩크기소자의 외부연결단자에 패턴을 갖는 연결테이프의 상부 칩크기소자 연결부를 접착시키는 단계와, 상기 패턴을 갖는 연결테이프의 테이프 본딩부를 상기 모듈 보오드의 테이프 접착부와 연결시키는 단계를 구비하는 것을 특징으로 하는 적층형 반도체 모듈 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 패턴을 갖는 연결테이프의 칩크기소자 연결부와 대응하는 반대면에 열전도판(heat spread plate)을 형성하는 단계를 더 구비할 수 있고, 상기 복수개의 연결테이프들을 서로 연결하면서 외부로 노출되는 통합방열판(large scale heat sink)을 형성하는 단계를 더 구비할 수도 있다.
본 발명에 따르면, 모듈 보오드를 이용하여 적층형 반도체 패키지가 탑재된 모듈을 구현할 수 있고, 열전도판 및 통합방열판을 이용하여 반도체 모듈의 내부에서 발생을 열을 외부로 효과적으로 방출시킬 수 있으며, 칩크기소자이면 어떤 형태의 반도체 패키지라도 쉽게 모듈 보오드에 적층형 반도체 패키지 형태로 탑재할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 명세서에서 말하는 패턴을 갖는 연결테이프나 상부/하부 칩크기소자는 가장 넓은 의미로 사용하고 있으며 아래의 실시예에 도시된 것과 같은 특정 형상만을 한정하는 것이 아니다.
본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 패턴을 갖는 연결테이프가베이스필름 아래에 구리패턴을 형성한 구조이지만, 이는 에치드 리드프레임(etched leadframe)을 구부려 사용해도 무방하다. 또한, 상부 및 하부 칩크기소자의 내부 모양을 다른 형태로 치환한 칩크기소자로 적용할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
먼저, 도 10을 참조하여 본 발명에 의한 적층형 반도체 모듈의 전체적인 구조에 대해 설명한 후, 내부의 구성요소에 대하여 하나씩 순서대로 설명하기로 한다.
본 발명에 의한 적층형 반도체 모듈의 구성은, ① 복수개의 하부 칩크기소자(CSP) 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결 테이프가 접착되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드(100)와, ② 상기 모듈 보오드의 하부 칩크기소자 탑재부에 외부연결단자가 탑재되는 하부 칩크기소자(200)와, ③ 상기 하부 칩크기소자 상부에 형성된 칩 접합부(600)와, ④ 상기 칩 접합부에 역방향으로 접착되어 외부연결단자가 위로 향하는 상부 칩크기소자(300)와, 위에서는 상기 상부 칩크기소자의 외부연결단자와 연결되고 아래서는 상기 모듈보오드의 테이프 접착부와 연결되는 패턴을 갖는 연결테이프(400)로 이루어진다.
여기서 상기 하부 및 상부 칩크기소자(200,300)의 적층형태와, 상기 패턴을 갖는 연결테이프(400)는 본 발명의 목적을 달성하는 주요한 수단이 된다. 또한, 상기 칩 접합부(600)는 반도체 패키지를 서로 접합시킬 수 있는 재질이면 어떠한 것도 가능하며, 일 예로 납(solder), 액상 에폭시 및 접착테이프 등을 사용할 수있다.
이어서, 본 발명에 의한 적층형 반도체 모듈을 구성하는 세부구성에 대하여 하나씩 상세히 설명하기로 한다.
도 4는 본 발명에 의한 적층형 반도체 모듈의 모듈 보오드를 설명하기 위해 도시한 평면도이다.
도 4를 참조하면, 본 발명에 의한 모듈 보오드(100)는, FR4 재질의 플라스틱 위에 구리패턴이 형성된 일반적인 형태의 인쇄회로기판(PCB: Printed Circuit Board)으로서, 내부에는 하부 칩크기소자 탑재부(110)와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결(미도시)되고 후속공정에서 패턴을 갖는 연결테이프(도9 400)가 위에 접착되는 테이프 접착부(120)와, 상기 하부 칩크기소자 탑재부 및 테이프 접착부에 있는 구리패턴을 외부로 연결시켜 확장하는데 필요한 모듈핀 연결부(130)를 포함한다.
상기 하부 칩크기소자 탑재부(110)는 외부연결단자가 솔더범프 혹은 솔더볼과 같은 돌출형인 하부 칩크기소자(도7 및 도8의 200)가 탑재되는 곳으로서, 그 모양이 상기 하부 칩크기소자의 외부연결단자의 모양과 1:1로 대응되도록 되어 있다. 또한, 테이프 접착부(120)는 도면에서는 하나의 하부 칩크기소자 탑재부(110)에 2개가 포함되도록 도시되어 있으나, 이는 1 ~ 4개까지 필요에 따라 변형할 수 있다. 또한, 상기 모듈핀 연결부(130)는 모듈이 다른 인쇄회로기판과 연결되는 중간통로(terminals)의 역할을 수행한다.
도 5 및 도 6은 도 4의 테이프 접착부 표면의 모양을 설명하기 위해 도시한단면도들이다.
도 5 및 도 6을 참조하면, 상기 모듈 보오드(100)의 테이프 접착부(120)에는 후속공정에서 패턴을 갖는 연결테이프(도9 400)와 접착이 용이하도록 표면처리가 되어 있다. 도 5의 경우에는 플라스틱 기판(140)의 구리패턴(150) 위에 포토 솔더 레지스트(PSR: Photo Solder Regist)가 표면처리 된 것이고, 도 6의 경우에는 이방성 전도성 접착제(170)가 플라스틱 기판(140) 및 구리패턴(150) 위에 전체적으로 적층(deposition)되어 있는 모습이다.
상기 이방성 전도성 접착제(170)는 내부의 접착물질에 의하여 상하방향으로만 전도성을 갖고, 수평방향으로는 전도성을 갖지 않는 도전물질이 포함되어 있는 구조이다. 이러한 이방성 전도성 접착제(170)는 상기 구리패턴(150)이 조밀한 간격(fine pitch)일 때에 사용하면 더욱 효과적이다.
도 7 및 도 8은 본 발명에 의한 적층형 반도체 모듈에서 상부 및 하부 칩크기소자(CSP)의 모양을 설명하기 위해 도시한 단면도들이다.
도 7은 상부 및 하부 칩크기소자(200, 300)로 사용될 수 있는 반도체 패키지로 FBGA(Fine Pitch Ball Grid Array)를 사용한 것이다. 상기 FBGA의 구조는, 기판(220) 위에 에폭시 혹은 접착테이프(230)로 반도체 칩(210)을 접착하고, 금선(250)으로 와이어 본딩(wire bonding)을 한 후, 봉합수지(260)로 몰딩(molding)하여 솔더볼(240)을 기판(220) 하부에 부착한 것이다.
도 8은 상부 및 하부 칩크기소자(200, 300)로 사용될 수 있는 반도체 패키지로 내부에 두 개의 반도체 칩(310, 320)이 탑재되는 DDP(Double Die Package)를사용하는 것이다. 상기 DDP의 구조는 기판(320) 위에 다이접착제(330)를 사용하여 하부 반도체 칩(310)을 탑재하고 금선(350)을 이용한 1차 와이어 본딩을 수행하고, 상기 하부 반도체 칩(310) 위에 반도체 칩까리의 접착을 위해 사용되는 접착제(332)를 형성한 후, 상부 반도체 칩(312)을 탑재한다. 그 후, 상기 상부 반도체 칩(312)에 금선(350)을 사용하여 2차 와이어 본딩을 수행하고, 봉합수지(360)를 이용한 몰딩(molding)을 수행하고, 마지막으로 상기 기판(320) 아래 솔더볼(340)을 외부연결단자로 부착한 것이다.
그러나 도 7 및 도 8의 상부 및 하부 칩크기소자(200, 300)의 모양은 발명의 이해를 돕기 위해 예시적으로 도시한 것이다. 상기 도7 및 도8에 도시된 반도체 패키지 외에, TBGA(Tape Ball Grid Array) 혹은 WBGA(Wire Bonding Ball Grid Array) 혹은 3개의 반도체 칩이 적층된 구조의 반도체 패키지등도 상부 및 하부 칩크기소자(200,300)로 적용이 가능하다. 즉, 외부연결단자의 형태가 리드가 아닌 솔더볼이나 솔더범프 형태이면 어떤 내부 구조를 갖는 칩크기소자(CSP)라도, 본 발명에서는 상부 및 하부 칩크기소자로 적용이 가능하다.
도 9는 본 발명에 의한 적층형 반도체 모듈에서 패턴을 갖는 연결테이프를 설명하기 위해 도시한 밑면도이다.
도 9를 참조하면, 패턴을 갖는 연결테이프(400)는 구부려질 수 있는 폴리이미드(polyimid)와 같은 베이스필름(base film)에 구리패턴이 형성된 구조로서, 내부에는 상부 칩크기소자 연결부(410), 연결패턴(420) 및 테이프 본딩부(430)가 형성되어 있다.
상기 상부 칩크기소자 연결부(410)는 상부 칩크기소자(도7 및 도8의 300)의 외부연결단자가 접착되어 전기적으로 연결되는 곳이다. 따라서 그 모양, 즉, 외부연결단자 접착부(412)의 형태가, 상기 상부 칩크기소자의 외부연결단자 형태와 동일하게 되어있다.
또한 상기 연결패턴(420)은 상기 상부 칩크기소자 연결부(410)와 전기적으로 연결되어 외부로 확장되는 구리패턴으로서 단층 혹은 다층의 구조로 형성될 수 있다. 그리고 상기 테이프 본딩부(430)는 상기 도 4에서 설명된 모듈보오드(도4 100)의 테이프 접착부(120)와 서로 접착되어 연결되는 부분이다. 이러한 모듈 보오드의 테이프 접착부(120)와 패턴을 갖는 연결테이프의 테이프 본딩부(430)와의 접착은 열과 압력을 사용하여 접착이 가능하며, 이는 TAB(Tape Automated Bonding) 패키지 탑재공정에서 사용되는 본딩 기술을 이용할 수 있다.
여기서, 본 발명에서는 발명의 이해를 돕기 위해 폴리이미드 재질의 베이스 필름에 구리패턴이 형성된 것을, 패턴을 갖는 연결테이프(400)의 예로 설명하였지만, 이를 에치드 리드프레임(etched leadframe)을 구부려서 사용할 수도 있으며 기타 다른 형태로 얼마든지 변형이 가능하다.
도 10은 본 발명에 의한 적층형 반도체 모듈의 단면도이다.
도 10을 참조하면, 본 발명에 의한 적층형 반도체 모듈의 구조는, 모듈테이프(100), 하부 칩크기소자(200), 칩 접합부(600), 상부 칩크기소자(300) 및 패턴을 갖는 연결테이프(400)로 이루어진다. 여기서 상기 패턴을 갖는 연결테이프(400)는 상기 하부 칩크기소자(200) 및 상부 칩크기소자(300)의 외부연결단자를모듈보오드(100)에 있는 구리패턴을 이용하여 서로 연결시키는 역할을 수행한다. 따라서 종래 기술에서는 모듈 보오드와 그 위에 탑재되는 반도체 패키지의 연결이, 오직 반도체 패키지의 외부연결단자만을 통하여 이루어졌으나, 본 발명에서는 외부연결단자 외에 패턴을 갖는 연결테이프(400)를 통해서도 이루어진다. 그러므로 모듈 보오드 위에 탑재되는 반도체 패키지가 적층형 반도체 패키지인 경우, 상기 적층형 반도체 패키지 내부에서만 상부 및 하부 반도체 패키지를 연결시켜야 하는 제한사항을 극복할 수 있고, 이는 패턴을 갖는 연결테이프(400)를 통하여 다양한 방법으로 이루어질 수 있다.
도 11은 본 발명에 의한 적층형 반도체 모듈에 열전도판을 부착한 단면도이다.
도 11을 참조하면, 상기 도 10의 적층형 반도체 모듈 위에 열전도층(TIM: Thermal Interface Material)을 사용하여 열전도판(Heat Spread Plate, 500)을 추가로 형성한 구조이다. 상기 열전도판(500)은 니켈(Ni), 철, 알루미늄 및 화학기상증착(CVD: Chemical Vapor Depoition)으로 형성된 금속막 중에서 어느 하나의 막을 선택하여 사용할 수 있으며, 상기 선택된 어느 하나의 막을 포함하는 복합막 혹은 상기 금속을 포함하는 합금막을 사용할 수도 있다. 또한 상기 열전도층(TIM, 510)은 열전도 특성이 우수하며 접착력을 갖는 재질이면 어떤 물질이라도 사용이 가능하다.
도 12는 도 11의 적층형 반도체 모듈에 통합방열판을 추가로 부착한 단면도이다.
도 12를 참조하면, 상기 도 11의 구조에 추가로 통합방열판(700)을 부착할 수 있다. 상기 통합방열판(700)은 상기 열전도판(500) 위에 접착테이프 혹은 또 다른 열전도층(TIM)을 형성한 후 부착이 가능하다. 상기 통합방열판(700)은 하나의 적층형 반도체 패키지(1000)에만 형성되는 구조가 아니라, 모듈 보오드 위에 있는 전체 적층형 반도체 패키지(1001, 1002)의 상부를 모두 연결하면서 부착되는 형태이다.
따라서, 열전도판(500) 혹은 통합방열판(700)이 부착된 본 발명에 의한 적층형 반도체 모듈은, 적층형 반도체 패키지(1001, 1002)에서 발생되는 열을 아래방향으로는 모듈보오드를 통해 외부로 방출하고, 윗 방향으로는 열전도판(500) 혹은 통합방열판(700)을 통해 외부로 방출하는 것이 가능한 이상적인 구조를 갖는다.
이하, 도 12를 참조하여 본 발명에 의한 적층형 반도체 모듈의 제조방법을 설명하기로 한다.
먼저, 내부에 복수개의 하부 칩크기소자 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결테이프가 전기적으로 연결되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드(100)를 준비한다. 이어서, 상기 모듈 보오드의 하부 칩크기소자 탑재부에 돌출형 외부연결단자가 형성된 하부 칩크기소자(200)를 소자탑재기술(SMT: Surface Mounting Technology)을 이용하여 부착한다. 그 후, 상기 하부 칩크기소자 상부에 접착성을 띠는 칩 접합부(600)를 형성한다. 상기 칩 접합부(600)가 형성된 결과물 위에 돌출형 외부연결단자가 형성된 상부 칩크기소자(300)를 역방향으로 접착시켜 외부연결단자가 윗방향으로 향하도록 한다.
계속해서, 상기 상부 칩크기소자의 외부연결단자에 패턴을 갖는 연결테이프(400)의 상부 칩크기소자 연결부를 접착키고, 상기 패턴을 갖는 연결테이프의 테이프 본딩부를 상기 모듈 보오드의 테이프 접착부와 연결시킨다. 그리고 상기 패턴을 갖는 연결테이프 위에 열전달층(510)을 형성한 후, 그 위에 열전도판(500)을 부착한다. 마지막으로 상기 열전도판(500) 위에 열전달층(TIM)이나 접착테이프를 추가로 형성한 후, 통합방열판(700)을 부착한다. 필요하다면, 상기 열전도판(500)을 부착하지 않고 곧바로 상기 패턴을 갖는 연결테이프(400) 위에 통합방열판(700)을 형성할 수도 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 모듈 보오드에 있는 구리패턴을 이용하여 적층형 반도체 패키지가 탑재된 적층형 반도체 모듈을 구현할 수 있다. 둘째, 열전도판 및 통합방열판을 이용하여 적층형 반도체 패키지 내부에서 발생된 열을 아래 및 위로 동시에 방출시킬 수 있다. 셋째, 솔더볼과 솔더범프를 외부연결단자로 사용하는 칩크기소자이면 어떤 형태의 반도체 패키지라도 적층형 반도체 패키지 내부가 아닌 모듈 보오드를 이용하여 적층형 반도체 패키지 형태로 만들 수 있다.

Claims (20)

  1. 복수개의 하부 칩크기소자(CSP) 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결 테이프가 접착되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드;
    상기 모듈 보오드의 하부 칩크기소자 탑재부에 외부연결단자가 탑재되는 하부 칩크기소자;
    상기 하부 칩크기소자 상부에 형성된 칩 접합부;
    상기 칩 접합부에 역방향으로 접착되어 외부연결단자가 위로 향하는 상부 칩크기소자; 및
    위에서는 상기 상부 칩크기소자의 외부연결단자와 연결되고 아래서는 상기 모듈보오드의 테이프 접착부와 연결되는 패턴을 갖는 연결테이프를 구비하는 것을 특징으로 하는 적층형 반도체 모듈.
  2. 제1항에 있어서,
    상기 모듈 보오드의 하부 칩크기소자 탑재부의 모양은,
    상기 하부 칩크기소자의 외부연결단자의 형상과 1:1로 대응되도록 만들어진 것을 특징으로 하는 적층형 반도체 모듈.
  3. 제1항에 있어서,
    상기 모듈 보오드의 테이프 접착부는,
    하나의 하부 칩크기소자 탑재부에 1 ~ 4개가 포함되도록 형성된 것을 특징으로 하는 적층형 반도체 모듈.
  4. 제1항에 있어서,
    상기 하부 칩크기소자 및 상부 칩크기소자는,
    외부연결단자가 솔더볼(solder ball)인 것을 특징으로 하는 적층형 반도체 모듈.
  5. 제1항에 있어서,
    상기 하부 칩크기소자 및 상부 칩크기소자는,
    외부연결단자가 솔더범프(solder bump)인 것을 특징으로 하는 적층형 반도체 모듈.
  6. 제1항에 있어서,
    상기 하부 칩크기소자 및 상부 칩크기소자는,
    내부에 반도체 칩이 하나인 반도체 패키지인 것을 특징으로 하는 적층형 반도체 모듈.
  7. 제1항에 있어서,
    상기 하부 칩크기소자 및 상부 칩크기소자는,
    내부에 반도체 칩이 두 개 이상인 반도체 패키지인 것을 특징으로 하는 적층형 반도체 모듈.
  8. 제1항에 있어서,
    상기 칩 접합부의 재질은,
    접착테이프, 열에 경화되는 액상의 접착제 및 솔더로 이루어진 접착물질군 중에서 선택된 어느 하나인 것을 특징으로 하는 적층형 반도체 모듈.
  9. 제1항에 있어서,
    상기 모듈 보오드의 테이프 접착부의 표면은,
    포토 솔더 레지스트(PSR) 및 이방성 전도성 접착제로 이루어진 접착물질군 중에 선택된 어느 하나가 형성되어 있는 것을 특징으로 적층형 반도체 모듈.
  10. 제1항에 있어서,
    상기 패턴을 갖는 연결테이프는,
    휘어질 수 있는 베이스필름(base film)과, 상기 베이스필름 하부에 형성된 구리 패턴을 포함하는 것을 특징으로 하는 적층형 반도체 모듈.
  11. 제10항에 있어서,
    상기 베이스필름은, 폴리이미드(polyimid)인 것을 특징으로 하는 적층형 반도체 모듈.
  12. 제10항에 있어서, 상기 구리 패턴은,
    상기 상부 칩크기소자의 외부연결단자와 연결되는 상부 칩크기소자 연결부;
    상기 상부 칩크기소자 연결부와 전기적으로 연결되어 외부로 확장되는 연결패턴; 및
    상기 확장되는 연결패턴 끝단에 형성되어 상기 모듈 보오드의 테이프 접착부에 연결되는 테이프 본딩부를 포함하는 것을 특징으로 하는 적층형 반도체 모듈.
  13. 제12항에 있어서,
    상기 패턴을 갖는 연결테이프의 상부 칩크기소자 연결부의 모양은,
    상기 상부 칩크기소자 외부연결단자의 형상과 1:1로 대응되도록 만들어진 것을 특징으로 하는 적층형 반도체 모듈.
  14. 제1항에 있어서,
    상기 패턴을 갖는 연결테이프는 상부에 열전도판(heat spread plate)을 더 구비하는 것을 특징으로 하는 적층형 반도체 모듈.
  15. 제14항에 있어서,
    상기 열전도판은 상기 연결테이프 위에 열전도층(TIM)을 사용하여 부착된 것을 특징으로 하는 적층형 반도체 모듈.
  16. 제14항에 있어서,
    상기 열전도판의 재질은 니켈, 철, 알루미늄 및 화학기상증착(CVD)으로 형성된 금속막으로 이루어진 금속물질군 중에서 선택된 어느 하나의 막 혹은 이를 포함하는 합금인 것을 특징으로 하는 적층형 반도체 모듈.
  17. 제1항에 있어서,
    상기 적층형 반도체 모듈은 상기 복수개의 연결테이프 상부를 서로 연결하면서 외부로 노출되는 통합방열판(large scale heat sink)을 더 구비하는 것을 특징으로 하는 적층형 반도체 모듈.
  18. 내부에 복수개의 하부 칩크기소자 탑재부와, 상기 하부 칩크기소자 탑재부와 전기적으로 연결되고 패턴을 갖는 연결테이프가 전기적으로 연결되는 테이프 접착부와, 모듈핀 연결부를 포함하는 인쇄회로기판 형태의 모듈 보오드를 준비하는 단계;
    상기 모듈 보오드의 하부 칩크기소자 탑재부에 돌출형 외부연결단자가 형성된 하부 칩크기소자를 탑재하는 단계;
    상기 하부 칩크기소자 상부에 접착성을 띠는 칩 접합부를 형성하는 단계;
    상기 칩 접합부에 돌출형 외부연결단자가 형성된 상부 칩크기소자를 역방향으로 접착시키는 단계;
    상기 상부 칩크기소자의 외부연결단자에 패턴을 갖는 연결테이프의 상부 칩크기소자 연결부를 접착시키는 단계; 및
    상기 패턴을 갖는 연결테이프의 테이프 본딩부를 상기 모듈 보오드의 테이프 접착부와 연결시키는 단계를 구비하는 것을 특징으로 하는 적층형 반도체 모듈 제조방법.
  19. 제18항에 있어서,
    상기 패턴을 갖는 연결테이프의 칩크기소자 연결부와 대응하는 반대면에 열전도판(heat spread plate)을 형성하는 단계를 더 구비하는 것을 특징으로 하는 적층형 반도체 모듈 제조방법.
  20. 제18항에 있어서,
    상기 복수개의 연결테이프들을 서로 연결하면서 외부로 노출되는 통합방열판(large scale heat sink)을 형성하는 단계를 더 구비하는 것을 특징으로 하는 적층형 반도체 모듈 제조방법.
KR10-2002-0043696A 2002-07-24 2002-07-24 적층형 반도체 모듈 및 그 제조방법 KR100442880B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0043696A KR100442880B1 (ko) 2002-07-24 2002-07-24 적층형 반도체 모듈 및 그 제조방법
US10/376,343 US6835598B2 (en) 2002-07-24 2003-03-03 Stacked semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043696A KR100442880B1 (ko) 2002-07-24 2002-07-24 적층형 반도체 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040009679A true KR20040009679A (ko) 2004-01-31
KR100442880B1 KR100442880B1 (ko) 2004-08-02

Family

ID=30768179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043696A KR100442880B1 (ko) 2002-07-24 2002-07-24 적층형 반도체 모듈 및 그 제조방법

Country Status (2)

Country Link
US (1) US6835598B2 (ko)
KR (1) KR100442880B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575590B1 (ko) * 2003-12-17 2006-05-03 삼성전자주식회사 열방출형 적층 패키지 및 그들이 실장된 모듈
KR20140146880A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 반도체 패키지

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049691B2 (en) 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
TW200536089A (en) * 2004-03-03 2005-11-01 United Test & Assembly Ct Ltd Multiple stacked die window csp package and method of manufacture
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system
US7372141B2 (en) 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
TWI268628B (en) * 2005-08-04 2006-12-11 Advanced Semiconductor Eng Package structure having a stacking platform
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US8952524B2 (en) * 2006-04-28 2015-02-10 Juniper Networks, Inc. Re-workable heat sink attachment assembly
US7705441B2 (en) * 2007-03-06 2010-04-27 Infineon Technologies Ag Semiconductor module
KR101119348B1 (ko) 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US8846448B2 (en) * 2012-08-10 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Warpage control in a package-on-package structure
CN203775513U (zh) * 2013-12-30 2014-08-13 昆山维信诺显示技术有限公司 一种柔性电路板
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US10548245B2 (en) * 2018-02-12 2020-01-28 Robert J Lipp Liquid cooled open compute project rack insert

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
KR100487135B1 (ko) * 1997-12-31 2005-08-10 매그나칩 반도체 유한회사 볼그리드어레이패키지
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575590B1 (ko) * 2003-12-17 2006-05-03 삼성전자주식회사 열방출형 적층 패키지 및 그들이 실장된 모듈
KR20140146880A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR100442880B1 (ko) 2004-08-02
US6835598B2 (en) 2004-12-28
US20040018661A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US5241133A (en) Leadless pad array chip carrier
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US5684330A (en) Chip-sized package having metal circuit substrate
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7242081B1 (en) Stacked package structure
US7342304B2 (en) Semiconductor package with heat dissipating structure
US20040046241A1 (en) Method of manufacturing enhanced thermal dissipation integrated circuit package
KR20040062764A (ko) 칩 스케일 적층 패키지
US7605020B2 (en) Semiconductor chip package
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
EP0563264B1 (en) Leadless pad array chip carrier
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US7002251B2 (en) Semiconductor device
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20050029655A1 (en) Semiconductor device
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR100487135B1 (ko) 볼그리드어레이패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP3850712B2 (ja) 積層型半導体装置
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
US20100264540A1 (en) IC Package Reducing Wiring Layers on Substrate and Its Carrier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee