JP3054576B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3054576B2
JP3054576B2 JP7102236A JP10223695A JP3054576B2 JP 3054576 B2 JP3054576 B2 JP 3054576B2 JP 7102236 A JP7102236 A JP 7102236A JP 10223695 A JP10223695 A JP 10223695A JP 3054576 B2 JP3054576 B2 JP 3054576B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
package
island
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7102236A
Other languages
English (en)
Other versions
JPH08298303A (ja
Inventor
幸喜 北岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7102236A priority Critical patent/JP3054576B2/ja
Priority to US08/630,582 priority patent/US5757075A/en
Priority to KR1019960013381A priority patent/KR100231934B1/ko
Publication of JPH08298303A publication Critical patent/JPH08298303A/ja
Application granted granted Critical
Publication of JP3054576B2 publication Critical patent/JP3054576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、放熱機構を有する中空
プラスチックパッケージに半導体素子を搭載した半導体
装置に関するものである。
【０００２】
【従来の技術】従来、半導体装置用、特に固体撮像装置
用パッケージとして、セラミックからなるウインドフレ
ームとベースフレームとの間に低融点ガラスを介してリ
ードフレーンムを挟み込んだサーディップパッケージが
広く使われてきた。しかしながら、近年、パッケージの
低コスト化、高精度化、軽量化の要求から、中空プラス
チックパッケージが用いられるようになってきた。
【０００３】この中空プラスチックパッケージは、図６
及び図７に示すように、成型後に半導体素子搭載の為の
中空部分６を確保するように加工されたモールド成型金
型の間に、あらかじめ所定のパターンをエッチング又は
プレス等の手法により形成された４２アロイ等の金属か
らなるリードフレーム１を挟み、熱硬化型エポキシ樹脂
等からなるモールド樹脂２を金型中へトランスファーモ
ールドすることにより、成型され、その後、インナーリ
ード３に金メッキ等が施され、更にアウタリード４が所
定の形状に曲げられている。
【０００４】その後、半導体素子５は中空プラスチック
パッケージの中空部分６の底部のモールド樹脂２上に直
接銀ペースト等によりダイボンドされ、半導体素子５上
のアルミ電極７とインナーリード３との間にアルミ細線
又は金細線８をワイヤーボンディングすることにより、
相互の電気的導通を確保したうえで、中空プラスチック
パケージの開口部をふさぐようにして、ガラス等の平板
透光性材料からなるリッド９を熱硬化型エポキシ樹脂等
からなる接着剤を介して取り付けることにより得られ
る。尚、図６は第１の従来の半導体装置の一部断面斜視
図、図７（ａ）は図６の半導体装置をＡ方向からみた一
部断面側面図であり、同（ｂ）は図６の半導体装置をＢ
方向からみた一部断面側面図である。
【０００５】また、半導体素子の動作時に発生する熱を
放熱する効果をもつ金属板を中空プラスチックパケージ
の半導体素子搭載面底部の樹脂内に埋め込むことが、特
開平４−７９２５６号公報に記載されている。更に、放
熱効果をもつ金属板をリードフレームの一部であるアイ
ランド部で構成したものが特開平４−３１２９６３号公
報に記載されている。
【０００６】
【発明が解決しようとする課題】上述のような、従来の
中空プラスチックパッケージに半導体素子を搭載した半
導体装置には、以下のような問題があった。
【０００７】まず、従来広く使われていたサーディップ
パッケージの場合、パッケージ材質であるセラミックの
熱伝導率が約４０×１０-4ｃａｌ／（ｍｍ・ｓｅｃ・
℃）と高いため、半導体素子の動作時の発熱のほとんど
はパッケージ裏面のベースフレームを通し、大気中に放
熱できたので、半導体素子として、例えば固体撮像素子
を搭載した場合、暗時の撮像で現れる白点欠陥（以下、
「暗時白点」という。）のレベルは問題にならない程度
であった。
【０００８】しかし、サーディップパッケージに代わり
中空プラスチックパッケージが固体撮像装置用パッケー
ジとして使われるに至り、暗時白点レベルが無視できな
いようになってきた。即ち、中空プラスチックパケージ
の場合、パッケージ材質であるモールド樹脂の熱伝導率
が約２×１０-4ｃａｌ／（ｍｍ・ｓｅｃ・℃）とセラミ
ックのそれの１／２０程度であるため、半導体素子の動
作時の発熱を十分に大気中に放熱することができず、そ
のため、固体撮像素子自体の温度が上昇し、暗時白点レ
ベルが悪化するようになった。
【０００９】また、特開平４−７９２５６号公報や特開
平４−３１２９６３号公報に示すように耐湿効果をもつ
ものでは、半導体素子と耐湿板との間には樹脂が存在す
るので、その部分に熱が蓄えられ、あまり放熱効果が得
られない。そこで、半導体素子と離れた位置に存在する
耐湿板とを金属で接続することが考えられるが、半導体
素子と耐湿板との間の樹脂中に、位置精度よく形成する
ことは難しく、耐湿板は樹脂を流入する際、固定されて
おらず、位置の変動がおこる。
【００１０】一方、中空部分をもたないプラスチックパ
ッケージの技術を応用し、図８及び図９に示すように、
中空部分６の底面に金属からなる放熱板１０を嵌め込ん
だ構造も考えられるが、この構造では、放熱性に関して
は、サーディップパッケージを同等以上の性能をもつも
のの、パッケージと放熱板との保持は板厚１ｍｍ程度の
放熱板の側面とモールド樹脂との接着のみであるため、
機械強度が極端に劣り、また、接着界面を通して外部の
水分が侵入しやすいため、耐湿性も劣るという問題点が
あった。尚、図８は第２の従来の半導体装置の一部断面
斜視図、図９（ａ）は図８の半導体装置をＡ方向からみ
た一部断面側面図であり、同（ｂ）は図８の半導体装置
をＢ方向からみた一部断面側面図である。本発明は、上
述の問題点に鑑み、パッケージの機械強度及び耐湿性を
劣化させることなく放熱機構を有する中空プラスチック
パッケージに半導体素子を搭載した半導体装置を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の半導体装
置は、リードフレームをモールド樹脂で封止した中空プ
ラスチックパッケージに半導体素子を搭載した半導体装
置において、上記リードフレームと一体となったアイラ
ンド部に固定された、金属からなる支持部と該支持部先
端に上記アイランド部に対して平行になるように固定さ
れた上記半導体素子を搭載する平面部とからなる放熱機
構部をゆうすることを特徴とするものである。
【００１２】また、請求項２記載の半導体装置は、上記
アイランド部における上記放熱機構部品が固定されてい
る面の裏面が上記中空プラスチックパッケージから露出
していることを特徴とする、請求項１記載の半導体装置
である。
【００１３】更に、請求項３記載の半導体装置は、上記
放熱機構部品の平面部の面積が上記半導体素子の底面積
よりも小さくしたことを特徴とする、請求項１又は請求
項２記載の半導体装置である。
【００１４】
【作用】上記請求項１記載の構成にすることにより、パ
ッケージの機械強度、及び耐湿性を劣化させることな
く、半導体素子動作時の発熱を効果的に大気中に放熱す
ることができるため、従来の半導体素子として、固体撮
像素子を搭載した中空プラスチックパッケージで問題で
あった暗時白点レベルをサーディップパッケージと同等
以下に改善できる。
【００１５】また、上記請求項２記載の構成にすること
により、請求項１記載の構成より更に高い放熱効果が得
られる。
【００１６】更に、上記請求項３記載の構成にすること
により、パッケージに対する半導体素子の搭載位置精度
も同時に向上した半導体装置が得られる。
【００１７】
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
【００１８】図１は本発明の第１の実施例の一部断面斜
視図であり、図２（ａ）は図１の半導体装置をＡ方向か
らみた一部断面側面図であり、同（ｂ）は図１の半導体
装置をＢ方向からみた一部断面側面図であり、図３
（ａ）は本発明の一実施例の半導体素子を搭載する様子
を示す図であり、同（ｂ）は同半導体素子を搭載したリ
ードフレームをトランスファーモールドした後の斜視図
であり、図４は本発明の第２の実施例の一部断面斜視図
であり、図５（ａ）は図４の半導体装置をＡ方向からみ
た一部断面側面図であり、同（ｂ）は図４の半導体装置
をＢ方向からみた一部断面側面図である。
【００１９】図１乃至図５において、１はリードフレー
ム、２はモールド樹脂、３はインナリード、４はアウタ
リード、５は半導体素子、６は中空部分、７はアルミ電
極、８はアルミ細線又は金細線、９はリッド、１１は放
熱機構部品、１２はアイランドを示す。
【００２０】請求項１記載の本発明の中空プラスチック
パッケージを用いた半導体装置は、リードフレーム１の
一部であるアイランド１２に溶接又は熱伝導性の良好な
接着剤により取り付けられた支持部と半導体素子搭載面
とを有する放熱機構部品１１によって、半導体素子５が
アイランド１２に対して固定され、半導体素子５での発
熱をアイランド１２より放熱することを特徴とする。ま
た、請求項２記載の同半導体装置は、アイランド１２の
上記支持部が固定されている面の裏面が中空プラスチッ
クパッケージから露出していることを特徴とするもので
ある。更に、請求項３記載の同半導体装置は、上記半導
体素子搭載面の面積が半導体素子５の底面の面積より小
さいことを特徴とする。
【００２１】次に、図１乃至図３を用いて、本発明の第
１の実施例の中空プラスチックパッケージを用いた半導
体装置の構造を説明する。
【００２２】まず、予め所定のパターンをエッチング又
はプレス等の手法により形成された４２アロイ等の金属
からなるリードフレーム１の一部で且つ、必要に応じて
インナーリード３の表面よりも下方に位置するように曲
げられたアイランド１２に、半導体素子５の底面積より
小さい半導体素子搭載面と、該搭載面の裏面で該搭載面
に対し垂直に形成された一又は複数の突起部を有し、且
つ、金属よりなる放熱機構部品１１の突起部の先端が溶
接又は熱伝導率の良好な接着剤にて取り付けられてい
る。これによって、半導体素子搭載面とアイランド１２
とは平行に保たれる。
【００２３】次に、パッケージ形成後に半導体素子５の
搭載の為の中空部分６を確保するように加工された上下
モールド成形金型（図示せず。）の間に放熱機構部品１
１を取り付けたリードフレーム１が挟み込まれる。この
ときアイランド１２における放熱機構部品１１を取り付
けた面と反対の面は、モールド成形金型の内、パッケー
ジ成形時にインナリード３の表面より下方を成形するた
め用いられる下部金型表面に接触する。また、放熱機構
部品１１の半導体素子搭載用平面は、パッケージ成形時
にインナリード３の表面より上方を成形するために用い
られる上部金型（即ち、下部金型と相対する他方の金
型）表面と接触するように位置し、両金型にて放熱機構
部品１１を取り付けたアイランド１２が挟まれる。した
がって、放熱機構部品１１とアイランド１２とは両金型
で押えつけられているので、モールド樹脂２をインサー
トする際の変動を抑えられる。
【００２４】その後、モールド成形金型中へ熱硬化型エ
ポキシ樹脂等からなるモールド樹脂２をトランスファー
モールドすることにより、放熱機構を有する中空プラス
チックパッケージが成形される。モールド樹脂２を成形
した後、放熱機構部品１１のは導体素子搭載用平面は、
中空部分６内に露出し、且つ、放熱機構部品１１を取り
付けたのと反対側のアイランド１２表面は、パッケージ
裏面に露出するような構造となる。
【００２５】また、下部金型をアイランド１２と接触さ
せず、放熱機構部品１１を上部金型とアイランドとで挟
み込むことが可能で、この場合、図４及び図５のよう
に、アイランド全体がモールド樹脂２に埋め込まれる。
金型に固定されるリードフレーム１の一部であるアイラ
ンド１２と上部金型で放熱機構部品１１が固定されるの
で、同様に樹脂インサート時の変動が抑えられる。
【００２６】次に、インナリード３及びアウタリード４
に金メッキ等が施され、更に、アウタリード４が所定の
形状に曲げられる。そして、半導体装置は、半導体素子
５を放熱機構部品１１上に銀ペースト等によりダイボン
ドすることで、半導体素子５の動作時の発熱を放熱機構
部品１１及びアイランド１２を介して大気中に放熱し易
い機構となっている。
【００２７】また、放熱機構部品１１の半導体素子５を
搭載する平面の面積が、半導体素子５の底面積よりも小
さくした場合、該部分のみで半導体素子５の底面の一部
を保持するため、従来のようにパッケージの中空部分６
の底面に半導体素子５を搭載し、半導体素子５の底面全
体で保持する場合よりも、搭載面の加工精度による凹凸
の影響を受けにくく、半導体素子５の平坦性が向上し、
例えば、レンズ等へ固体撮像装置を取り付ける際に問題
となる、固体撮像素子表面のアオリの精度の向上も同時
に達成できる。
【００２８】次に、ダイボンドされた半導体素子５上の
アルミ電極７とインナリード３との間にアルミ細線又は
金細線８をワイヤーボンディングすることにより、相互
の電気的導通を確保したうえで、中空プラスチックパッ
ケージの開口部をふさぐようにして、ガラス等の平板透
光性材料からなるリッド９を熱硬化型エポキシ樹脂等か
らなる接着剤を介して、取り付けられる。
【００２９】上述の実施例において、搭載する半導体素
子５を固体撮像素子とした場合には、上記効果を奏する
が、他の半導体素子例えば、ＣＰＵ等を高速で動作させ
る場合、ＣＰＵを樹脂封止すると寄生容量が生じ、高速
性が損なわれるという理由で、中空プラスチックパッケ
ージを用いた場合、同様の放熱効果等が得られる。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、モールド樹脂は、放熱機構部品とア
イランドとの間にも充填されるため、モールド樹脂と放
熱機構部品及びアイランドとの接着面積が図８及び図９
の放熱板付きの中空プラスチックパッケージの場合のモ
ールド樹脂と放熱板とのそれに比べてはるかに大きくな
り、パッケージとして十分な機械強度が得られる。ま
た、同時にパッケージ裏面から中空部分に至るモールド
樹脂と放熱機構部品及びアイランドとの接着界面の総延
長が、図８及び図９の放熱板付きの中空プラスチックパ
ッケージの場合のモールド樹脂と放熱板とのそれに比べ
てはるかに長くなるため、パッケージ外部から侵入して
くる水分が中空部分までの時間が飛躍的に延びるため耐
湿性も向上する。
【００３１】以上より、パッケージの機械強度、及び耐
湿性を劣化させることなく、半導体素子の動作時の発熱
を効果的に大気中に放熱できるため、半導体素子が例え
ば固体撮像素子の場合、暗時白点レベルのサーディップ
パッケージ品と同等以下にすることができる。
【００３２】また、請求項２記載の構成にすることによ
り、更に放熱効果を向上させることができる。
【００３３】更に、請求項３記載の構成にすることによ
り、半導体素子の底面よりも面積が小さい放熱機構部品
表面のみで、半導体素子の底面の一部を保持するため、
従来のようにパッケージの中空部の底面に半導体素子を
搭載し、半導体素子の底面全体で保持する場合よりも、
搭載面の加工精度による凹凸の影響を受けにくいため、
固体撮像装置にレンズ等を取り付ける際に問題となる固
体撮像素子表面のアオリの精度も同時に向上することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の一部断面斜視図であ
る。
【図２】（ａ）は図１の半導体装置をＡ方向からみた一
部断面側面図であり、（ｂ）は図１の半導体装置をＢ方
向からみた一部断面側面図である。
【図３】（ａ）は本発明の一実施例の半導体素子を搭載
する様子を示す図であり、（ｂ）は同半導体素子を搭載
したリードフレームをトランスファーモールドした後の
斜視図である。
【図４】本発明の第２の実施例の一部断面斜視図であ
る。
【図５】（ａ）は図４の半導体装置をＡ方向からみた一
部断面側面図であり、（ｂ）は図４の半導体装置をＢ方
向からみた一部断面側面図である。
【図６】第１の従来の半導体装置の一部断面斜視図であ
る。
【図７】（ａ）は図６の半導体装置をＡ方向からみた一
部断面側面図であり、（ｂ）は図６の半導体装置をＢ方
向からみた一部断面側面図である。
【図８】第２の従来の半導体装置の一部断面斜視図であ
る。
【図９】（ａ）は図８の半導体装置をＡ方向からみた一
部断面側面図であり、（ｂ）は図８の半導体装置をＢ方
向からみた一部断面側面図である。
【符号の説明】
１ リードフレーム ２ モールド樹脂 ３ インナリード ４ アウタリード ５ 半導体素子 ６ 中空部分 ７ アルミ電極 ８ アルミ細線又は金細線 ９ リッド １１ 放熱機構部品 １２ アイランド

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームをモールド樹脂で封止し
    た中空プラスチックパッケージに半導体素子を搭載した
    半導体装置において、 上記リードフレームと一体となったアイランド部に固定
    された、金属からなる支持部と該支持部先端に上記アイ
    ランド部に対して平行になるように固定された上記半導
    体素子を搭載する平面部とからなる放熱機構部を有する
    ことを特徴とする半導体装置。
  2. 【請求項２】 上記アイランド部における、上記放熱機
    構部品が固定されている面の裏面が上記中空プラスチッ
    クパッケージから露出していることを特徴とする、請求
    項１記載の半導体装置。
  3. 【請求項３】 上記放熱機構部品の平面部の面積が上記
    半導体素子の底面積よりも小さくしたことを特徴とす
    る、請求項１又は請求項２記載の半導体装置。
JP7102236A 1995-04-26 1995-04-26 半導体装置 Expired - Fee Related JP3054576B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7102236A JP3054576B2 (ja) 1995-04-26 1995-04-26 半導体装置
US08/630,582 US5757075A (en) 1995-04-26 1996-04-11 Semiconductor heat sink apparatus
KR1019960013381A KR100231934B1 (ko) 1995-04-26 1996-04-24 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7102236A JP3054576B2 (ja) 1995-04-26 1995-04-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH08298303A JPH08298303A (ja) 1996-11-12
JP3054576B2 true JP3054576B2 (ja) 2000-06-19

Family

ID=14322009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7102236A Expired - Fee Related JP3054576B2 (ja) 1995-04-26 1995-04-26 半導体装置

Country Status (3)

Country Link
US (1) US5757075A (ja)
JP (1) JP3054576B2 (ja)
KR (1) KR100231934B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
JP2003527824A (ja) * 1998-10-13 2003-09-24 オニックス ファーマシューティカルズ，インコーポレイティド ポリペプチドおよび核酸をシグナリングする新規細胞
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP4571762B2 (ja) * 2001-07-13 2010-10-27 株式会社リコー サーディップ型固体撮像素子
KR100455881B1 (ko) * 2001-12-06 2004-11-06 (주)나노팩 광 반도체 소자 패키지 구조체와 그 제조방법
KR100882322B1 (ko) 2007-11-07 2009-02-17 (주)싸이럭스 방열기구가 구비된 조명장치
US8648932B2 (en) * 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
MX2012010981A (es) 2010-03-25 2012-11-06 Olive Medical Corp Sistema y metodo para proporcionar un dipositivo de generacion de imagenes de un solo uso para aplicaciones medicas.
WO2012155143A1 (en) 2011-05-12 2012-11-15 Olive Medical Corporation Image sensor with tolerance optimizing interconnects
EP2877079B1 (en) 2012-07-26 2021-04-21 DePuy Synthes Products, Inc. Camera system with minimal area monolithic cmos image sensor
US10517469B2 (en) 2013-03-15 2019-12-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
JP6419774B2 (ja) 2013-03-15 2018-11-07 デピュイ・シンセス・プロダクツ・インコーポレイテッド 内視鏡適用における画像センサｉ／ｏ及びコンダクタ数の最少化

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128278A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device and its packaging method
JPH03104142A (ja) * 1989-09-18 1991-05-01 Matsushita Electron Corp 樹脂封止型半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JP3080236B2 (ja) * 1990-07-21 2000-08-21 三井化学株式会社 耐湿性および放熱性の改良された半導体装置およびその製造方法
JP2539111B2 (ja) * 1991-02-21 1996-10-02 三井石油化学工業株式会社 耐湿性の改良された半導体装置およびその製造方法
JPH04123462A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
JPH04303946A (ja) * 1991-03-29 1992-10-27 Mitsubishi Electric Corp 半導体装置
KR940006427Y1 (ko) * 1991-04-12 1994-09-24 윤광렬 독서용 확대경
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100231934B1 (ko) 1999-12-01
JPH08298303A (ja) 1996-11-12
KR960039306A (ko) 1996-11-25
US5757075A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
JP3054576B2 (ja) 半導体装置
JP2920518B2 (ja) 窓付き半導体パッケージ
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US7719585B2 (en) Solid-state imaging device
KR20020049381A (ko) 얇고 작은 크기의 전력용 반도체 패키지
KR20090128557A (ko) 광학적 커플러 패키지
JPH02129948A (ja) プリモールド型半導体装置
US7531785B2 (en) Circuit device and method of manufacturing the same
JP2002334975A (ja) 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
US5796160A (en) Resin-sealed semiconductor device
US5874783A (en) Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
KR0157857B1 (ko) 반도체 패키지
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2001144229A (ja) 樹脂封止型半導体装置
JPH10313081A (ja) 半導体装置およびその製造方法
JPH03209746A (ja) 半導体パッケージ
JPH0992757A (ja) 半導体装置
JP4013780B2 (ja) 半導体装置の実装構造
JP2713141B2 (ja) 半導体装置
KR100481927B1 (ko) 반도체패키지및그제조방법
JP2928421B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP3201063B2 (ja) 半導体装置
JP2005050950A (ja) 中空パッケージ及び半導体装置
JPH11219969A (ja) 半導体装置
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080407

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees