JPH03209746A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH03209746A
JPH03209746A JP2004233A JP423390A JPH03209746A JP H03209746 A JPH03209746 A JP H03209746A JP 2004233 A JP2004233 A JP 2004233A JP 423390 A JP423390 A JP 423390A JP H03209746 A JPH03209746 A JP H03209746A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
die
exposed
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004233A
Other languages
English (en)
Inventor
Toshiro Usami
俊郎 宇佐美
Masayoshi Konishi
正芳 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004233A priority Critical patent/JPH03209746A/ja
Publication of JPH03209746A publication Critical patent/JPH03209746A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体パッケージ、特にリードフレーム構造を
有し、ダイアタッチ面の平行度が必要な固体撮像素子に
使用して最適な半導体パッケージに関する。
(従来の技術) 上記半導体パッケージとしては、第3図乃至第6図に示
すようなものが一般に知られている。
即ち、第3図に示すものは、中空型の多層セラミックパ
ッケージで、セラミックレイヤ1の凹陥部上面1aをダ
イアタッチ面として、ここにA、 uメタライズ等を介
して半導体チップ2をダイボンディングするとともに、
この半導体チップ2の電極と半導体パッケージのメタラ
イズ導体3とをボンディングワイヤ4で電気的に接続し
、更に半導体ハラケージの側面に上記メタライズ導体3
と電気的に導通するリード5を備えるとともに、セラミ
ックレイヤ1の凹陥部上方をシール材6を介在させつつ
窓ガラス7によって気密的に封止したものである。
第4図に示すものは、中空型のサーデイツプパッケージ
で、平板状のセラミック基板8の表面8aをダイアタッ
チ面として、このほぼ中央部に半導体チップ2をダイボ
ンディングするとともに、このセラミック基板8と枠状
のセラミック製シールフレーム9との間にリードフレー
ム10を該リードフレーム10の上下両面にフリットガ
ラス11を介在させつつ介装し、更に半導体チップ2の
電極とリードフレーム10のインナーリード10aとを
ボンディングワイヤ4で電気的に接続し、シールフレー
ム9の上方をシール材6を介在させつつ窓ガラス7によ
って気密的に封止したものである。
第5図に示すものは、中空型のプレモールドプラスチッ
クパッケージで、リードフレーム10を該リードフレー
ム10のインナーリード10aの先端部及びアウターリ
ード10bを外部に露出させた状態でモールド樹脂12
によって断面皿状に予め樹脂封止し、このモールド樹脂
12の凹陥部表面12aをダイアタッチ面として、ここ
に半導体チップ2をダイボンディングするとともに、半
導体チップ2の電極とリードフレーム10のインナーリ
ード10aとをボンディングワイヤ4で電気的に接続し
、モールド樹脂12の上方をシール材6を介在させつつ
窓ガラス7によって気密的に封止したものである。
第6図に示すものは、充填型のクリアモールドプラスチ
ックパッケージで、リードフレーム10のダイパッド1
0cの表面10dをダイアタッチ面として、ここに半導
体チップ2をダイボンディングするとともに、この半導
体チップ2の電極とリードフレーム10のインナーリー
ド10aとをボンディングワイヤ4で電気的に接続し、
この状態で半導体チップ2及びインナーリード10aの
全体を透明モールド樹脂13で樹脂封止したものである
ここに、受光部を備えた固体撮像素子用の半導体パッケ
ージに対する必要条件としては、受光部への光路の確保
、光学的位置精度が特に重要となり、それ以外にも集積
回路に対する放熱条件や耐湿信頼性の確保等も当然前提
となる。そして、用途に応じ、コスト等を考慮しながら
上記各種の半導体パッケージが選択されていた。
(発明が解決しようとする課題) 上記各種半導体パッケージにあっては、電極部としてリ
ードフレームを使用したリードフレーム構造が、中空型
及び充填型を問わず、生産性を確保しやすくコストの面
から望ましいと考えられていが、このリードフレーム構
造の半導体パッケージにあっては、光学的位置精度を確
保する上で問題が多いのが現状であった。
即ち、固体撮像素子においては、これを光学系に組み込
む時に光軸に対する垂直度を確保することが重要で、も
しズレが大きいと、いわゆる“片ぼけ″等の不良画像と
なってしまう。ここに、固体撮像素子として組み込む場
合、半導体チップ上の受光面の平行度を検知しながらこ
れを行うことは一般にかなり困難で、固体撮像素子の外
側、即ち光路面の窓ガラス、リードフレームの一部、ま
たは半導体パッケージの側面や裏面が取付けの際の基準
面となる。そして、半導体チップを光路を反対側にマウ
ントすることから、窓ガラスと半導体チップの表面を平
行にすることは一般に困難である。また、外に露出して
いるリードフレームは、半導体チップとリードフレーム
とが直接接触していない限り半導体チップと平行になる
という保証はなく、更に接触している場合にあっても、
一般にかなりの距離があるため、平行度を管理すること
は困難であった。
このため、結局半導体パッケージの裏面を基準面とする
ことが通常行われているが、リードフレーム構造を有す
る半導体パッケージのパッケージ材料は、セラミックに
しろ、プラスチックにしろ熱変形を伴うことから、半導
体チップのダイアタッチ面と半導体パッケージ裏面の平
行度を出すことができず、光学系を含めた調整機構が必
要なことが多かったのである。
例えば、上記第4図及び第5図に示す半導体パッケージ
の場合、半導体パッケージ裏面と半導体チップ表面の平
行度は、8龍口の半導体パッケージで最大高さ差平均5
0〜80μmであった。これは、主として半導体チップ
のダイアタッチ面と半導体チップの裏面との非平行度に
起因l、ていると考えられる。
本発明は上記に鑑み、半導体チップの内部に収納された
半導体チップの表面と平行度の良い面を半導体チップ取
付けの際の基準面とすることにより、固体撮像素子等を
組み込む光学系の調節を簡略化するようにしたものを提
供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するため、本発明に係る半導体パッケー
ジは、受光素子を同一基板上に形成した半導体チップを
収納する半導体パッケージにおいて、外部との電気的導
通を得るリードフレームの表面を上記半導体チップのダ
イアタッチ面となすとともに、このダイアタッチ面の少
なくとも一部の裏面を外部に露出させ、この露出面を半
導体チップ取付けの際の基準面とするようにしたもので
ある。
(作 用) 上記のように構成した本発明によれば、金属板であるリ
ードフレームにあっては、この表裏両面の平行度が良い
ため、この表面にマウントした半導体チップの表面と、
リードフレームの裏面との平行度が良く、従ってこのリ
ードフレームの裏面を取付けの際の基準面とすることに
より、半導体チップ表面と基準面の平行度を良くするこ
とができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図は、上記第4図に示す中空型のサーデイツプパッ
ケージに適用した本発明の一実施例を示すもので、平板
状のセラミック基板8のほぼ中央には、上下に連通する
通孔8bが設けられているとともに、このセラミック基
板8の上面には、中央部に矩形状のダイパッド10cを
備えたリードフレーム10が配置されている。
そして、このリードフレーム10の上方には、枠状のセ
ラミック製シールフレーム9が備えられ、リードフレー
ム10の下面とセラミック基板8の上面との間、及びリ
ードフレームユ0の上面とシールフレーム9の下面との
間には、フリットガラス11が介在されている。
上記リードフレーム10のダイパッド10eは、その表
面10dをダイアタッチ面として、ここに半導体チップ
2をダイボンディングされているとともに、この半導体
チップ2の電極とリードフレーム10のインナーリード
10aとはボンディングワイヤ4で電気的に接続され、
さらにシールフレーム9の上方はシール材6を介在させ
つつ窓ガラス7によって気密的に封止されている。
これにより、上記リードフレーム10のダイパッド10
cの裏面10eの一部が、セラミック基板8に設けた通
孔8bを通して外部に露出するよう構成され、この露出
面を取付けの際の基準面となるようなされている。
このように、リードフレーム10のダイパッド10cの
表面10d及び裏面10eをダイアタッチ面及び取付け
の際の基準面とすることにより、金属板であるリードフ
レーム10は、一般にその表裏両面の平行度が良いため
、ダイアタッチ面と取付けの際の基準面との平行度を確
保することができる。
第2図は、中空型のプレモールドプラスチックパッケー
ジに適応した他の実施例を示すもので、中央に矩形状の
ダイパッド10dを備えたリードフレーム10を該ダイ
パッド10dの表面、インナーリード10aの先端部表
面及びアウターリード10bを外部に露出させた状態で
、かつほぼ中央部に上下に連通ずる通孔12bを設けつ
つモールド樹脂12によって横断面皿状にモールド型で
予め樹脂封止する。
そして、このダイパッド10cの表面10dをダイアタ
ッチ面として、ここに半導体チップ2をダイボンディン
グするとともに、半導体チップ2の電極とリードフレー
ム10のインナーリード10aとをボンディングワイヤ
4で電気的に接続し、更にモールド樹脂 12の上方を
シール材6を介在させつつ窓ガラス7によって気密的に
封止したものである。
これにより、上記リードフレーム10のダイパッド10
cの裏面10eの一部が、モールド樹脂12に設けた通
孔12bを通して外部に露出するよう構成され、この露
出面を取付けの際の基準面となるようなされているので
ある。
上記実施例のように、金属板であるリードフレーム10
のダイパッド10cの表面10dをダイアタッチ面とし
、この裏面10eを取付けの際の基準面とすることによ
り、例えば8關口の半導体パッケージで、最大高さ差1
0μm以内の平行度を得ることができることが確かめら
れている。
〔発明の効果〕
本発明は上記のような構成であるので、半導体チップの
ダイアタッチ面と半導体チップ取付壁の際の基準面は、
金属板であるリードフレームの表裏両面となって、平行
度が極めて良く、従って固体撮像素子を光学系に取付け
る際に、全く調整なしで光軸系と素子受光面との垂直を
得ることができる等、固体撮像素子を組み込む光学系等
の調整を簡略化させることができるといった効果がある
【図面の簡単な説明】
第1図及び第2図は夫々異なる本発明の実施例を示す断
面図、第3図乃至第6図は夫々異なる従来例を示す断面
図である。 2・・・半導体チップ、8・・・セラミック基板、8b
・・・通孔、10・・・リードフレーム、10a・・・
インナーリード、10b・・・アウターリード、10c
・・・ダイパッド、10d・・・ダイパッド表面(ダイ
アタッチ面)、10e・・・ダイパッド裏面(基準面)
、12・・・モールド樹脂、12a・・・通孔。

Claims (1)

    【特許請求の範囲】
  1.  受光素子を同一基板上に形成した半導体チップを収納
    する半導体パッケージにおいて、外部との電気的導通を
    得るリードフレームの表面を上記半導体チップのダイア
    タッチ面となすとともに、このダイアタッチ面の少なく
    とも裏面の一部を外部に露出させ、この露出面を半導体
    チップ取付けの際の基準面とするようにしたことを特徴
    とする半導体パッケージ。
JP2004233A 1990-01-11 1990-01-11 半導体パッケージ Pending JPH03209746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004233A JPH03209746A (ja) 1990-01-11 1990-01-11 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233A JPH03209746A (ja) 1990-01-11 1990-01-11 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH03209746A true JPH03209746A (ja) 1991-09-12

Family

ID=11578845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233A Pending JPH03209746A (ja) 1990-01-11 1990-01-11 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH03209746A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786542A (ja) * 1993-06-24 1995-03-31 Nec Corp 固体撮像装置およびその製造方法
US6509560B1 (en) 2000-11-13 2003-01-21 Amkor Technology, Inc. Chip size image sensor in wirebond package with step-up ring for electrical contact
US6528857B1 (en) * 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6620646B1 (en) 2000-11-13 2003-09-16 Amkor Technology, Inc. Chip size image sensor wirebond package fabrication method
US6629633B1 (en) 2000-11-13 2003-10-07 Amkor Technology, Inc. Chip size image sensor bumped package fabrication method
CN101853827A (zh) * 2009-03-30 2010-10-06 索尼公司 多层布线基板、堆叠结构传感器封装及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786542A (ja) * 1993-06-24 1995-03-31 Nec Corp 固体撮像装置およびその製造方法
US6509560B1 (en) 2000-11-13 2003-01-21 Amkor Technology, Inc. Chip size image sensor in wirebond package with step-up ring for electrical contact
US6528857B1 (en) * 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6620646B1 (en) 2000-11-13 2003-09-16 Amkor Technology, Inc. Chip size image sensor wirebond package fabrication method
US6629633B1 (en) 2000-11-13 2003-10-07 Amkor Technology, Inc. Chip size image sensor bumped package fabrication method
CN101853827A (zh) * 2009-03-30 2010-10-06 索尼公司 多层布线基板、堆叠结构传感器封装及其制造方法

Similar Documents

Publication Publication Date Title
KR100231934B1 (ko) 반도체 장치
US7531785B2 (en) Circuit device and method of manufacturing the same
JPH03209746A (ja) 半導体パッケージ
KR20080022509A (ko) 마이크로폰 패키지
JPH0382060A (ja) 半導体装置
KR20050027016A (ko) 반도체 장치 및 그 제조 방법
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
TW201941447A (zh) 半導體裝置
JPH0926371A (ja) 半導体式圧力センサ
JP2003149046A (ja) 焦電センサ
JPS61281559A (ja) 光検出装置
JPH04217350A (ja) 固体撮像装置
JP2022003662A (ja) 半導体装置およびその製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JPH065717B2 (ja) 固 体 撮 像 装 置
JPH01161875A (ja) 固体撮像装置
JPH04320052A (ja) 半導体装置
TW498546B (en) Solid state imaging device and package for solid state imaging element
JPH0645636A (ja) 受発光素子およびこれを利用した受発光装置
JPH0797611B2 (ja) 半導体装置
JPH11186465A (ja) 半導体装置およびその製造方法
JP2002270904A (ja) 半導体パッケージ装置
JPH05109940A (ja) 混成集積回路
JPS5842286A (ja) 半導体レ−ザ装置
JPS6236290Y2 (ja)