JPH04320052A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04320052A
JPH04320052A JP3086838A JP8683891A JPH04320052A JP H04320052 A JPH04320052 A JP H04320052A JP 3086838 A JP3086838 A JP 3086838A JP 8683891 A JP8683891 A JP 8683891A JP H04320052 A JPH04320052 A JP H04320052A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
resin
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3086838A
Other languages
English (en)
Inventor
Hirotaka Nakamura
中村 博隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3086838A priority Critical patent/JPH04320052A/ja
Publication of JPH04320052A publication Critical patent/JPH04320052A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、放熱性に優れる半導
体装置に関する。
【0002】
【従来の技術】図5は従来の半導体装置の断面図である
。図において、1は半導体チップ、2は半導体チップに
接続された金線、3は金線2が接続されたリードフレー
ム、4は半導体チップ1を封止している封止樹脂である
。このようにして半導体装置5が形成されている。
【0003】図6は半導体装置5が樹脂基板6上に複数
実装された従来の半導体マルチチップモジュールの側面
図である。
【0004】次に動作について説明する。半導体装置5
中に封止された半導体チップ1が動作することにより半
導体チップ1が発熱する。発生した熱の大部分は封止樹
脂4を介して空気中に放熱される。発生した熱の一部は
金線2,リードフレーム3,樹脂基板6を介して空気中
に放熱される。
【0005】
【発明が解決しようとする課題】従来の半導体装置は以
上にように構成されており、半導体チップ1の動作時の
発生熱の大部分は熱伝導性の悪い封止樹脂4を介して空
気中に放熱されるので放熱特性が悪い。また、従来の半
導体マルチチップモジュールにおいても発生熱の一部は
熱伝導性の悪い樹脂基板6を介して空気中に放熱されて
いるので放熱特性が悪い。放熱特性を良くするためには
、封止樹脂4および樹脂基板6をセラミック製にすれば
よい。しかし、セラミックは樹脂に比べて著しく高価で
あるため、大量生産を必要とされる民生分野などには適
さないという欠点がある。
【0006】半導体装置の発熱量は、集積度および速度
性能が向上するにしたがい非常な勢いで増加している。 しかし、上述のように封止樹脂4と樹脂基板6の熱伝導
性が悪いため半導体装置の集積度と性能が制限されると
いう問題点があった。
【0007】この発明は上記のような問題点を解決する
ためになされたもので、安価で放熱性に優れる半導体装
置を得ることを目的とする。
【0008】
【課題を解決するための手段】第1の発明に係る半導体
装置は、半導体チップと、前記半導体チップの表面上に
形成された複数の柱状電極と、前記複数の柱状電極を取
り囲むように前記半導体チップの表面上に形成された樹
脂止めと、一端が前記柱状電極と電気的に接続され他端
が前記半導体チップ外方に延設された導電性テープと、
前記樹脂止めにより囲まれた内部を満たし、前記半導体
チップ表面を封止する封止樹脂とを備えている。
【0009】第2の発明に係る半導体装置は、前記導電
性テープの他端と電気的に接続され、前記半導体チップ
の裏面が上面になるように第1の発明に係る半導体装置
が実装された基板と、前記半導体チップの裏面と接合さ
れた金属板を備えている。
【0010】第3の発明に係る半導体装置は、前記導電
性テープの他端と電気的に接続され、前記半導体チップ
の裏面が上面になるように請求項1の半導体装置が実装
された基板と、前記基板の上方に設けられた金属板と、
前記基板と前記金属板を接合し、それによって形成され
た空間内に前記基板上に実装された請求項1の半導体装
置を密封する接合部材と、前記空間内を満たす液体を備
えている。
【0011】
【作用】第1の発明に係る半導体装置における封止樹脂
は、樹脂止めにより囲まれた内部を満たし、半導体チッ
プの表面のみを封止するので、半導体チップの裏面は露
出されたままとなる。
【0012】第2の発明に係る半導体装置における金属
板は、前記第1の発明に係る半導体装置の半導体チップ
の裏面と接触するので、半導体チップの発生熱は金属板
を介して放熱される。
【0013】第3の発明に係る半導体装置においては、
前記第1の発明に係る半導体装置の半導体チップの裏面
と金属板との間を液体で満たしているので半導体チップ
の発生熱は液体,金属板を介して放熱される。
【0014】
【実施例】図1はこの発明に係る半導体集積回路の一実
施例を示す断面図である。7は半導体チップ1のボンデ
ィングパット上に形成された接続用柱状電極、8は接続
用柱状電極7を外部に接続するための導電性テープであ
り、樹脂(例えばポリイミド)膜8a上に配線となる金
属(例えばAu)膜8bが形成されている。9は樹脂止
めである。配線となる金属膜8bの一部は樹脂膜8aか
らはみだしている。このはみだし部は後に述べる半導体
マルチチップモジュールの基板に該半導体装置を電気的
に接続する接続部となる。
【0015】樹脂止め9は接続用柱状電極7を取り囲む
ように半導体チップ1の周辺に設けられ、封止樹脂4が
流動状態の際に封止樹脂4が側面および裏面に流れ出な
いようにする。樹脂止め9はテープ8を支える役目もす
る。このようにして半導体装置10が形成されている。
【0016】図2は図1に示した半導体装置の平面図で
ある。A−A線での断面図が図1となる。なお図2では
、点線で示す樹脂膜8a上に形成された金属膜8bの一
部のみを同じく点線で示している。
【0017】次に図1に示した半導体集装置の製造工程
を述べる。半導体チップ1のボンディングパッドが存在
する表面一面に金属をメッキする。そして、メッキした
金属を選択エッチングして、樹脂止め9および接続用柱
状電極7を同時に形成する。しかる後、テープ8の金属
膜8bと接続用電極7を接合させることにより導電性テ
ープ8と接続用電極7を電気的接続する。
【0018】次に封止樹脂4で半導体チップ1の表面を
覆う。その際、トランスファーモールドを用いてもポッ
ティングを用いてもよい。半導体チップ1の上面を覆っ
た封止樹脂4は樹脂止め9とテープ8により半導体チッ
プ1の側面、底面に流れ出すのが防止されている。した
がって、図1に示すように半導体チップ1の裏面は露出
されている。
【0019】このように構成された半導体装置において
は半導体チップ1の発生熱は半導体チップ1の露出部か
ら直接空気中に放熱されので、放熱性に優れる。さらに
、セラミックを使用しないので安価となる。また、半導
体チップ1の表面(能動領域)は樹脂封止されているの
で、信頼性を損なうことはない。樹脂封止を半導体チッ
プ1の裏面に施さないので、小型化、薄型化が図れ、こ
のことにより外部との接続を行うテープ8の長さがリー
ドフレーム3(図5参照)より短くなりインダクタンス
成分が減少するので、電気的特性が向上する。
【0020】図3は図1に示した半導体装置が基板上に
実装された半導体マルチチップモジュールの一実施例を
示す断面図である。図1で示した半導体装置10を半導
体チップ1の露出部が上になるように基板13上に搭載
する。このとき、テープ8の金属膜8bのはみ出し部と
基板13を電気的に接続する。そしてシリコーン樹脂な
どの熱伝導性に優れる接合部材12により半導体チップ
1の裏面(露出部)と金属板11を接合する。また接合
部材14により金属板11と基板13を接合する。
【0021】次に動作について説明する。半導体装置1
0中の半導体チップ1が動作すると半導体チップ1が発
熱する。発生した熱の大部分は半導体チップ1の露出部
から金属板11を介して空気中に放熱される。この場合
、熱伝送経路に熱伝導性の悪い封止樹脂や樹脂基板が存
在しないため熱伝導性は良好となり、放熱性が良くなる
。さらに、金属板11の厚さを厚くしたりして空気との
接触面積を大きくする、また金属板11を黒色にするこ
となどにより放熱性に優れた半導体マルチチップモジュ
ールを得ることができる。
【0022】なお、上記実施例では半導体チップ1の露
出部と金属板11を直接接触させたが、図4に示すよう
に半導体装置10と金属板11に空間を設け、該空間を
熱伝導性に優れるフロロカーボンなどの液体で満たして
もよい。この場合にも熱伝導経路に熱伝導性の悪い封止
樹脂や樹脂基板が存在しないため熱伝導性は良好となり
、放熱性が良くなる。
【0023】さらに、上記実施例ではシリコーン樹脂に
より半導体チップ1の露出部と金属板11の接合したが
、その他の材料で接合してもよいし、圧着等により機械
的に接触させてもよい。
【0024】さらに、上記実施例では樹脂止め9を接続
用柱状電極7の製造工程で同時に形成したが、他の工程
で形成してもよい。例えば、接続用柱状電極7の形成後
スクリーン印刷により形成することができる。また、樹
脂止め9は樹脂で構成することも考えられる。
【0025】さらに、上記実施例ではテープ8と樹脂止
め9を積極的に接合していないが、テープ8と樹脂止め
9を接着してもよい。また、テープ8を樹脂と金属が交
互に多層に形成されたテープを用いることによりテープ
8の特性インピーダンスを適当に設定することができる
。この場合、金属と樹脂止め9を積極的に接合してもよ
い。
【0026】さらに、上記実施例では半導体マルチチッ
プモジュールに2つの半導体装置10を実装した場合に
ついて説明したが、半導体装置10の数はいくつでもよ
い。
【0027】
【発明の効果】以上のように第1の発明に係る半導体装
置においては、樹脂止めにより囲まれた内部を封止樹脂
で満たし、半導体チップの表面のみを封止するので、半
導体チップの裏面は露出されたままとなる。その結果、
半導体チップの発生熱は直接空気中に放熱され、放熱性
が良くなるという効果がある。
【0028】第2の発明に係る半導体装置においては、
前記第1の発明に係る半導体装置の半導体チップの裏面
と接合する金属板を設けたので、半導体チップの発生熱
は金属板を介して放熱される。その結果、放熱性が良く
なるという効果がある。
【0029】第3の発明に係る半導体装置においては、
前記第1の発明に係る半導体装置の半導体チップの裏面
と金属板との間を液体で満たしているので半導体チップ
の発生熱は液体,金属板を介して放熱される。その結果
、放熱性がよくなるという効果がある。
【図面の簡単な説明】
【図1】第1の発明に係る半導体装置の一実施例を示す
断面図である。
【図2】図1に示した半導体装置の平面図である。
【図3】第2の発明に係る半導体装置の一実施例を示す
断面図である。
【図4】第3の発明に係る半導体装置の一実施例を示す
断面図である。
【図5】従来の半導体装置の断面図である。
【図6】従来の半導体マルチチップモジュールの断面図
である。
【符号の説明】
1  半導体チップ 4  封止樹脂 7  接続用柱状電極 8  テープ 9  樹脂止め 11  金属板 13  基板 14  接合部材 15  液体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  半導体チップと、前記半導体チップの
    表面上に形成された複数の柱状電極と、前記複数の柱状
    電極を取り囲むように前記半導体チップの表面上に形成
    された樹脂止めと、一端が前記柱状電極と電気的に接続
    され他端が前記半導体チップ外方に延設された導電性テ
    ープと、前記樹脂止めにより囲まれた内部を満たし、前
    記半導体チップ表面を封止する封止樹脂とを備えた半導
    体装置。
  2. 【請求項2】  前記導電性テープの他端と電気的に接
    続され、前記半導体チップの裏面が上面になるように請
    求項1の半導体装置が実装された基板と、前記半導体チ
    ップの裏面と接合する金属板を備えた半導体装置。
  3. 【請求項3】  前記導電性テープの他端と電気的に接
    続され、前記半導体チップの裏面が上面になるように請
    求項1の半導体装置が実装された基板と、前記基板の上
    方に設けられた金属板と、前記基板と前記金属板を接合
    し、それによって形成された空間内に前記基板上に実装
    された請求項1の半導体装置を密封する接合部材と、前
    記空間内を満たす液体を備えた半導体装置。
JP3086838A 1991-04-18 1991-04-18 半導体装置 Pending JPH04320052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3086838A JPH04320052A (ja) 1991-04-18 1991-04-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3086838A JPH04320052A (ja) 1991-04-18 1991-04-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH04320052A true JPH04320052A (ja) 1992-11-10

Family

ID=13897955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3086838A Pending JPH04320052A (ja) 1991-04-18 1991-04-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH04320052A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268646B1 (en) * 1996-08-27 2001-07-31 Hitachi Cable, Ltd. Lead frame for lead on chip
US6476507B1 (en) 1999-08-10 2002-11-05 Towa Corporation Resin sealing method and resin sealing apparatus
KR100457482B1 (ko) * 1997-02-17 2005-05-13 세이코 엡슨 가부시키가이샤 테이프캐리어패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268646B1 (en) * 1996-08-27 2001-07-31 Hitachi Cable, Ltd. Lead frame for lead on chip
KR100457482B1 (ko) * 1997-02-17 2005-05-13 세이코 엡슨 가부시키가이샤 테이프캐리어패키지
US6476507B1 (en) 1999-08-10 2002-11-05 Towa Corporation Resin sealing method and resin sealing apparatus

Similar Documents

Publication Publication Date Title
JPH09260550A (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JPH0846134A (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH04320052A (ja) 半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH05211256A (ja) 半導体装置
JPH0382060A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
KR100256305B1 (ko) 칩 스케일 패키지
JP3295987B2 (ja) 半導体装置の製造方法
JPH0897336A (ja) 半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JP3045940B2 (ja) 半導体装置およびその製造方法
JP2822990B2 (ja) Csp型半導体装置
JPH02240953A (ja) 半導体装置
JPH0448769A (ja) 半導体装置
JPH05109940A (ja) 混成集積回路
JPH03116856A (ja) 半導体装置
JP2002124623A (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JPH05144985A (ja) 混成集積回路装置
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
JPH0945839A (ja) 半導体装置用パッケージおよび半導体装置