JPH0897336A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0897336A
JPH0897336A JP6235526A JP23552694A JPH0897336A JP H0897336 A JPH0897336 A JP H0897336A JP 6235526 A JP6235526 A JP 6235526A JP 23552694 A JP23552694 A JP 23552694A JP H0897336 A JPH0897336 A JP H0897336A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
substrate
heat transfer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6235526A
Other languages
English (en)
Inventor
Masatoshi Akagawa
雅俊 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6235526A priority Critical patent/JPH0897336A/ja
Publication of JPH0897336A publication Critical patent/JPH0897336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

(57)【要約】 【目的】 安価でかつ放熱性に優れる半導体装置を提供
する。 【構成】 樹脂基体３１に配線パターン３２が形成され
た基板２８と、配線パターン３２と接続された外部接続
端子２６と、基板２８上に搭載され、配線パターン３２
と電気的に接続された半導体チップ３３と、樹脂で形成
され、半導体チップ３３を覆って基板２８に固定される
と共に、半導体チップ３３表面に対応する部位に表裏を
貫通するビア孔３９が設けられ、ビア孔３９内に第１の
伝熱材４０が充填された樹脂キャップ３５と、樹脂キャ
ップ３５と半導体チップ３３との間の間隙に配置され、
ビア孔３９内に充填された第１の伝熱剤４０と半導体チ
ップ３３とに接触する第２の伝熱材４３とを具備するこ
とを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は放熱性に優れ、かつ安価
に提供できる半導体装置に関する。
【０００２】
【従来の技術】ボールグリッドアレイ（ＢＧＡ）タイプ
の半導体装置は多ピン化が図れることから近年普及して
きている。図５は放熱性を向上させたＢＧＡタイプの半
導体装置１０を示す（特開平４−８３３６６号）。この
半導体装置１０は、ムライト等のセラミック基板１１の
表面の電極１２にはんだバンプ１３を介して半導体チッ
プ１４をフェイスダウンボンディングし、この半導体チ
ップ１４をキャップ１５により気密封止したパッケージ
構造をしている。キャップ１５は窒化アルミニウム等の
高熱伝導性セラミックからなり、封止用はんだ１６によ
りセラミック基板１１に接合されている。セラミック基
板１１の表面の周縁部およびキャップ１５の脚部の下面
のそれぞれには、封止用はんだ１６の濡れ性を向上させ
るためのメタライズ層１７が設けられている。
【０００３】上記セラミック基板１１とキャップ１５と
によって周囲を囲まれたキャビティ内の半導体チップ１
４の上面は伝熱用はんだ１８によってキャップ１５の下
面に接続されている。伝熱用はんだ１８の濡れ性を向上
させるため、キャップ１５の下面にはメタライズ層１９
が設けられている。セラミック基板１１の内層には内部
配線２０が形成され、この内部配線を通じてセラミック
基板１１の表面の電極１２と下面側の電極２１とが接続
され、下面側の電極２１には、半導体装置１０をモジュ
ール基板などに実装する際の外部端子となるはんだバン
プ２２が接合されている。
【０００４】
【発明が解決しようとする課題】上記従来の半導体装置
１０は半導体チップ１４から発生する熱が伝熱用はんだ
１８および放熱性に優れる窒化アルミニウム製のキャッ
プ１５を通じて発散されるので、放熱性が極めて良好で
ある。しかしながら基板１１やキャップ１５にセラミッ
クを用いているため、高価であるという問題点がある。
安価に形成するには、パッケージを樹脂製のものにする
ことが考えられる。しかしながら樹脂製のパッケージ構
造とすると、樹脂は金属や特定のセラミックと比較して
一般的に熱伝導性に劣ることから、半導体チップから発
生する熱の放熱性に劣り、誤動作の原因になる問題点が
ある。またパッケージの反りが発生し易くなるなどの問
題点もある。
【０００５】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、パッケ
ージを樹脂製のものにして安価にすると共に、放熱性に
も優れ、かつ反りの発生も防止し得る半導体装置を提供
するにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置は、樹脂基体に配線パターンが形成された基板
と、該配線パターンと接続された外部接続端子と、前記
基板上に搭載され、前記配線パターンと電気的に接続さ
れた半導体チップと、樹脂で形成され、前記半導体チッ
プを覆って前記基板に固定されると共に、半導体チップ
表面に対応する部位に表裏を貫通するビア孔が設けら
れ、該ビア孔内に第１の伝熱材が充填された樹脂キャッ
プと、該樹脂キャップと前記半導体チップとの間の間隙
に配置され、前記ビア孔内に充填された第１の伝熱剤と
前記半導体チップとに接触する第２の伝熱材とを具備す
ることを特徴としている。
【０００７】前記基板は放熱用メタルが配設されたメタ
ルコア基板で形成することができる。
【０００８】前記樹脂キャップの少なくとも外表面に前
記第１の伝熱材と接触する金属箔を設けるとより放熱効
果を高めることができる。
【０００９】前記外部接続端子を、前記基板の外面上に
設けたはんだバンプで形成してＢＧＡタイプの半導体装
置に形成することができる。
【００１０】前記外部接続端子を、前記基板の外面上に
植立したピンで形成してＰＧＡタイプの半導体装置に形
成することができる。
【００１１】あるいは外部接続端子を、内端側で前記配
線パターンに接続され、外端側が前記キャップと基板と
の間を通って外部に導出されたリードで形成することも
できる。
【００１２】
【作用】半導体チップから発生する熱は第２の伝熱材、
第１の伝熱材を介して外部に放熱されることになる。ま
た半導体チップを挾んで両側に樹脂製の基板と樹脂キャ
ップとが配置されるので強度的にバランスし、反りの発
生が防止できる。樹脂キャップの外側に銅箔等の金属箔
を第１の伝熱材と接して設けることによって該広い面積
の金属箔を通じて放熱されることから、より放熱効果を
高めることができる。
【００１３】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は半導体装置３０の第１の
実施例を示す。３１はガラスエポキシ樹脂等からなる樹
脂基体であり、銅箔等の金属箔をエッチング加工して配
線パターン３２が形成されている。樹脂基体３１の外表
面に形成された電極２７と配線パターン３２とは、前記
した従来例と同様に基体内部に形成されたスルーホール
や内部配線（図示せず）を通じて接続され、また電極２
７には外部接続端子となるはんだバンプ２６（はんだボ
ール）が接合される。図示の例ではスルーホールに形成
したスルーホールめっき皮膜によって接続しているが、
該スルーホールにはガラスエポキシ樹脂等のレジストを
充填して気密を保持する。樹脂基体３１、配線パターン
３２等により基板２８が構成される。基板２８として
は、配線パターン３２を形成した樹脂基体３１を多層に
積層し、各層の配線パターン３２をスルーホール等で接
続した内部配線、表面配線を有する多層回路基板を用い
てもよい。３３は半導体チップであり、接着剤（図示せ
ず）により樹脂基体３１の表面に固定されている。半導
体チップ３３はワイヤ３４により配線パターン３２に電
気的に接続されている。ワイヤ３４の代わりにＴＡＢテ
ープ（図示せず）を用いて接続してもよい。
【００１４】３５は樹脂キャップである。樹脂キャップ
３５は樹脂板３６に枠状に形成された樹脂板３７が接着
された積層タイプのキャップに形成され、断面コの字状
をなす浅い皿状に形成されている。樹脂キャップ３５は
半導体チップ３３を覆って基板２８に接着剤３８により
固定され、半導体チップ３３を気密封止する。樹脂キャ
ップ３５の樹脂板３６にはビア孔３９が貫通して形成さ
れ、該ビア孔３９には銅粉等の熱伝導性に優れる材料を
バインダーで固めた第１の伝熱材４０が充填されてい
る。第１の伝熱材４０はサーマルビアを形成する。この
サーマルビアが形成される領域は半導体チップ３３とほ
ぼ対向する領域が好ましい。また樹脂板３６の表裏に
は、銅箔、アルミニウム箔等の金属箔４１、４２が熱圧
着あるいは適宜な接着剤を用いて固定されている。金属
箔４１は第１の伝熱材と接触している。
【００１５】４３は第２の伝熱材であり、例えば金属粉
を混入させて熱伝導性を向上させたペースト状樹脂など
が好適である。金属粉の混入割合は、半導体チップ３３
表面の回路を短絡させないように導電性が生じない範囲
で混入させるとよい。この伝熱材４３は半導体チップ３
３と樹脂キャップ３５との間の空間内に充填、配置さ
れ、半導体チップ３３および第１の伝熱材４０と接触し
ている。なお、樹脂キャップ３５の内側に位置する金属
箔４２は前記第１の伝熱材４０に接触していてもいい
し、あるいは第２の伝熱材４３に接触（したがって第１
の伝熱材４０とは間接的に接触する）していてもよい。
あるいは金属箔４２は第１の伝熱材４０、第２の伝熱材
４３のいずれにも接触せず、樹脂キャップ３５内空間に
延在しているだけでもよい。この場合にあっても樹脂キ
ャップ５内の熱は金属箔４２を通じても外部に放出可能
である。樹脂キャップ３５の外表面に図示しないが放熱
フィンを取り付けるとさらに放熱効果を高めることがで
きる。
【００１６】本実施例は上記のように構成されているの
で、半導体チップ３３から発生する熱は第２の伝熱材４
３、第１の伝熱材４０を介して広い面積の金属箔４１に
伝熱され、外部に放熱されることになる。また樹脂キャ
ップ３５内の熱は金属箔４２を伝って外部に放出され
る。樹脂板３７がスペーサー的に作用し、この樹脂板３
７を挟んで両側に樹脂製の基板２８と樹脂板３６が配置
されているから強度的にバランスし、反りの発生が防止
できる。樹脂キャップ３５の内側の金属箔４２は必ずし
も設けなくともよい。また外側の金属箔４１も必ずしも
設けなくともよい。この場合であっても第２の伝熱材４
３、第１の伝熱材４０を通じて放熱させることができ
る。なお外側の金属箔４１を設けないときは、前記した
放熱フィンを金属箔の代わりに取り付ければ、放熱効果
を変わりなく発揮させることができる。
【００１７】図２は半導体装置３０の第２の実施例を示
す。第１の実施例と同一の部材は同一符号でもって示
し、説明は省略する。本実施例で第１の実施例と異なる
点は、基板の代わりにメタルコア基板５０を用いている
点である。メタルコア基板５０は板状の樹脂基体５１、
枠状の樹脂基体５２、板状の樹脂基体５３を３層に積層
して一体化し、枠状の樹脂基体５２内に伝熱性の良好な
銅板等のメタル５４を挟み込んで形成したものである。
配線パターン３２と電極２７とは、メタルコア基板５０
に形成したスルーホールや内部配線（図示せず）を介し
て接続される。スルーホールの場合、スルーホールめっ
き皮膜を介して接続されるが、該スルーホールには前記
と同様なレジストが充填される。またメタルコア基板５
０としては、メタルの表面に樹脂を被覆して絶縁層と
し、この絶縁層上に配線パターンを形成し、配線パター
ンと電極とをスルーホールや内部配線で接続したものを
用いてもよい。金属箔４１上には適宜放熱フィン（図示
せず）を設けることができる。
【００１８】本実施例でも前記実施例と同様に、半導体
チップ３３から発生する熱は第２の伝熱材４３、第１の
伝熱材４０を介して広い面積の金属箔４１に伝熱され、
外部に放熱されることになる。また樹脂キャップ３５内
の熱は金属箔４２を伝って外部に放出される。樹脂板３
７がスペーサー的に作用し、この樹脂板３７を挟んで両
側に樹脂製のメタルコア基板５０と樹脂板３６が配置さ
れているから強度的にバランスし、反りの発生が防止で
きる。樹脂キャップ３５の内側の金属箔４２は必ずしも
設けなくともよい。また外側の金属箔４１も必ずしも設
けなくともよい。この場合であっても第２の伝熱材４
３、第１の伝熱材４０を通じて放熱させることができ
る。なお外側の金属箔４１を設けないときは、前記した
放熱フィンを金属箔の代わりに取り付ければ、放熱効果
を変わりなく発揮させることができる。
【００１９】図３は半導体装置３０の第３の実施例を示
す。本実施例で第２の実施例と同一の部材は同一符号を
用いて説明を省略する。本実施例で第２の実施例と異な
る点は、半導体チップ３３をはんだバンプ５６を介して
配線パターン３２上にフェイスダウンボンディングをし
た点である。金属箔４１上には放熱フィン（図示せず）
を取り付けることができる。
【００２０】本実施例でも前記実施例と同様に、半導体
チップ３３から発生する熱は第２の伝熱材４３、第１の
伝熱材４０を介して広い面積の金属箔４１に伝熱され、
外部に放熱されることになる。また樹脂キャップ３５内
の熱は金属箔４２を伝って外部に放出される。樹脂板３
７がスペーサー的に作用し、この樹脂板３７を挟んで両
側に樹脂製のメタルコア基板５０と樹脂板３６が配置さ
れているから強度的にバランスし、反りの発生が防止で
きる。樹脂キャップ３５の内側の金属銅箔４２は必ずし
も設けなくともよい。また外側の金属箔４１も必ずしも
設けなくともよい。この場合であっても第２の伝熱材４
３、第１の伝熱材４０を通じて放熱させることができ
る。なお外側の金属箔４１を設けないときは、前記した
放熱フィンを金属箔の代わりに取り付ければ、放熱効果
を変わりなく発揮させることができる。なお本実施例で
は、半導体チップ３３の表面側には回路が存在しないか
ら、第２の伝熱材４３には前記した金属粉混入のペース
ト状樹脂の他にはんだなどのろう材を用いることがで
き、より放熱性を高めることができる。
【００２１】前記した第１、第２、第３いずれの実施例
もＢＧＡタイプの半導体装置で説明したが、いずれの実
施例においてもはんだバンプ２６の代わりにピン（図示
せず）を電極２７に接合し、植立したＰＧＡタイプの半
導体装置に形成するようにしてもよい。あるいは、図４
に示すように、基板２８、あるいはメタルコア基板５０
の内部には内部配線を形成せず、リード５７により外部
と接続を図るようにしてもよい。すなわちこの外部接続
端子たるリード５７は、内端側で配線パターン３２に接
続され、外端側が樹脂キャップ３５と基板２８（５０）
との間を通って外部に導出され、ガルウイング形状等に
曲折され、外部のモジュール基板に実装可能に形成され
る。前記各実施例では、断面コの字状の樹脂キャップを
用いて半導体チップ３３を封止したが、基板に凹状のキ
ャビティを形成してこの底面に半導体チップを搭載し、
該キャビティの開口部を板状の樹脂キャップで封止する
ようにしてもよい。
【００２２】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２３】
【発明の効果】本発明に係る半導体装置によれば、樹脂
製のパッケージを用いたから安価に形成できるばかり
か、上述したように、半導体チップから発生する熱は第
２の伝熱材、第１の伝熱材を介して外部に放熱されるこ
とになり、樹脂製のパッケージを用いたにも拘わらず、
放熱効果を高めることができる。また半導体チップを挾
んで両側に樹脂製の基板と樹脂キャップとが配置される
ので強度的にバランスし、反りの発生が防止できる。樹
脂キャップの外側に銅箔等の金属箔を第１の伝熱材と接
して設けることによって該広い面積の金属箔を通じて放
熱されることから、より放熱効果を高めることができ
る。
【図面の簡単な説明】
【図１】第１の実施例を示した断面図である。
【図２】第２の実施例を示した断面図である。
【図３】第３の実施例を示した断面図である。
【図４】外部端子にリードを用いた例を示す部分断面図
である。
【図５】従来例を示す断面図である。
【符号の説明】
２６ はんだバンプ ２８ 基板 ３０ 半導体装置 ３１ 樹脂基体 ３２ 配線パターン ３３ 半導体チップ ３５ 樹脂キャップ ３６ 樹脂板 ３９ ビア孔 ４０ 第１の伝熱材 ４１ 金属箔 ４２ 金属箔 ４３ 第２の伝熱材 ５０ メタルコア基板 ５４ メタル ５７ リード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基体に配線パターンが形成された基
    板と、 該配線パターンと接続された外部接続端子と、 前記基板上に搭載され、前記配線パターンと電気的に接
    続された半導体チップと、 樹脂で形成され、前記半導体チップを覆って前記基板に
    固定されると共に、半導体チップ表面に対応する部位に
    表裏を貫通するビア孔が設けられ、該ビア孔内に第１の
    伝熱材が充填された樹脂キャップと、 該樹脂キャップと前記半導体チップとの間の間隙に配置
    され、前記ビア孔内に充填された第１の伝熱材と前記半
    導体チップとに接触する第２の伝熱材とを具備すること
    を特徴とする半導体装置。
  2. 【請求項２】 前記基板は放熱用メタルが配設されたメ
    タルコア基板であることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 前記樹脂キャップの少なくとも外表面に
    前記第１の伝熱材と接触する金属箔が設けられているこ
    とを特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 前記外部接続端子は、前記基板の外面上
    に設けられたはんだバンプであることを特徴とする請求
    項１、２または３記載の半導体装置。
  5. 【請求項５】 前記外部接続端子は、前記基板の外面上
    に植立されたピンであることを特徴とする請求項１、２
    または３記載の半導体装置。
  6. 【請求項６】 前記外部接続端子は、内端側で前記配線
    パターンに接続され、外端側が前記キャップと基板との
    間を通って外部に導出されたリードであることを特徴と
    する請求項１、２または３記載の半導体装置。
JP6235526A 1994-09-29 1994-09-29 半導体装置 Pending JPH0897336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6235526A JPH0897336A (ja) 1994-09-29 1994-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6235526A JPH0897336A (ja) 1994-09-29 1994-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH0897336A true JPH0897336A (ja) 1996-04-12

Family

ID=16987287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6235526A Pending JPH0897336A (ja) 1994-09-29 1994-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0897336A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325468A (ja) * 2001-04-27 2002-11-08 Matsushita Electric Ind Co Ltd パワー変換装置
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US8269342B2 (en) 2009-07-21 2012-09-18 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
KR20150125736A (ko) * 2010-01-26 2015-11-09 퀄컴 인코포레이티드 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325468A (ja) * 2001-04-27 2002-11-08 Matsushita Electric Ind Co Ltd パワー変換装置
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US8269342B2 (en) 2009-07-21 2012-09-18 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs
KR20150125736A (ko) * 2010-01-26 2015-11-09 퀄컴 인코포레이티드 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
US8994168B2 (en) 2012-05-28 2015-03-31 Shinko Electric Industries Co., Ltd. Semiconductor package including radiation plate

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
US6020637A (en) Ball grid array semiconductor package
US6002169A (en) Thermally enhanced tape ball grid array package
US8686558B2 (en) Thermally and electrically enhanced ball grid array package
US5710695A (en) Leadframe ball grid array package
US5909058A (en) Semiconductor package and semiconductor mounting part
JPH0964099A (ja) 半導体装置及びその実装構造
US20050012203A1 (en) Enhanced die-down ball grid array and method for making the same
US20050023677A1 (en) Method for assembling a ball grid array package with multiple interposers
JPH0758276A (ja) マルチチップ・モジュール
JPH0917919A (ja) 半導体装置
JPH0897336A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2002057238A (ja) 集積回路パッケージ
JPH08330355A (ja) 半導体装置
JPH08264688A (ja) 半導体用セラミックパッケージ
JP4934915B2 (ja) 半導体装置
JPH09330994A (ja) 半導体装置
JP3408375B2 (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP2004119882A (ja) 半導体装置
JP3418759B2 (ja) 半導体パッケージ