JP2013247293A - 半導体パッケージ、放熱板及びその製造方法 - Google Patents

半導体パッケージ、放熱板及びその製造方法 Download PDF

Info

Publication number
JP2013247293A
JP2013247293A JP2012121193A JP2012121193A JP2013247293A JP 2013247293 A JP2013247293 A JP 2013247293A JP 2012121193 A JP2012121193 A JP 2012121193A JP 2012121193 A JP2012121193 A JP 2012121193A JP 2013247293 A JP2013247293 A JP 2013247293A
Authority
JP
Japan
Prior art keywords
metal foil
heat sink
layer
insulating member
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012121193A
Other languages
English (en)
Other versions
JP2013247293A5 (ja
JP6008582B2 (ja
Inventor
Yukio Sato
幸男 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012121193A priority Critical patent/JP6008582B2/ja
Priority to US13/894,565 priority patent/US8994168B2/en
Publication of JP2013247293A publication Critical patent/JP2013247293A/ja
Publication of JP2013247293A5 publication Critical patent/JP2013247293A5/ja
Application granted granted Critical
Publication of JP6008582B2 publication Critical patent/JP6008582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】樹脂層との密着性に優れた放熱板及びその製造方法、半導体チップに前記放熱板を装着した半導体パッケージを提供する。
【解決手段】半導体パッケージ１０は、配線基板２０と、配線基板に搭載された半導体チップ４０と、半導体チップに装着された放熱板７０と、を有し、放熱板は、絶縁部材７１と、絶縁部材の一方の面に形成された第１金属箔７２と、絶縁部材の他方の面に形成された第２金属箔７３と、絶縁部材を厚さ方向に貫通して第１金属箔と第２金属箔とを熱的に接続する金属層７４と、を備え、絶縁部材は、配線基板に含まれる樹脂と同一の樹脂を主成分としている。
【選択図】図１

Description

本発明は、半導体パッケージ、半導体パッケージにおいて半導体チップに装着される放熱板及びその製造方法に関する。
例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等に使用される半導体チップが配線基板に搭載された半導体パッケージが知られている。このような半導体チップは動作時に高温となるため、半導体パッケージの放熱性を向上させて半導体チップの温度を強制的に下げなければ、半導体チップの性能を発揮できないばかりか、半導体チップが破壊するおそれすらある。
そこで、放熱性を向上させるため、半導体チップに放熱板を装着し、放熱板を露出するように樹脂層で封止した半導体パッケージが提案されている。放熱板の材料としては、例えば、シリコンやアルミナ等のセラミック、銅（Ｃｕ）等の金属が用いられている。
特開２０１２−１５２２５号公報
しかしながら、シリコンやアルミナ等のセラミック、銅（Ｃｕ）等の金属は、放熱性には優れるが、樹脂層を構成する樹脂材料との密着性が悪く、半導体パッケージに外部衝撃等が加わると、放熱板と樹脂層との間にクラックや欠けが発生する問題があった。
本発明は、上記の点に鑑みてなされたものであり、樹脂層との密着性に優れた放熱板及びその製造方法、半導体チップに前記放熱板を装着した半導体パッケージを提供することを課題とする。
本半導体パッケージは、配線基板と、前記配線基板に搭載された半導体チップと、前記半導体チップに装着された放熱板と、を有し、前記放熱板は、絶縁部材と、前記絶縁部材の一方の面に形成された第１金属箔と、前記絶縁部材の他方の面に形成された第２金属箔と、前記絶縁部材を厚さ方向に貫通して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層と、を備え、前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としていることを要件とする。
本放熱板は、配線基板に搭載された半導体チップに装着される放熱板であって、絶縁部材と、前記絶縁部材の一方の面に形成された第１金属箔と、前記絶縁部材の他方の面に形成された第２金属箔と、前記絶縁部材を厚さ方向に貫通して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層と、を備え、前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としていることを要件とする。
本放熱板の製造方法は、配線基板に搭載された半導体チップに装着される放熱板の製造方法であって、一方の面に第１金属箔が形成され他方の面に第２金属箔が形成された絶縁部材を準備し、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔を形成する工程と、前記貫通孔を介して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層を形成する工程と、を備え、前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としていることを要件とする。
開示の技術によれば、樹脂層との密着性に優れた放熱板及びその製造方法、半導体チップに前記放熱板を装着した半導体パッケージを提供できる。
第１の実施の形態に係る半導体パッケージを例示する図である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態の変形例１に係る半導体パッケージを例示する図である。 第２の実施の形態に係る半導体パッケージを例示する断面図（その１）である。 第２の実施の形態に係る半導体パッケージを例示する断面図（その２）である。 第２の実施の形態に係る半導体パッケージを例示する断面図（その３）である。 第２の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。 本実施の形態に係る放熱板の変形例を示す断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
まず、第１の実施の形態に係る半導体パッケージの構造について説明する。図１は、第１の実施の形態に係る半導体パッケージを例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、第１の実施の形態に係る半導体パッケージ１０は、配線基板２０と、接着層３０と、半導体チップ４０と、金属線５０と、接着層６０と、放熱板７０と、樹脂層８０と、外部接続端子９０とを有する。なお、半導体パッケージ１０において、便宜上、各構成要素の放熱板７０が装着される側の面を一方の面、外部接続端子９０が形成される側の面を他方の面と称する場合がある。
配線基板２０は、絶縁部材２１と、ソルダーレジスト層２２と、ソルダーレジスト層２３とを有する。絶縁部材２１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた部材を用いることができる。絶縁部材２１の厚さは、例えば、数１００μｍ程度とすることができる。
絶縁部材２１の一方の面には第１配線パターン（図示せず）が形成され、更に、第１配線パターン（図示せず）を選択的に被覆するソルダーレジスト層２２が形成されている。第１配線パターン（図示せず）のソルダーレジスト層２２から露出する部分は、金属線５０と電気的に接続される第１パッド（図示せず）を構成している。
絶縁部材２１の他方の面には第２配線パターン（図示せず）が形成され、更に、第２配線パターン（図示せず）を選択的に被覆するソルダーレジスト層２３が形成されている。第２配線パターン（図示せず）のソルダーレジスト層２３から露出する部分は、外部接続端子９０と電気的に接続される第２パッド（図示せず）を構成している。
第１配線パターン（図示せず）と第２配線パターン（図示せず）とは、絶縁部材２１を厚さ方向に貫通する貫通配線（図示せず）を介して電気的に接続されている。第１配線パターン（図示せず）、第２配線パターン（図示せず）、及び貫通配線（図示せず）の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第１配線パターン（図示せず）及び第２配線パターン（図示せず）の厚さは、各々例えば、５〜２０μｍ程度とすることができる。貫通配線（図示せず）の直径は、例えば、数１０μｍ程度とすることができる。
半導体チップ４０は、配線基板２０に搭載されている。より詳しくは、半導体チップ４０は、接着層３０を介して、配線基板２０のソルダーレジスト層２２の一方の面にフェイスアップ状態で（回路形成面を接着層３０とは反対側に向けて）搭載されている。
半導体チップ４０は、例えばシリコン等を主成分とする半導体基板（図示せず）を有し、半導体基板（図示せず）の回路形成面には、複数の電極パッド４１が例えばペリフェラル状に形成されている。半導体チップ４０の各電極パッド４１は、金線や銅線等である金属線５０（ボンディングワイヤ）を介して、配線基板２０の各第１パッド（図示せず）と電気的に接続されている。
半導体チップ４０の平面形状は、例えば、５ｍｍ角程度の矩形状とすることができる。半導体チップ４０の厚さは、例えば、数１０〜１００μｍ程度とすることができる。接着層３０としては、例えば、ダイアタッチフィルム等を用いることができる。接着層３０として、例えば、ペースト状の接着剤等を用いてもよい。
放熱板７０は、半導体チップ４０が動作時に発する熱を外部に放出する機能を有する部材である。放熱板７０は、接着層６０を介して、例えば、半導体チップ４０の回路形成面の電極パッド４１の内側に装着されている。接着層６０としては、例えば、ダイアタッチフィルム等を用いることができる。接着層６０として、例えば、ペースト状の接着剤等を用いてもよい。
放熱板７０は、絶縁部材７１と、絶縁部材７１の一方の面に形成された第１金属箔７２と、絶縁部材７１の他方の面に形成された第２金属箔７３と、絶縁部材を厚さ方向に貫通して第１金属箔７２と第２金属箔７３とを熱的に接続する金属層７４とを備えている。なお、『熱的に接続する』とは、放熱経路を構成することを意味している。つまり、金属層７４は第１金属箔７２から第２金属箔７３に（又は、第２金属箔７３から第１金属箔７２に）熱を伝える放熱経路を構成している。
第１金属箔７２及び第２金属箔７３は、各々絶縁部材７１の一方の面及び他方の面の略全領域を被覆するように、べた状に形成されている。金属層７４は、本発明に係る『絶縁部材を厚さ方向に貫通して第１金属箔と第２金属箔とを熱的に接続する金属層』の代表的な一例である。又、金属層７４は、本発明に係る『貫通孔の内側面を被覆するように形成された』金属層の代表的な一例である。
金属層７４は、第１金属箔７２、絶縁部材７１、及び第２金属箔７３を貫通する（放熱板７０を厚さ方向に貫通する）複数の貫通孔７１ｘの内側面を被覆するように形成されている。金属層７４は貫通孔７１ｘを充填してはいなく、金属層７４の内側部分には空洞部が形成されている。金属層７４の内側部分に形成された空洞部内には接着層６０の一部が露出している。
貫通孔７１ｘに形成される金属層７４は、半導体チップ４０が発する熱を外部に放熱する放熱経路となるため、絶縁部材７１の全体に密に形成すると放熱効果が高まる点で好ましい。但し、貫通孔７１ｘ（金属層７４）の配置形態については、特に限定されず、例えば放射状に配置されていてもよいし、グリッド状に配置されていてもよいし、ランダムに配置されていてもよい。
貫通孔７１ｘの平面形状は、例えば、円形とすることができ、その場合の径は、例えば、０．１〜０．１５ｍｍ程度とすることができる。貫通孔７１ｘのピッチは、例えば、０．５ｍｍ程度とすることができる。但し、貫通孔７１ｘの平面形状は楕円形や矩形等としてもよい。なお、図１では、半導体パッケージ１０に１６個の貫通孔７１ｘが形成されているが、これには限定されず、より多くの貫通孔７１ｘを形成してもよい。
第１金属箔７２、第２金属箔７３の材料としては、例えば、銅箔等を用いることができる。金属層７４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第１金属箔７２、第２金属箔７３、及び金属層７４の厚さは、各々例えば、５〜１５μｍ程度とすることができる。
放熱板７０の絶縁部材７１は、配線基板２０に含まれる樹脂（絶縁部材２１の主成分である樹脂）と同一の樹脂を主成分としている。例えば、配線基板２０の絶縁部材２１がガラスクロスにエポキシ系樹脂を含浸させた部材であれば、放熱板７０の絶縁部材７１はエポキシ系樹脂を主成分として構成される。放熱板７０の絶縁部材７１として、ガラスクロスにエポキシ系樹脂を含浸させた部材を用いてもよい。
但し、あくまでも放熱板７０の絶縁部材７１は、配線基板２０に含まれる樹脂（絶縁部材２１の主成分である樹脂）と同一の樹脂を主成分としていればよく、放熱板７０の絶縁部材７１がガラスクロスを有することまでも要件とするものではない。絶縁部材７１の厚さは、例えば、数１００μｍ程度とすることができる。
放熱板７０において、第２金属箔７３の他方の面及び金属層７４の下端面は、接着層６０を介して、半導体チップ４０の回路形成面に接合されている。又、前述のように、第１金属箔７２及び第２金属箔７３は、各々絶縁部材７１の一方の面及び他方の面の略全領域を被覆するように、べた状に形成されている。
そのため、半導体チップ４０の回路形成面と第２金属箔７３の他方の面とが接着層６０を介して接触する面積が大きくなり、半導体チップ４０が動作時に発する熱は、第２金属箔７３を介して効率よく金属層７４に伝達される。半導体チップ４０が動作時に発する熱は、更に、金属層７４から第１金属箔７２に伝達され、べた状に形成されている第１金属箔７２から外部に効率よく放出される。
樹脂層８０は、配線基板２０のソルダーレジスト層２２の一方の面に、接着層３０、半導体チップ４０、金属線５０、接着層６０、及び放熱板７０を被覆するように形成されている。但し、樹脂層８０は、少なくとも半導体チップ４０及び放熱板７０の各々の側面を封止し、放熱板７０の第１金属箔７２の一方の面を露出するように形成される。樹脂層８０の一方の面と第１金属箔７２の一方の面とは、略面一となる。
樹脂層８０の材料としては、例えば、エポキシ系樹脂にシリカ等のフィラーを含有させた所謂モールド樹脂等を用いることができる。このように、樹脂層８０を設けることにより、半導体チップ４０を吸湿等から保護することができる。又、第１金属箔７２の一方の面を樹脂層８０から露出させることにより、良好な放熱性を確保できる。
外部接続端子９０は、配線基板２０の第２パッド（図示せず）に形成されている。外部接続端子９０は、他の配線基板や半導体パッケージ等（図示せず）と電気的に接続される端子として機能する。外部接続端子９０は、例えば、はんだボールであり、はんだボールの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、本実施の形態では外部接続端子９０を形成しているが、外部接続端子９０は必ずしもこの時点では形成する必要はない。要は、外部接続端子９０を形成できるように、配線基板２０にソルダーレジスト層２３から露出する第２パッド（図示せず）が形成されていれば十分である。そして、必要なときに（半導体パッケージ１０を他の配線基板や半導体パッケージ等と接合する時点までに）外部接続端子９０を形成すればよい。
［第１の実施の形態に係る半導体パッケージの製造方法］
次に、第１の実施の形態に係る半導体パッケージの製造方法（放熱板の製造方法を含む）について説明する。図２は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。
まず、図２（ａ）及び図２（ｂ）に示す工程では、放熱板７０を作製する。具体的には、図２（ａ）に示す工程では、一方の面に第１金属箔７２が形成され他方の面に第２金属箔７３が形成された絶縁部材７１を準備する。絶縁部材７１としては、放熱板７０が装着される半導体チップ４０を搭載する配線基板２０に含まれる樹脂（絶縁部材２１の主成分である樹脂）と同一の樹脂を主成分する部材を用いる。
例えば、配線基板２０の絶縁部材２１がガラスクロスにエポキシ系樹脂を含浸させた部材であれば、放熱板７０の絶縁部材７１はエポキシ系樹脂を主成分として構成される。放熱板７０の絶縁部材７１として、ガラスクロスにエポキシ系樹脂を含浸させた部材を用いてもよい。絶縁部材７１の厚さは、例えば、数１００μｍ程度とすることができる。第１金属箔７２及び７３の材料としては、例えば、銅箔等を用いることができる。第１金属箔７２及び第２金属箔７３の厚さは、各々例えば、５〜１５μｍ程度とすることができる。
そして、第１金属箔７２、絶縁部材７１、及び第２金属箔７３を貫通する複数の貫通孔７１ｘを形成する。貫通孔７１ｘは、例えば、ドリル加工やレーザ加工等により形成できる。貫通孔７１ｘの配置形態については、特に限定されず、例えば放射状に配置してもよいし、グリッド状に配置してもよいし、ランダムに配置してもよい。
貫通孔７１ｘの平面形状は、例えば、円形とすることができ、その場合の径は、例えば、０．１〜０．１５ｍｍ程度とすることができる。貫通孔７１ｘのピッチは、例えば、０．５ｍｍ程度とすることができる。但し、貫通孔７１ｘの平面形状は楕円形や矩形等としてもよい。
なお、貫通孔７１ｘは第１金属箔７２及び７３を貫通するように形成されるため、第１金属箔７２及び７３の端部（貫通孔７１ｘの周縁部近傍）にバリが生じる場合がある。バリが生じた場合には、ウェットエッチングやブラスト処理等によりバリを除去することが好ましい。バリの存在は、後工程で、めっき法により金属層７４を形成する際にめっき液の流れを妨げるからである。なお、バリを除去したことにより、絶縁部材７１の一方の面及び他方の面の貫通孔７１ｘの周縁部近傍が第１金属箔７２及び７３から露出してもよい。
次に、図２（ｂ）に示す工程では、各貫通孔７１ｘを介して第１金属箔７２と第２金属箔７３とを熱的に接続する金属層７４を形成する。本実施の形態では、金属層７４は、各貫通孔７１ｘを充填せず、各貫通孔７１ｘの内側面を被覆するように形成する。金属層７４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。金属層７４の厚さは、例えば、数μｍ〜数１０μｍ程度とすることができる。金属層７４は、例えば、無電解めっき法や電解めっき法等により形成できる。
これにより、絶縁部材７１の一方の面の略全面に第１金属箔７２が形成され、他方の面の略全面に第２金属箔７３が形成され、第１金属箔７２と第２金属箔７３とが貫通孔７１ｘ内に形成された金属層７４を介して熱的に接続された放熱板７０が作製される。
次に、図２（ｃ）に示す工程では、絶縁部材２１と、ソルダーレジスト層２２と、ソルダーレジスト層２３とを有する配線基板２０を準備する。絶縁部材２１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた部材を用いることができる。絶縁部材２１の厚さは、例えば、数１００μｍ程度とすることができる。
絶縁部材２１の一方の面には第１配線パターン（図示せず）が形成され、更に、第１配線パターン（図示せず）を選択的に被覆するソルダーレジスト層２２が形成されている。第１配線パターン（図示せず）のソルダーレジスト層２２から露出する部分は、金属線５０と電気的に接続される第１パッド（図示せず）を構成している。
絶縁部材２１の他方の面には第２配線パターン（図示せず）が形成され、更に、第２配線パターン（図示せず）を選択的に被覆するソルダーレジスト層２３が形成されている。第２配線パターン（図示せず）のソルダーレジスト層２３から露出する部分は、外部接続端子９０と電気的に接続される第２パッド（図示せず）を構成している。
第１配線パターン（図示せず）と第２配線パターン（図示せず）とは、絶縁部材２１を厚さ方向に貫通する貫通配線（図示せず）を介して電気的に接続されている。第１配線パターン（図示せず）、第２配線パターン（図示せず）、及び貫通配線（図示せず）の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第１配線パターン（図示せず）及び第２配線パターン（図示せず）の厚さは、各々例えば、５〜１５μｍ程度とすることができる。貫通配線（図示せず）の直径は、例えば、数１０μｍ程度とすることができる。
又、例えばシリコン等を主成分とする半導体基板（図示せず）を有し、半導体基板（図示せず）の回路形成面に複数の電極パッド４１が例えばペリフェラル状に形成されている半導体チップ４０を準備する。半導体チップ４０の平面形状は、例えば、５ｍｍ角程度の矩形状とすることができる。半導体チップ４０の厚さは、例えば、数１０〜１００μｍ程度とすることができる。
そして、配線基板２０のソルダーレジスト層２２の一方の面に、接着層３０を介して、半導体チップ４０をフェイスアップ状態で（回路形成面を接着層３０とは反対側に向けて）搭載する。接着層３０としては、例えば、ダイアタッチフィルム等を用いることができる。接着層３０として、例えば、ペースト状の接着剤等を用いてもよい。
次に、図３（ａ）に示す工程では、半導体チップ４０の各電極パッド４１を、金線や銅線等である金属線５０（ボンディングワイヤ）を介して、配線基板２０の各第１パッド（図示せず）と電気的に接続する。金属線５０（ボンディングワイヤ）の接続には、例えば、ワイヤーボンディング装置を用いることができる。なお、図２（ａ）及び図２（ｂ）に示す工程と、図２（ｃ）及び図３（ａ）に示す工程とは互いに独立しているため、並行して実行してもよい。
次に、図３（ｂ）に示す工程では、放熱板７０を、接着層６０を介して、例えば、半導体チップ４０の回路形成面の電極パッド４１の内側に装着する。接着層６０としては、例えば、ダイアタッチフィルム等を用いることができる。接着層６０として、例えば、ペースト状の接着剤等を用いてもよい。これにより、放熱板７０において、第２金属箔７３の他方の面及び金属層７４の下端面は、接着層６０を介して半導体チップ４０の回路形成面と接する。
次に、図３（ｃ）に示す工程では、配線基板２０のソルダーレジスト層２２の一方の面に、接着層３０、半導体チップ４０、金属線５０、接着層６０、及び放熱板７０を被覆するように樹脂層８０を形成する。但し、放熱板７０の第１金属箔７２の一方の面は樹脂層８０から露出させる。樹脂層８０の材料としては、例えば、エポキシ系樹脂にシリカ等のフィラーを含有させた所謂モールド樹脂等を用いることができる。
樹脂層８０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。なお、樹脂層８０を形成する前に、ソルダーレジスト層２２の一方の面にプラズマ等により粗化処理を施しておくと、アンカー効果によりソルダーレジスト層２２の一方の面と樹脂層８０との密着性を向上でき好適である。
次に、図３（ｃ）に示す工程の後、配線基板２０の第２パッド（図示せず）に外部接続端子９０を形成する。外部接続端子９０は、他の配線基板や半導体パッケージ等（図示せず）と電気的に接続される端子として機能する。外部接続端子９０は、例えば、はんだボールであり、はんだボールの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、本実施の形態では外部接続端子９０を形成しているが、外部接続端子９０は必ずしもこの時点では形成する必要はない。要は、外部接続端子９０を形成できるように、配線基板２０にソルダーレジスト層２３から露出する第２パッド（図示せず）が形成されていれば十分である。そして、必要なときに（半導体パッケージ１０を他の配線基板や半導体パッケージ等と接合する時点までに）外部接続端子９０を形成すればよい。
以上の工程により、図１に示す半導体パッケージ１０が完成する。なお、図２及び図３では、半導体チップ４０や放熱板７０を１つずつ作製し、作製した半導体チップ４０や放熱板７０を１つの配線基板２０に搭載する例を示した。しかし、半導体チップ４０は、半導体チップ４０となる複数の領域を有する半導体基板を準備し、準備した半導体基板に複数の半導体チップ４０を作製後、ダイシング等で個片化して各半導体チップ４０を得る工程としてもよい。
同様に、配線基板２０や放熱板７０も、複数個まとめて作製後、ダイシング等で個片化して各配線基板２０及び各放熱板７０を得る工程としてもよい。この際、放熱板７０を構成する絶縁部材７１は樹脂を主成分とするため、セラミックからなる放熱板や金属のみからなる放熱板と比べてダイシング等により容易に個片化できる。なお、セラミックからなる放熱板や金属のみからなる放熱板の切断には金型やプレス機が必要であり、ダイシングに比べて切断に時間を要する。
又、ダイシングにより、放熱板７０の外周に位置する側面には、絶縁部材７１が露出する。そして、樹脂層８０が放熱板７０の少なくとも一部を封止する。樹脂層８０は、放熱板７０の外周の側面から露出する絶縁部材７１（樹脂材料）と接するため（つまり樹脂材料同士が接する部分を有するため）、樹脂層８０と放熱板７０とは良好な密着性を確保できる。
又、放熱板７０を構成する絶縁部材７１に、配線基板２０に含まれる樹脂と同一の樹脂を主成分とする部材を用いたことにより、放熱板７０と配線基板２０の熱膨張係数及び弾性率が同程度の値となる。放熱板７０と配線基板２０とは半導体チップ４０を挟んで上下に配置され、上下の物性値（熱膨張係数や弾性率）のバランスが取れるため、半導体パッケージ１０の反りを低減できる。
又、放熱板７０は、絶縁部材７１の一方の面にべた状に形成された第１金属箔７２と、他方の面にべた状に形成された第２金属箔７３と、絶縁部材７１を厚さ方向に貫通して第１金属箔７２と第２金属箔７３とを熱的に接続する金属層７４とを備えている。そして、放熱板７０において、第２金属箔７３の他方の面及び金属層７４の下端面は、接着層６０を介して、半導体チップ４０の回路形成面に接合されている。そのため、半導体チップ４０の回路形成面と第２金属箔７３の他方の面とが接着層６０を介して接触する面積が大きくなり、半導体チップ４０が動作時に発する熱は、第２金属箔７３を介して効率よく金属層７４に伝達される。半導体チップ４０が動作時に発する熱は、更に、金属層７４から第１金属箔７２に伝達され、第１金属箔７２から外部に効率よく放出される。このように、貫通孔７１ｘに形成される金属層７４が半導体チップ４０が発する熱を外部に放熱する放熱経路となるため、放熱効率を向上できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、放熱板を樹脂層で覆う例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図４は、第１の実施の形態の変形例１に係る半導体パッケージを例示する図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿う断面図である。図４を参照するに、第１の実施の形態の変形例１に係る半導体パッケージ１０Ａでは、放熱板７０が樹脂層８０Ａで覆われている点が第１の実施の形態に係る半導体パッケージ１０（図１参照）と相違する。
つまり、半導体パッケージ１０（図１参照）では放熱板７０の第１金属箔７２の一方の面は樹脂層８０から露出していたが、半導体パッケージ１０Ａでは放熱板７０の第１金属箔７２の一方の面は樹脂層８０Ａに覆われている。又、半導体パッケージ１０（図１参照）では貫通孔７１ｘの金属層７４の内側部分は空洞部であったが、半導体パッケージ１０Ａでは貫通孔７１ｘの金属層７４の内側部分には樹脂層８０Ａが充填されている。樹脂層８０Ａの材料や形成方法は、例えば、樹脂層８０と同様とすることができる。
このように、放熱板７０の第１金属箔７２の一方の面が樹脂層８０Ａに覆われている場合にも、第１の実施の形態と同様の効果を奏する。
又、貫通孔７１ｘ内の金属層７４の内側部分に樹脂層８０Ａが充填されているため、半導体チップ４０が貫通孔７１ｘの空洞部を介して吸湿することを防止でき、半導体チップ４０の信頼性を向上できる。又、第１金属箔７２の一方の面が樹脂層８０Ａに覆われているため、第１金属箔７２の一方の面の腐食を防止でき、放熱板７０の信頼性を向上できる。
但し、半導体パッケージ１０Ａの放熱性は、放熱板７０の第１金属箔７２の一方の面が樹脂層８０Ａに覆われているため、放熱板７０の第１金属箔７２の一方の面が樹脂層８０から露出している半導体パッケージ１０の放熱性よりも劣る。そこで、製品の仕様により（放熱性を重視するか、耐吸湿性や耐腐食性を重視するかにより）、第１の実施の形態又はその変形例１の何れかの構造を適宜選択すればよい。
〈第２の実施の形態〉
第２の実施の形態では、配線基板の一方の面に半導体チップをフリップチップ実装する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図５〜図７は、第２の実施の形態に係る半導体パッケージを例示する断面図である。なお、図６及び図７は、図５に対して放熱板７０の平面形状のみを変形（拡大）した例である。なお、第２の実施の形態に係る半導体パッケージの平面図は図１（ａ）と同様であり、図５〜図７は図１（ａ）のＡ−Ａ断面に対応する断面を示している。
図５を参照するに、第２の実施の形態に係る半導体パッケージ１００Ａでは、配線基板２０の一方の面に半導体チップ４０がフリップチップ実装されている点が第１の実施の形態に係る半導体パッケージ１０（図１参照）と相違する。
つまり、半導体パッケージ１０（図１参照）では、半導体チップ４０は、接着層３０を介して、配線基板２０のソルダーレジスト層２２の一方の面にフェイスアップ状態で（回路形成面を接着層３０とは反対側に向けて）搭載されていた。これに対して、半導体パッケージ１００Ａでは、半導体チップ４０は、配線基板２０のソルダーレジスト層２２の一方の面にフェイスダウン状態で（回路形成面をソルダーレジスト層２２の一方の面側に向けて）搭載されている。
半導体パッケージ１００Ａにおいて、半導体チップ４０の各電極パッド４１は、内部接続端子５５を介して、各電極パッド４１と対向配置された配線基板２０の各第１パッド（図示せず）と電気的に接続されている。内部接続端子５５は、例えば、はんだボールであり、はんだボールの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
放熱板７０は、接着層６０を介して、半導体チップ４０の背面（回路形成面の反対側の面）に装着されている。放熱板７０において、第２金属箔７３の他方の面及び金属層７４の下端面は、接着層６０を介して半導体チップ４０の背面と接している。そのため、半導体チップ４０が動作時に発する熱は、第２金属箔７３及び金属層７４を介して第１金属箔７２に伝達され、第１金属箔７２から外部に放出される。
このように、配線基板２０の一方の面に半導体チップ４０をフリップチップ実装した場合にも、第１の実施の形態と同様の効果を奏する。
なお、放熱板７０は、接着層６０を介して、半導体チップ４０の背面（回路形成面の反対側の面）に装着されているが、半導体チップ４０の背面は電極パッド等が形成されていない平坦な面である。そこで、図６に示す半導体パッケージ１００Ｂのように、放熱板７０の平面形状を半導体チップ４０の平面形状と略同一とし、放熱板７０と半導体チップ４０とが平面視で重複するように、放熱板７０を半導体チップ４０の背面に装着してもよい。或いは、図７に示す半導体パッケージ１００Ｃのように、放熱板７０の平面形状を半導体チップ４０の平面形状よりも大きくし、放熱板７０が半導体チップ４０から平面視ではみ出すように、放熱板７０を半導体チップ４０の背面に装着してもよい。これにより、半導体チップ４０の背面全体が接着層６０を介して放熱板７０と接するため、放熱性を更に向上できる。
〈第２の実施の形態の変形例１〉
第２の実施の形態の変形例１では、配線基板の一方の面に半導体チップをフリップチップ実装し、放熱板を樹脂層で覆う例を示す。なお、第２の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図８は、第２の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。なお、第２の実施の形態の変形例１に係る半導体パッケージの平面図は図４（ａ）と同様であり、図８は図４（ａ）のＢ−Ｂ断面に対応する断面を示している。
図８を参照するに、第２の実施の形態の変形例１に係る半導体パッケージ１００Ｄでは、放熱板７０が樹脂層８０Ａで覆われている点が第２の実施の形態に係る半導体パッケージ１００Ａ（図５参照）と相違する。
つまり、半導体パッケージ１００Ａ（図５参照）では放熱板７０の第１金属箔７２の一方の面は樹脂層８０から露出していたが、半導体パッケージ１００Ｄでは放熱板７０の第１金属箔７２の一方の面は樹脂層８０Ａに覆われている。又、半導体パッケージ１００Ａ（図５参照）では貫通孔７１ｘの金属層７４の内側部分は空洞部であったが、半導体パッケージ１００Ｄでは貫通孔７１ｘの金属層７４の内側部分には樹脂層８０Ａが充填されている。樹脂層８０Ａの材料や形成方法は、例えば、樹脂層８０と同様とすることができる。
このように、放熱板７０の第１金属箔７２の一方の面が樹脂層８０Ａに覆われている場合にも、第１の実施の形態と同様の効果を奏する。
又、貫通孔７１ｘの金属層７４の内側部分に樹脂層８０Ａが充填されているため、半導体チップ４０が貫通孔７１ｘの空洞部を介して吸湿することを防止でき、半導体チップ４０の信頼性を向上できる。又、第１金属箔７２の一方の面が樹脂層８０Ａに覆われているため、第１金属箔７２の一方の面の腐食を防止でき、放熱板７０の信頼性を向上できる。
但し、半導体パッケージ１００Ｄの放熱性は、放熱板７０の第１金属箔７２の一方の面が樹脂層８０Ａに覆われているため、放熱板７０の第１金属箔７２の一方の面が樹脂層８０から露出している半導体パッケージ１００Ａの放熱性よりも劣る。そこで、製品の仕様により（放熱性を重視するか、耐吸湿性や耐腐食性を重視するかにより）第２の実施の形態又は第２の実施の形態の変形例１の何れかの構造を適宜選択すればよい。
なお、放熱板７０の平面形状を半導体チップ４０の平面形状と略同一としたり、放熱板７０の平面形状を半導体チップ４０の平面形状よりも大きくしたりしてもよい点は、第２の実施の形態と同様である。
〈放熱板の変形例〉
次に、本実施の形態に係る放熱板の変形例を示す。なお、既に説明した実施の形態と同一構成部品についての説明は省略する。
図９は、本実施の形態に係る放熱板の変形例を示す断面図である。図９（ａ）〜図９（ｄ）は、各々異なる放熱板７０Ａ〜７０Ｄを示しており、何れの放熱板７０Ａ〜７０Ｄも第１の実施の形態、第２の実施の形態、及び各々の変形例に係る放熱板７０と置換することができる。
図９（ａ）に示す放熱板７０Ａにおいて、貫通孔７１ｘの金属層７４の内側部分には金属層７５が充填されている。金属層７５の材料としては、例えば、銅（Ｃｕ）等を用いることができる。金属層７５は、例えば、無電解めっき法や電解めっき法等により形成できる。
なお、金属層７４及び７５は、本発明に係る『絶縁部材を厚さ方向に貫通して第１金属箔と第２金属箔とを熱的に接続する金属層』の代表的な一例である。又、金属層７４及び７５は、本発明に係る『貫通孔を充填するように形成されている』金属層の代表的な一例である。
このように、放熱板７０Ａでは貫通孔７１ｘの金属層７４の内側部分に金属層７５が充填されている。そのため、半導体チップ４０上に放熱板７０Ａを装着した際に、半導体チップ４０が動作時に発する熱は、金属層７４及び７５を介して、より効率よく第１金属箔７２に伝達され、第１金属箔７２から外部に放出される。
又、半導体チップ４０上に放熱板７０Ａを装着した際に、半導体チップ４０が貫通孔７１ｘの空洞部を介して吸湿することを防止でき、半導体チップ４０の信頼性を向上できる。又、第１の実施の形態のように放熱板７０の第１金属箔７２の一方の面を樹脂層８０から露出させることにより、放熱性を犠牲にすることなく、半導体チップ４０の耐吸湿性を向上できる。
図９（ｂ）に示す放熱板７０Ｂにおいて、貫通孔７１ｘの金属層７４の内側部分には絶縁層７６が充填されている。絶縁層７６は、例えば、液状のエポキシ系の感光性樹脂組成物等を貫通孔７１ｘの金属層７４の内側部分に塗布し、硬化させることにより形成できる。
このように、放熱板７０Ｂでは貫通孔７１ｘの金属層７４の内側部分に絶縁層７６が充填されている。そのため、半導体チップ４０上に放熱板７０Ｂを装着した際に、半導体チップ４０が貫通孔７１ｘの空洞部を介して吸湿することを防止でき、半導体チップ４０の信頼性を向上できる。又、第１の実施の形態のように放熱板７０の第１金属箔７２の一方の面を樹脂層８０から露出させることにより、放熱性を犠牲にすることなく、半導体チップ４０の耐吸湿性を向上できる。
図９（ｃ）に示す放熱板７０Ｃにおいて、第１金属箔７２の一方の面及び第２金属箔７３の他方の面には各々絶縁層７７及び７８が形成されている。絶縁層７７及び７８は、例えば、液状のエポキシ系の感光性樹脂組成物等を第１金属箔７２の一方の面及び第２金属箔７３の他方の面に各々に塗布し、貫通孔７１ｘ及びその周辺部に対応する部分の感光性樹脂組成物等を露光及び現像して除去することで形成できる。なお、絶縁層７７を金属層７４の一端面に延在させてもよい。又、絶縁層７８を金属層７４の他端面に延在させてもよい。
このように、放熱板７０Ｃでは第１金属箔７２の一方の面及び第２金属箔７３の他方の面に各々絶縁層７７及び７８が形成されているため、第１金属箔７２の一方の面及び第２金属箔７３の他方の面の腐食を防止でき、放熱板７０Ｃの信頼性を向上できる。
但し、良好な放熱性を確保する観点から、第２金属箔７３の他方の面には、必ずしも絶縁層７８を形成しなくてもよい。
図９（ｄ）に示す放熱板７０Ｄにおいて、絶縁層７９は、第１金属箔７２の一方の面及び第２金属箔７３の他方の面に形成され、更に、貫通孔７１ｘの金属層７４の内側部分に充填されている。絶縁層７９は、例えば、液状のエポキシ系の感光性樹脂組成物等を第１金属箔７２の一方の面及び第２金属箔７３の他方の面に塗布すると共に貫通孔７１ｘの金属層７４の内側部分に充填し、硬化させることにより形成できる。
このように、放熱板７０Ｄでは貫通孔７１ｘの金属層７４の内側部分に絶縁層７９が充填されている。そのため、半導体チップ４０上に放熱板７０Ｄを装着した際に、半導体チップ４０が貫通孔７１ｘの空洞部を介して吸湿することを防止でき、半導体チップ４０の信頼性を向上できる。又、絶縁層７９は、第１金属箔７２の一方の面及び第２金属箔７３の他方の面にも各々形成されているため、第１金属箔７２の一方の面及び第２金属箔７３の他方の面の腐食を防止でき、放熱板７０Ｄの信頼性を向上できる。
但し、良好な放熱性を確保する観点から、第２金属箔７３の他方の面には、必ずしも絶縁層７９を形成しなくてもよい。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、配線基板２０として、複数の絶縁層と配線層とが交互に積層された多層配線基板を用いてもよい。この場合には、放熱板７０等は、多層配線基板の各絶縁層を構成する樹脂と同一の樹脂を主成分とすることができる。
又、図１（ａ）の放熱板７０や図９（ａ）の放熱板７０Ａにおいて、第１金属箔７２、第２金属箔７３、金属層７４、及び金属層７５の各々の外部に露出している面に腐食を防止するための表面処理を施してもよい。表面処理の一例としては、めっき処理（はんだめっきや錫めっき等）やＯＳＰ（Organic Solderability Preservative）処理等を挙げることができる。
又、図９（ａ）の放熱板７０Ａにおいて、第１金属箔７２、第２金属箔７３、金属層７４、及び金属層７５の各々の外部に露出している面に絶縁層を形成してもよい。
又、放熱板７０等を接着層６０を介さずに半導体チップ４０の回路形成面又は背面に直接配置し、放熱板７０等の周囲（側面下方）に枠状に接着剤を塗布して、放熱板７０等を半導体チップ４０に装着してもよい。この場合は、第２金属箔７３が直接半導体チップ４０に接合されるため（第２金属箔７３が直接半導体チップ４０の回路形成面又は背面と接するため）、更に放熱性を向上できる。
１０、１０Ａ、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ 半導体パッケージ
２０ 配線基板
２１ 絶縁部材
２２、２３ ソルダーレジスト層
３０、６０ 接着層
４０ 半導体チップ
４１ 電極パッド
５０ 金属線
５５ 内部接続端子
７０、７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ 放熱板
７１ 絶縁部材
７１ｘ 貫通孔
７２ 第１金属箔
７３ 第２金属箔
７４、７５ 金属層
７６、７７、７８、７９ 絶縁層
８０、８０Ａ 樹脂層
９０ 外部接続端子

Claims (10)

  1. 配線基板と、
    前記配線基板に搭載された半導体チップと、
    前記半導体チップに装着された放熱板と、を有し、
    前記放熱板は、絶縁部材と、前記絶縁部材の一方の面に形成された第１金属箔と、前記絶縁部材の他方の面に形成された第２金属箔と、前記絶縁部材を厚さ方向に貫通して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層と、を備え、
    前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としている半導体パッケージ。
  2. 前記第１金属箔及び前記第２金属箔は、各々前記絶縁部材の一方の面及び他方の面の全領域を被覆し、
    前記第２金属箔は、直接又は接着層を介して、前記半導体チップに接合されている請求項１記載の半導体パッケージ。
  3. 前記半導体チップ及び前記放熱板の各々の側面は、前記配線基板の表面を封止する樹脂層により封止されている請求項１又は２記載の半導体パッケージ。
  4. 前記第１金属箔は、前記樹脂層から露出している請求項３記載の半導体パッケージ。
  5. 前記放熱板には、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔が形成され、
    前記金属層は、前記貫通孔を充填するように形成されている請求項１乃至４の何れか一項記載の半導体パッケージ。
  6. 前記放熱板には、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔が形成され、
    前記金属層は、前記貫通孔の内側面を被覆するように形成され、
    前記金属層の内側部分には絶縁層が充填されている請求項１乃至４の何れか一項記載の半導体パッケージ。
  7. 前記放熱板には、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔が形成され、
    前記金属層は、前記貫通孔の内側面を被覆するように形成され、
    前記第１金属箔の前記絶縁部材と接する面の反対面は絶縁層により被覆されている請求項１乃至３の何れか一項記載の半導体パッケージ。
  8. 前記放熱板には、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔が形成され、
    前記金属層は、前記貫通孔の内側面を被覆するように形成され、
    前記第１金属箔の前記絶縁部材と接する面の反対面は絶縁層により被覆され、更に、前記絶縁層は前記金属層の内側部分に充填されている請求項１乃至３の何れか一項記載の半導体パッケージ。
  9. 配線基板に搭載された半導体チップに装着される放熱板であって、
    絶縁部材と、前記絶縁部材の一方の面に形成された第１金属箔と、前記絶縁部材の他方の面に形成された第２金属箔と、前記絶縁部材を厚さ方向に貫通して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層と、を備え、
    前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としている放熱板。
  10. 配線基板に搭載された半導体チップに装着される放熱板の製造方法であって、
    一方の面に第１金属箔が形成され他方の面に第２金属箔が形成された絶縁部材を準備し、前記第１金属箔、前記絶縁部材、及び前記第２金属箔を貫通する貫通孔を形成する工程と、
    前記貫通孔を介して前記第１金属箔と前記第２金属箔とを熱的に接続する金属層を形成する工程と、を備え、
    前記絶縁部材は、前記配線基板に含まれる樹脂と同一の樹脂を主成分としている放熱板の製造方法。
JP2012121193A 2012-05-28 2012-05-28 半導体パッケージ、放熱板及びその製造方法 Active JP6008582B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012121193A JP6008582B2 (ja) 2012-05-28 2012-05-28 半導体パッケージ、放熱板及びその製造方法
US13/894,565 US8994168B2 (en) 2012-05-28 2013-05-15 Semiconductor package including radiation plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121193A JP6008582B2 (ja) 2012-05-28 2012-05-28 半導体パッケージ、放熱板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013247293A true JP2013247293A (ja) 2013-12-09
JP2013247293A5 JP2013247293A5 (ja) 2015-07-09
JP6008582B2 JP6008582B2 (ja) 2016-10-19

Family

ID=49620955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121193A Active JP6008582B2 (ja) 2012-05-28 2012-05-28 半導体パッケージ、放熱板及びその製造方法

Country Status (2)

Country Link
US (1) US8994168B2 (ja)
JP (1) JP6008582B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121764A (ko) * 2015-04-09 2016-10-20 삼성전자주식회사 방열막을 구비한 반도체 패키지 및 그 제조방법
US11246212B2 (en) * 2016-10-14 2022-02-08 Avary Holding (Shenzhen) Co., Limited. Printed circuit board deformable in both length and width

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059074B2 (ja) * 2013-04-26 2017-01-11 アオイ電子株式会社 半導体装置の製造方法
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
CN104916602A (zh) * 2015-04-22 2015-09-16 华进半导体封装先导技术研发中心有限公司 用于埋入晶圆级球栅阵列封装的散热结构
JP6698705B2 (ja) * 2016-01-14 2020-05-27 三菱電機株式会社 半導体装置
KR102486784B1 (ko) * 2016-08-26 2023-01-09 삼성전기주식회사 반도체 패키지
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
KR102600004B1 (ko) * 2018-12-26 2023-11-08 삼성전자주식회사 반도체 패키지
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
KR20210041746A (ko) 2019-10-08 2021-04-16 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5035170U (ja) * 1973-07-24 1975-04-14
JPH04207061A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置
JPH0520365U (ja) * 1991-08-22 1993-03-12 日本電気株式会社 集積回路の放熱実装構造
JPH0897336A (ja) * 1994-09-29 1996-04-12 Shinko Electric Ind Co Ltd 半導体装置
JPH09148691A (ja) * 1995-09-19 1997-06-06 Denso Corp プリント配線基板
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US20060125088A1 (en) * 2004-12-14 2006-06-15 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method thereof
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62238653A (ja) * 1986-04-09 1987-10-19 Nec Corp 冷却構造
US6489668B1 (en) * 1997-03-24 2002-12-03 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2000223627A (ja) 1999-01-29 2000-08-11 Nec Corp フリップチップパッケージ
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
KR20050001930A (ko) * 2003-06-28 2005-01-07 삼성전기주식회사 고밀도 칩 스케일 패키지 및 그 제조 방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
JP4277036B2 (ja) * 2006-09-29 2009-06-10 Ｔｄｋ株式会社 半導体内蔵基板及びその製造方法
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US20090057903A1 (en) * 2007-03-29 2009-03-05 Yoshio Okayama Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
US8569892B2 (en) * 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
JP2012015225A (ja) 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
KR101131288B1 (ko) * 2010-12-06 2012-03-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2012186393A (ja) * 2011-03-07 2012-09-27 Fujitsu Ltd 電子装置、携帯型電子端末機、及び電子装置の製造方法
JP5838065B2 (ja) * 2011-09-29 2015-12-24 新光電気工業株式会社 熱伝導部材及び熱伝導部材を用いた接合構造
JP5940799B2 (ja) * 2011-11-22 2016-06-29 新光電気工業株式会社 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5035170U (ja) * 1973-07-24 1975-04-14
JPH04207061A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置
JPH0520365U (ja) * 1991-08-22 1993-03-12 日本電気株式会社 集積回路の放熱実装構造
JPH0897336A (ja) * 1994-09-29 1996-04-12 Shinko Electric Ind Co Ltd 半導体装置
JPH09148691A (ja) * 1995-09-19 1997-06-06 Denso Corp プリント配線基板
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US20060125088A1 (en) * 2004-12-14 2006-06-15 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method thereof
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121764A (ko) * 2015-04-09 2016-10-20 삼성전자주식회사 방열막을 구비한 반도체 패키지 및 그 제조방법
KR102392202B1 (ko) * 2015-04-09 2022-05-02 삼성전자주식회사 방열막을 구비한 반도체 패키지 및 그 제조방법
US11246212B2 (en) * 2016-10-14 2022-02-08 Avary Holding (Shenzhen) Co., Limited. Printed circuit board deformable in both length and width

Also Published As

Publication number Publication date
US8994168B2 (en) 2015-03-31
JP6008582B2 (ja) 2016-10-19
US20130313697A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP6008582B2 (ja) 半導体パッケージ、放熱板及びその製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP4361826B2 (ja) 半導体装置
US7656015B2 (en) Packaging substrate having heat-dissipating structure
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
JP4305502B2 (ja) 半導体装置の製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2009026805A (ja) 半導体装置及びその製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2009004544A (ja) 電子装置の製造方法及び電子装置
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP5000105B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
JP2008147266A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2007012716A (ja) 半導体装置
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP4321758B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6008582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150