JP2008147266A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008147266A
JP2008147266A JP2006330056A JP2006330056A JP2008147266A JP 2008147266 A JP2008147266 A JP 2008147266A JP 2006330056 A JP2006330056 A JP 2006330056A JP 2006330056 A JP2006330056 A JP 2006330056A JP 2008147266 A JP2008147266 A JP 2008147266A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
semiconductor device
solder resist
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006330056A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006330056A priority Critical patent/JP2008147266A/ja
Publication of JP2008147266A publication Critical patent/JP2008147266A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】マザーボードへの実装時の信頼性を低下させること無く、より薄型で良好な放熱性を持った半導体装置及びその製造方法を提供する。
【解決手段】樹脂基板１上のダイパッド２と、ダイパッド２に接着剤３にて固着された半導体素子４と、半導体素子４と電気的に接続された複数の電極端子６と、ダイパッド２と、半導体素子４と、電極端子６とを封止する樹脂封止体７と、電極端子５と各々電気的に接続された外部端子７とを備えた半導体装置であって、ダイパッド２の周縁部または周辺部にソルダーレジスト９ａ、９ｂを有し、ソルダーレジスト９ａの開口サイズを半導体素子４より大きくした。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、面実装用の樹脂封止型半導体装置の技術に係るものである。
近年、電子機器の小型化、高密度化に対応するために、半導体装置の小型化が進んでいる。小型の樹脂封止型半導体装置の一つとして、実質的に片面封止されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称される半導体装置が開発されている。さらに、この半導体装置における問題点、つまりマザーボードへの実装時の熱ストレスによって半導体装置内部で剥離が生じることを防止するために、半導体素子をソルダーレジスト上に接着剤によって固着した半導体装置が提案されている。
以下に従来の半導体装置について図１０を参照して説明する。図１０は、従来のＢＧＡ構造をなす半導体装置の概略的な構成を示す断面図である。半導体装置は樹脂基板１にダイパッド２と電極端子６とを形成した回路基板１７を有しており、回路基板１７のダイパッド２に半導体素子４を搭載し、前記半導体素子４の各電極を電極端子６に接続し、半導体素子４を樹脂封止体７によって封止している。
ダイパッド２は外形が半導体素子４よりも大きく形成してあり、ダイパッド２の上にソルダーレジスト９ａをダイパッド２よりも小さい外形に形成し、ソルダーレジスト９ａの上に半導体素子４を接着剤３にて固着しており、ソルダーレジスト９ａから露出するダイパッド２の外周部分および電極端子６とが金属細線５を介して半導体素子４と電気的に接続してある。
この構成によって、半導体装置を構成する樹脂基板１、封止樹脂体７、ダイパッド２のそれぞれの線膨張係数の違いに起因する熱歪みが半導体素子４のコーナー部へ集中しても、半導体素子４のコーナー部では接着力が高いソルダーレジスト９ａと接着剤３との接着構造なので、半導体素子４のコーナー部が剥離することを抑制でき、半導体装置の信頼性を著しく向上する。先行技術文献としては特許文献１がある。
ＷＯ９６／００５１６３
しかしながら、上述した従来の半導体装置の構造では、ソルダーレジスト上に接着剤にて半導体素子を固着するので、ソルダーレジストの厚み分だけ樹脂封止体を厚くする必要がある。ソルダーレジストは熱伝導性が悪いために、半導体素子で発熱した熱がダイパッドへ伝達することを阻害し、ひいては半導体装置の放熱性を劣化させる。特に、半導体素子の全体の大きさの中でソルダーレジスト上に固着される半導体素子が占める割合いは、小ピンなど半導体素子の形状が小さいほどに増えて大幅に放熱性が劣化する。
本発明は上記問題点を解決するものであり、マザーボードへの実装時の信頼性を低下させること無く、より薄型で良好な放熱性を持った半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、樹脂基板上に形成したダイパッドおよび複数の電極端子と、前記ダイパッドに接着剤で固着して前記電極端子と電気的に接続した半導体素子と、前記樹脂基板上の前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、前記電極端子と各々電気的に接続された外部端子とを備えた半導体装置であって、前記ダイパッドの外形が前記半導体素子より大きく、前記ダイパッドの周縁部にソルダーレジストを有し、かつ前記ソルダーレジストの開口サイズが前記半導体素子より大きいことを特徴とする。
本発明の半導体装置は、樹脂基板上に形成したダイパッドおよび複数の電極端子と、前記ダイパッドに接着剤で固着して前記電極端子と電気的に接続した半導体素子と、前記樹脂基板上の前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、前記電極端子と各々電気的に接続された外部端子とを備えた半導体装置であって、前記ダイパッドの外形が前記半導体素子より大きく、前記ダイパッドの周辺部にソルダーレジストを有し、前記ソルダーレジストの開口サイズが前記ダイパッドより大きいことを特徴とする。
また、前記ソルダーレジストは、樹脂封止体の層中に位置する表面側を樹脂基板に当接する裏面側と比較して広く形成され、断面において樹脂封止体との接合面が傾斜面をなすことを特徴とする。
本発明の半導体装置の製造方法は、樹脂基板にダイパッドおよび複数の電極端子を形成して回路基板を作製する工程と、前記ダイパッドの周縁部に前記半導体素子のサイズより開口サイズの大きいソルダーレジストを形成する工程と、前記ソルダーレジストの開口部内で露出する前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子と前記ソルダーレジストを樹脂封止する工程と、前記樹脂封止された半導体装置を個々の半導体装置に分割する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、樹脂基板にダイパッドおよび複数の電極端子を形成して回路基板を作製する工程と、前記ダイパッドの周辺部に前記ダイパッドのサイズより開口サイズの大きいソルダーレジストを形成する工程と、前記ソルダーレジストの開口部内で露出する前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子と前記ソルダーレジストを樹脂封止する工程と、前記樹脂封止された半導体装置を個々の半導体装置に分割する工程とを有することを特徴とする。
本発明の半導体装置によれば、ソルダーレジストの開口サイズが半導体素子より大きいので、半導体素子で発熱した熱は熱伝導性の悪いソルダーレジストを介することなく接着剤を介してダイパッドへ良好に熱伝達される。また、半導体素子はソルダーレジスト上には搭載されないので、ソルダーレジストの厚み分だけ樹脂封止体の厚みを厚く設計する必要が無い。
ダイパッドの周縁部がソルダーレジストによって覆われているので、密着性の弱いダイパッドの面積をダイパッドの側面分だけ実質的に減らすことができる。さらに、ダイパッドの周縁部に形成されたソルダーレジストとの段差によるアンカー効果で、ダイパッドと樹脂封止体との線膨張差により発生するせん断応力を抑制してダイパッドと樹脂封止体との剥離を抑制することができる。その結果、マザーボードへの実装時の信頼性を損なうことなく、薄型で放熱性の良好な半導体装置を提供することができる。
本発明の半導体装置及びその製造方法の実施形態について、以下に図面を参照しながら説明する。
（第１の実施形態）
図１〜図３を参照して第１の実施形態における半導体装置について説明する。図１は半導体装置の概略的な構成を示す断面図、図２は樹脂封止を行なっていない状態の半導体装置の概略的な構成を示す平面図、図３は半導体装置の概略的な構成を示す背面図である。
半導体装置は樹脂基板１にダイパッド２と電極端子６とを形成した回路基板１７を有しており、ダイパッド２は外形が半導体素子４よりも大きく形成してあり、その周縁部はソルダーレジスト９ａで覆われている。
ソルダーレジスト９ａは半導体素子４の外形より大きい開口部を有しており、この開口部から露出しているダイパッド２の上に半導体素子４を接着剤３で固着し、半導体素子４の各電極を電極端子６に金属細線５を介して接続し、半導体素子４を樹脂封止体７によって封止している。
ソルダーレジスト９ａの開口部は方形に開口しており、そのサイズは半導体素子４を搭載する際の位置ズレとダイパッド２に対するソルダーレジスト９ａの位置ズレを考慮した必要最小限の寸法であり、一辺の片側において半導体素子４より０．００５〜０．２５ｍｍ程度大きくすることで密着性の弱いダイパッド２の露出面積を極力減らしている。
ダイパッド２には内層のＮｉめっき１０及び外層のＡｕめっき１１が施されており、実質的にはＡｕめっき１１の上に半導体素子４が接着剤３を介して固着されている。
この構成により、ダイパッド２の周縁部がソルダーレジスト９ａによって覆われることで、樹脂封止体７に対して密着性の弱いダイパッド２（Ａｕめっき１１）の面積を実質的にダイパッドの側面分だけ減らすことができる。さらに、ダイパッド２の周縁部に形成されたソルダーレジスト９ａとの段差によってアンカー効果を生じることで、ダイパッド２と樹脂封止体７との（マザーボード実装時の熱によって発生する）線膨張差によって発生するせん断応力を抑制することができるので、ダイパッド２と樹脂封止体７との剥離を抑制することができる。
ダイパッド２の周辺に設置された複数の電極端子６は半導体装置の裏面に設置した各外部端子８と電気的に接続されており、各電極端子６は金属細線５との接続部にＮｉめっき１０及び最外層にＡｕめっき１１が施されている。電極端子６は金属細線５との接続部以外がソルダーレジスト９ｂで覆われており、樹脂封止体７との密着性を向上させている。樹脂封止体７は、ダイパッド２、接着剤３、半導体素子４、金属細線５、電極端子６、ソルダーレジスト９ａ、９ｂを封止している。
ここで、電極端子６、外部端子８はＣｕ箔上１２にＣｕめっき１５を施したものであり、Ｃｕ箔１２とＣｕめっき１５の総厚は０．０１〜０．０５ｍｍ程度である。また、Ｎｉめっき１０の厚みは０．００５〜０．０１５ｍｍ程度、Ａｕめっき１１の厚みは０．０００１〜０．００１ｍｍ程度である。
被膜をなすソルダーレジスト９ａ、９ｂは、一例としてアルカリ現像型のレジストインキ（他にエポキシ系の熱硬化型でもよい）であり、樹脂基板１上で０．０１〜０．０５ｍｍ程度の厚さに形成され、電極端子６やダイパッド２の上で０．００５〜０．０３ｍｍ程度の厚さに形成されている。
金属細線５は、φ０．０２０〜φ０．０３０ｍｍ程度のＡｕ線である。接着剤３は７０〜９０％のＡｇフィラーを含有したエポキシ樹脂（ベース樹脂はアクリル系の樹脂であっても良いし、フィラーはアルミナなどでも良い）である。樹脂封止体７はフィラー含有率８０〜９０％程度のエポキシ樹脂である。
樹脂基板１は一例としてガラスエポキシ樹脂等から成る３層構造（層数は任意である）であり、ガラスエポキシ樹脂の厚みは１層が０．０５〜０．１０ｍｍである。樹脂基板１は内部にＣｕ箔１２を設置し、貫通孔１６の壁面にＣｕめっきを施して貫通孔１６に穴埋め樹脂１４を埋め込んでおり、貫通孔１６の壁面のＣｕめっきがＣｕ箔１２をダイパッド２およびグランド端子１３に接続している。この構成により、半導体素子４の内部から外部への放熱性を向上させており、ダイパッド２の外形が半導体素子４より大きいので良好な放熱性を得ることができる。
なお、図面においては、図形が複雑になるのでＣｕめっき１５はＣｕ箔１２と区分せずに図示している。樹脂基板１に形成する貫通孔１６は穴埋め樹脂１４によって埋めることで、半導体装置をマザーボード基板へ実装する際の応力集中や、貫通穴内部の吸湿気化膨張によるＣｕめっき等の断線を防止しており、信頼性の向上を図っている。
（第２の実施形態）
以下に、図４〜６を参照して第２の実施形態における半導体装置について説明する。図４は半導体装置の概略的な構成を示す断面図、図５は樹脂封止を行なっていない状態の半導体装置の概略的な構成を示す平面図、図６は半導体装置の概略的な構成を示す背面図である。
この半導体装置は、第１の実施形態の装置と同様の基本構成を有するので、主に第１の実施形態との相違点について説明する。
第１の実施形態では、ダイパッド２は外形が半導体素子４より大きく、その周縁部はソルダーレジスト９ａで覆われている。ソルダーレジスト９ａは半導体素子４の外形より大きい開口部を有しており、この開口部から露出しているダイパッド２の上に半導体素子４が接着剤３で固着される。
これに対して第２の実施形態は、ソルダーレジスト９ａがダイパッド２の周囲に設置されている。ダイパッド２は外形が半導体素子４より大きいが、第１の実施形態におけるものとの比較においては小さい形状をなし、その外形サイズは半導体素子４を搭載する際の位置ズレを考慮した必要最小限の寸法であり、一辺の片側において半導体素子４より０．００５〜０．１５ｍｍ程度大きくすることで密着性の弱いダイパッド２の露出面積を極力減らしている。
この構造により、第１の実施形態と比較して、ソルダーレジスト９ａのサイズを小さくできるので、半導体装置のサイズも小さくすることができる。但し、ダイパッド２のサイズは第１の実施形態と比較して小さくなるため、ダイパッド２のサイズによっては（半導体装置裏面のグランド端子１３と繋がる）貫通ビアの設定可能本数が減って放熱性が多少劣化する場合があるので、第１の実施形態との使い分けが必要である。
（第３の実施形態）
図７を参照して第３の実施形態における半導体装置について説明する。図７は半導体装置の概略的な構成を示す断面図である。この半導体装置は、第１の実施形態の装置と同様の基本構成を有するので、主に第１の実施形態との相違点について説明する。
第１の実施形態ではソルダーレジスト９ａの表裏面の広さを指定していない。これに対して第３の実施形態は、ソルダーレジスト９ａが樹脂封止体７の層中に位置する表面側を樹脂基板１に当接する裏面側と比較して広く形成することで、図示する断面においてソルダーレジスト９ａは樹脂封止体７との接合面が傾斜面をなすアンカー形状をなす。この傾斜面で樹脂封止体７を樹脂基板１の表裏方向において係止する作用によって樹脂封止体７に対するソルダーレジスト９ａのアンカー効果が期待でき、樹脂封止体７との密着性向上が期待できる。さらに、ソルダーレジスト９ａの表面側がダイパッド２のＡｕめっき１１よりも突出することで、ソルダーレジスト９ａで形成された段差部が接着剤３を止める効果を奏して接着剤３が過剰に広がる余地が無くなるので、生産において接着剤３の量をシビアにコントロールする必要が無く、安定した生産が可能となる。
次に、図８（ａ）〜（ｊ）を参照して、本発明の半導体装置に用いる回路基板１７を製造する工程を説明する。図８（ａ）〜（ｊ）は、回路基板１７を製造する工程を示す概略的な断面図を示し、（ａ）はＣｕ箔が積層された樹脂基板を準備する工程断面図、（ｂ）は表裏のＣｕ箔を所定の形状へエッチング加工した状態を示す工程断面図、（ｃ）は半硬化樹脂基板とＣｕ箔を積層した状態を示す工程断面図、（ｄ）は製品エリアに貫通孔を開ける工程断面図、（ｅ）は電解Ｃｕめっきにより表裏層と内層のメタル部を電気的に繋げた状態を示す工程断面図、（ｆ）は貫通孔を穴埋め樹脂で埋めた状態を示す工程断面図、（ｇ）はＣｕめっきにより穴埋め樹脂部に蓋をした状態を示す工程断面図、（ｈ）は表裏のＣｕ箔＋Ｃｕめっきを所定の形状へエッチング加工した状態を示す工程断面図、（ｉ）はソルダーレジストを所定の箇所へ形成した状態を示す工程断面図、（ｊ）はＮｉめっき及び、Ａｕめっきを施した工程断面図である。
まず、図８（ａ）に示すように、両面にＣｕ箔１２が積層された単板状の半硬化の樹脂基板１ａを準備する。後にＣｕ箔１２を所定の形状にエッチング加工する際の位置決め用の貫通孔を、製品エリア外にドリル等を用いて開ける（図示せず）。一例として、樹脂基板１ａは厚さ０．１ｍｍ程度のガラスエポキシ樹脂である。また、Ｃｕ箔１２は、厚さ０．０１〜０．０２ｍｍ程度である。
次に、図８（ｂ）に示すように、表裏面のＣｕ箔１２を所定の形状にエッチング加工する。
次に、図８（ｃ）に示すように、エッチング加工した樹脂基板１ａの表裏に別途の半硬化の樹脂基板１ａを配置し、その表面にＣｕ箔１２を配置し、加熱・加圧して一体に積層された樹脂基板１を作製する。一例として、単板状の樹脂基板１ａは厚さ０．１ｍｍ程度のガラスエポキシ樹脂である。Ｃｕ箔１２は、厚さ０．０１〜０．０２ｍｍ程度である。
次に、図８（ｄ）に示すように、製品エリア内の所定箇所に貫通孔１６をドリル等で開ける。同時に、後にＣｕ箔１２を所定の形状にエッチング加工する際の位置決め用の貫通孔を、製品エリア外にドリル等を用いて開ける（図示せず）。
次に、図８（ｅ）に示すように、電解Ｃｕめっきを施して樹脂基板１の表裏のＣｕ箔１２の表面および貫通孔１６の内面にＣｕめっき１５を形成し、内層のＣｕ箔１２と表裏層のＣｕ箔１２をＣｕめっき１５で接続する。ここで、電解Ｃｕめっき前に化学エッチング等によるデスミア処理を施してＣｕめっき１５とＣｕ箔１２、Ｃｕめっき１５と樹脂基板１との密着性を向上させる。一例として、Ｃｕめっき厚さは０．００５〜０．０２５ｍｍ程度である。
次に、図８（ｆ）に示すように、貫通孔１６に穴埋め樹脂１４を充填し、表面を平面に研磨する。一例として、貫通孔１６はφ０．１５ｍｍ程度である。
次に、図８（ｇ）に示すように、電解Ｃｕめっきを施して穴埋め樹脂１４の上にＣｕめっき１５を形成し、Ｃｕ箔１２とＣｕめっき１５とで最終的なＣｕ厚を形成する。ここで、電解Ｃｕめっき前に化学エッチング等によるデスミア処理を施してＣｕめっき１５同士及び、Ｃｕめっき１５と穴埋め樹脂１４との密着性を向上させる。一例としてＣｕ箔１２とＣｕめっき１５との最終的な厚さは、０．０２〜０．０５ｍｍである。
次に、図８（ｈ）に示すように、樹脂基板１の裏面のＣｕ箔１２とＣｕめっき１５を所定の形状にエッチングする。
次に、図８（ｉ）に示すように、アルカリ現像型のレジストインキを印刷して乾燥させた後に、マスク等を用いて露光、現像して所定形状のソルダーレジストを形成し、その後に加熱して硬化させる。このように、現像型のレジストインキを使用することで、ソルダーレジストの底面側はオーバーエッチングされるため、ソルダーレジスト９ａ（ソルダーレジスト９ｂも同様）は最終的に樹脂封止体７の層中に位置する表面側を樹脂基板１に当接する裏面側と比較して広く形成され、図示する断面において側面（最終的に樹脂封止体７との接合面）が傾斜面をなすアンカー形状となる。
次に、図８（ｊ）に示すように、Ｎｉめっき１０、Ａｕめっき１１を施す。ここで、各メタル部が配線で繋がれている場合は電解めっきが可能であり、こちらの方が封止樹脂体７や接着剤３と強い密着強度を得ることができる。各メタル部を配線で繋ぐスペースが無い場合、あるいは内層のＣｕ箔１２との関係で、電極端子６と外部端子８を繋げることが出来ない場合などは、無電解めっきでもよい。
以上のようにして、本発明の半導体装置に用いる回路基板１７が完成する。次に、図９（ａ）〜（ｅ）を参照して、上述の回路基板１７を用いた本発明の半導体装置を製造する工程を説明する。
図９（ａ）は回路基板を準備する工程断面図、（ｂ）は半導体素子を接着剤にて固着した状態を示す工程断面図、（ｃ）は半導体素子と電極端子とを金属細線にて接続した状態を示す工程断面図、（ｄ）は樹脂封止した状態を示す工程断面図、（ｅ）は半導体装置を個別に分割した状態を示す工程断面図である。
まず、図９（ａ）に示すように、上述の製造方法で製造した回路基板１７を準備する。接着剤３中のボイド発生を抑制するため、ベーキングを実施することが望ましい。一例として、ベーキング条件は１２５℃、１時間程度である。
次に、図９（ｂ）に示すように、ダイパッド２の上にディスペンサ（図示せず）等を用いて接着剤３を塗布した後、コレット（図示せず）等を用いて半導体素子４を搭載する。一例として、接着剤３は熱硬化性のエポキシ樹脂（アクリル系の樹脂でも良い）にＡｇフィラー（アルミナ等でもよい）を混合させたものである。
接着剤３はヒートステージ（図示せず）上で加熱することで硬化させる。一例として半導体素子４は０．１〜０．２ｍｍ程度のシリコン単結晶（ＧａＡｓでも良い）である。加熱条件は１５０〜２５０℃、３０〜６０秒で徐々に温度を上げていく方法をとると接着剤３中のボイドが発生しにくい。なお、接着剤３の硬化は硬化炉を用いても良い。この場合は、１５０〜１７０℃程度の低温で１〜２時間程度効果させる。
次に、図９（ｃ）に示すように、半導体素子４のボンディングパッド（図示せず）と電極端子６とを金属細線５を用いて電気的に接続する。この際に、ワイヤーボンド装置は真空孔が開いたヒートステージ（図示せず）に回路基板１７を吸引固定するとともに、回路基板１７の製品エリア外を押さえ治具（図示せず）により固定した状態で、ワイヤーボンディングを実施する。一例として、金属細線としては、直径０．０２０〜０．０２５ｍｍのＡｕワイヤーを用いる。
次に、図９（ｄ）に示すように、トランスファー装置（図示省略）に搭載した封止金型を１８０℃程度に加熱してシリンダにより型締めすることにより、複数の半導体装置を一括して樹脂封止する。封止樹脂が硬化して樹脂封止体７が形成された後に、型開きしてトランスファー装置から一連の半導体装置を脱装させる。そして、オモリなどで加圧しながら硬化炉などで樹脂封止体７の本硬化を実施する。一例として、オモリの重量は５ｋｇ程度である。
次に、図９（ｅ）に示すように、ダイシング装置（図示せず）により一連の半導体装置を個々の半導体装置に分割する。この際に、リングに貼り付けたＵＶシート（図示せず）上に一連の半導体装置を封止樹脂体７側で貼り付け固定し、ブレードにより樹脂基板１を切断する。ブレードとしては、例えば電鋳製で０．１５〜０．３ｍｍ程度の厚みのものを用いる。
本発明にかかる半導体装置は、マザーボードへの実装時の信頼性を低下させること無く、より薄型で良好な放熱性を持っているので、情報通信機器や家電機器などに用いられる半導体装置として有用である。
第１の実施形態における半導体装置の概略的な構成を示す断面図 第１の実施形態における半導体装置の概略的な構成を示す平面図 第１の実施形態における半導体装置の概略的な構成を示す背面図 第２の実施形態における半導体装置の概略的な構成を示す断面図 第２の実施形態における半導体装置の概略的な構成を示す平面図 第２の実施形態における半導体装置の概略的な構成を示す背面図 第３の実施形態における半導体装置の概略的な構成を示す断面詳細図 本発明の半導体装置に用いる回路基板を製造する工程を説明するものであり、（ａ）はＣｕ箔が積層された樹脂基板を準備する工程断面図、（ｂ）は表裏のＣｕ箔を所定の形状へエッチング加工した状態を示す工程断面図、（ｃ）は半硬化樹脂基板とＣｕ箔を積層した状態を示す工程断面図、（ｄ）は製品エリアに貫通孔を開ける工程断面図、（ｅ）は電解Ｃｕめっきにより表裏層と内層のメタル部を電気的に繋げた状態を示す工程断面図、（ｆ）は貫通孔を穴埋め樹脂で埋めた状態を示す工程断面図、（ｇ）はＣｕめっきにより穴埋め樹脂部に蓋をした状態を示す工程断面図、（ｈ）は表裏のＣｕ箔＋Ｃｕめっきを所定の形状へエッチング加工した状態を示す工程断面図、（ｉ）はソルダーレジストを所定の箇所へ形成した状態を示す工程断面図、（ｊ）はＮｉめっき及び、Ａｕめっきを施した工程断面図 本発明の半導体装置を製造する工程を説明するものであり、（ａ）は回路基板を準備する工程断面図、（ｂ）は半導体素子を接着剤にて固着した状態を示す工程断面図、（ｃ）は半導体素子と電極端子とを金属細線にて接続した状態を示す工程断面図、（ｄ）は樹脂封止した状態を示す工程断面図、（ｅ）は半導体装置を個別に分割した状態を示す工程断面図 従来の半導体装置の概略的な構成を示す断面図
符号の説明
１ 樹脂基板
１ａ 樹脂基板（積層前）
２ ダイパッド
３ 接着剤
４ 半導体素子
５ 金属細線
６ 電極端子
７ 樹脂封止体
８ 外部端子
９ａ ソルダーレジスト（ダイパッド部）
９ｂ ソルダーレジスト（電極端子部）
１０ Ｎｉめっき
１１ Ａｕめっき
１２ Ｃｕ箔
１３ グランド端子
１４ 穴埋め樹脂
１５ Ｃｕ箔＋Ｃｕめっき
１６ 貫通穴
１７ 回路基板

Claims (9)

  1. 樹脂基板上に形成したダイパッドおよび複数の電極端子と、前記ダイパッドに接着剤で固着して前記電極端子と電気的に接続した半導体素子と、前記樹脂基板上の前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、前記電極端子と各々電気的に接続された外部端子とを備えた半導体装置であって、前記ダイパッドの外形が前記半導体素子より大きく、前記ダイパッドの周縁部にソルダーレジストを有し、かつ前記ソルダーレジストの開口サイズが前記半導体素子より大きいことを特徴とした半導体装置。
  2. 樹脂基板上に形成したダイパッドおよび複数の電極端子と、前記ダイパッドに接着剤で固着して前記電極端子と電気的に接続した半導体素子と、前記樹脂基板上の前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、前記電極端子と各々電気的に接続された外部端子とを備えた半導体装置であって、前記ダイパッドの外形が前記半導体素子より大きく、前記ダイパッドの周辺部にソルダーレジストを有し、前記ソルダーレジストの開口サイズが前記ダイパッドより大きいことを特徴とした半導体装置。
  3. 前記ソルダーレジストの開口サイズが、前記半導体素子のサイズより一辺の片側において０．００５〜０．２５ｍｍ大きいことを特徴とした請求項１に記載の半導体装置。
  4. 前記ソルダーレジストの開口サイズが、前記ダイパッドのサイズより一辺の片側において０．００５〜０．１５ｍｍ大きいことを特徴とした請求項２に記載の半導体装置。
  5. 前記ダイパッドのサイズが、前記半導体素子のサイズより一辺の片側において０．００５〜０．１５ｍｍ大きいことを特徴とした請求項１及び２に記載の半導体装置。
  6. 前記ダイパッドの最外層にＡｕめっきが施されていることを特徴とする請求項１及び２に記載の半導体装置。
  7. 前記ソルダーレジストは、樹脂封止体の層中に位置する表面側を樹脂基板に当接する裏面側と比較して広く形成され、断面において樹脂封止体との接合面が傾斜面をなすことを特徴とする請求項１に記載の半導体装置。
  8. 樹脂基板にダイパッドおよび複数の電極端子を形成して回路基板を作製する工程と、前記ダイパッドの周縁部に前記半導体素子のサイズより開口サイズの大きいソルダーレジストを形成する工程と、前記ソルダーレジストの開口部内で露出する前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子と前記ソルダーレジストを樹脂封止する工程と、前記樹脂封止された半導体装置を個々の半導体装置に分割する工程とを有することを特徴とする半導体装置の製造方法。
  9. 樹脂基板にダイパッドおよび複数の電極端子を形成して回路基板を作製する工程と、前記ダイパッドの周辺部に前記ダイパッドのサイズより開口サイズの大きいソルダーレジストを形成する工程と、前記ソルダーレジストの開口部内で露出する前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子と前記ソルダーレジストを樹脂封止する工程と、前記樹脂封止された半導体装置を個々の半導体装置に分割する工程とを有することを特徴とする半導体装置の製造方法。
JP2006330056A 2006-12-07 2006-12-07 半導体装置及びその製造方法 Withdrawn JP2008147266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006330056A JP2008147266A (ja) 2006-12-07 2006-12-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006330056A JP2008147266A (ja) 2006-12-07 2006-12-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008147266A true JP2008147266A (ja) 2008-06-26

Family

ID=39607139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006330056A Withdrawn JP2008147266A (ja) 2006-12-07 2006-12-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008147266A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001504A1 (ja) * 2008-07-02 2010-01-07 オムロン株式会社 電子部品
JP2014017453A (ja) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP2018160653A (ja) * 2017-03-22 2018-10-11 株式会社デンソー 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001504A1 (ja) * 2008-07-02 2010-01-07 オムロン株式会社 電子部品
JP2010016077A (ja) * 2008-07-02 2010-01-21 Omron Corp 電子部品
KR101135858B1 (ko) * 2008-07-02 2012-04-16 오므론 가부시키가이샤 전자 부품
US8338950B2 (en) 2008-07-02 2012-12-25 Omron Corporation Electronic component
JP2014017453A (ja) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP2018160653A (ja) * 2017-03-22 2018-10-11 株式会社デンソー 半導体装置
CN110383464A (zh) * 2017-03-22 2019-10-25 株式会社电装 半导体装置
CN110383464B (zh) * 2017-03-22 2023-06-30 株式会社电装 半导体装置

Similar Documents

Publication Publication Date Title
US6380002B2 (en) Method for fabricating a flexible substrate based ball grid array (BGA) package
US9226382B2 (en) Printed wiring board
JP3578770B2 (ja) 半導体装置
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
TWI421910B (zh) 半導體元件基板、其製造方法及半導體裝置
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP6008582B2 (ja) 半導体パッケージ、放熱板及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
CN102656955A (zh) 制造具有不对称积层的基板的方法
WO2006009030A1 (ja) 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2007214572A (ja) ベアチップ内蔵型印刷回路基板及びその製造方法
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
JP2013069807A (ja) 半導体パッケージ及びその製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2008147266A (ja) 半導体装置及びその製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2008193121A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4196606B2 (ja) 配線板の製造方法
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007208153A (ja) 半導体装置及びその製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP2000124363A (ja) 半導体パッケージ
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080708